WO2019169568A1 - 一种可补偿信号码间干扰引入的带宽衰减的均衡电路 - Google Patents

一种可补偿信号码间干扰引入的带宽衰减的均衡电路 Download PDF

Info

Publication number
WO2019169568A1
WO2019169568A1 PCT/CN2018/078205 CN2018078205W WO2019169568A1 WO 2019169568 A1 WO2019169568 A1 WO 2019169568A1 CN 2018078205 W CN2018078205 W CN 2018078205W WO 2019169568 A1 WO2019169568 A1 WO 2019169568A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
mos transistor
amplifying circuit
input end
output end
Prior art date
Application number
PCT/CN2018/078205
Other languages
English (en)
French (fr)
Inventor
洪明
林永辉
李发明
陈志阳
Original Assignee
厦门优迅高速芯片有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 厦门优迅高速芯片有限公司 filed Critical 厦门优迅高速芯片有限公司
Priority to PCT/CN2018/078205 priority Critical patent/WO2019169568A1/zh
Priority to US16/975,713 priority patent/US11146426B2/en
Publication of WO2019169568A1 publication Critical patent/WO2019169568A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Abstract

一种可补偿信号码间干扰引入的带宽衰减的均衡电路，其包括放大电路、上升沿检测电路（2）和/或下降沿检测电路（1）。通过对原信号进行上升/下降沿检测，得到的脉冲信号包含了原信号中单独的0码元和单独的1码元的相位信息，故可对原信号的上升沿相位或者下降沿相位进行分别补偿，从而实现对ISI码间干扰所引起的高频衰减的补偿。

Description

一种可补偿信号码间干扰引入的带宽衰减的均衡电路 技术领域
本发明涉及电子电路技术领域，具体涉及一种可补偿信号码间干扰引入的带宽衰减的均衡电路。
背景技术
高速传输信号的抖动(jitter)是影响信号传输质量的重要指标，如何消除信号抖动需要使用到均衡器技术，均衡器是高速数字信号电路的常见电路，广泛应用于光通信的高速集成电路设计中，如TIA、LA、LDD等。它的原理是利用补偿技术，提高信号高频增益，拓展信号-3dB带宽，减少抖动。
信号传输过程中ISI码间干扰所引入的数据相关性抖动(DDJ:DataDependentJitter)是信号抖动中的一种，数据信号码流中'单独的0'和'单独的1'码型包含的高频成分最大，在数据传输过程中，这种码型的高频成分损耗最严重，码型的失真也最严重。目前还没有专门用于补偿ISI抖动的专用均衡器技术。
图1为现有的均衡器补偿电路，如图1所示，INP0、INN0为均衡器输入脚，INP1、INN1为信号经过'延时并取反'后的信号输入脚；OUTP、OUTN为均衡器输出脚。原输入信号INP0/INN0与输入信号经过'延时并取反'后的信号INP1/INN1进行叠加，可以提高信号码元上升/下降沿的相对幅值，频域上提高了信号高频成分的幅值，从而达到提高信号带宽的目的。
虽然现有技术方案可以有效地提高信号的带宽，但是其无法重点补偿由于信号的ISI（码间干扰）导致的高频成份损耗。同时，现有方案只能同时对信号的上升下降沿处的增益进行补偿，然而信号传输过程对不同码型的高频成分的衰减程度不同，现有方案无法对信号的上升和下降沿分别补偿。
发明内容
本发明的目的在于提供一种可补偿信号码间干扰引入的带宽衰减的均衡电路，其可以补偿码间干扰所引起的高频衰减。
为实现上述目的，本发明采用的技术方案是：
一种可补偿信号码间干扰引入的带宽衰减的均衡电路，其包括放大电路、上升沿检测电路和/或下降沿检测电路，其中，所述放大电路包括第一放大电路、第二放大电路和第三放大电路；所述第一放大电路的输入端连接均衡电路的输入端，其输出端连接均衡电路的输出端；所述下降沿检测电路的输入端连接均衡电路的输入端，其输出端连接第二放大电路的输入端，而第二放大电路的输出端连接均衡电路的输出端；所述上升沿检测电路的输入端连接均衡电路的输入端，其输出端连接第三放大电路的输出端，而第三放大电路的输出端连接均衡电路的输出端。
所述下降沿检测电路包括第一延时单元、第一取反运算单元、第二取反运算单元、第一与运算单元、第二延时单元、第一通路选择开关，下降沿检测电路的输入端连接第一延时单元的输入端，而第一延时单元的输出端连接第一与运算单元的一个输入端；同时，下降沿检测电路的输入端还连接第一取反运算单元的输入端，第一取反运算单元的输出端连接与运算单元的另一输入端；而第一与运算单元的输出端连接第二延时单元的输入端，第二延时单元的输出端连接第一通路选择开关的一输入端，同时，第二延时单元的输出端还经由第二取反运算单元后连接第一通路选择开关的另一输入端，第一通路选择开关的输出端作为下降沿检测电路的输出端连接至第二放大电路的输入端。
所述上升沿检测电路包括第一延时单元、第三取反运算单元、第四取反运算单元、第二与运算单元、第三延时单元、第二通路选择开关，上升沿检测电路的输入端连接第一延时单元的输入端，而第一延时单元的输出端连接第三取反运算单元的输入端，第三取反运算单元的输出端连接第二与运算单元的一输入端，同时，上升沿检测电路的输入端还连接第二与运算单元的另一输入端；第二与运算单元的输出端连接第三延时单元的输入端，第三延时单元的输出端连接第二通路选择开关的一输入端，同时，第三延时单元的输出端还经由第四取反运算单元连接第二通路选择开关的另一输入端，而第二通路选择开关的输出端作为上升沿检测电路的输出端连接至第三放大电路的输入端。
所述放大电路包括MOS管M1、MOS管M2、MOS管M3、MOS管M4、MOS管M4、MOS管M5、MOS管M6、电阻R1、电阻R2以及可变电流源Itai10、可变电流源Itai11、可变电流源Itai12，其中，MOS管M1、MOS管M2、电阻R1、电阻R2、可变电流源Itai10构成第一放大电路，MOS管M3、MOS管M4、电阻R1、电阻R2、可变电流源Itai11构成第二放大电路，MOS管M5、MOS管M6、电阻R1、电阻R2、可变电流源Itai12构成第三放大电路；
MOS管M1的栅极连接第一放大电路的输入端inp0，源极经可变电流源Itai10接地，漏极经电阻R1连接电源Vdd，同时，MOS管M1的漏极作为第一放大电路的一输出端连接至均衡电路的输出端outn；MOS管M2的栅极连接第一放大电路的输入端inn0，源极经可变电流源Itai10接地，漏极经电阻R2连接电源Vdd，同时，MOS管M2的漏极作为第一放大电路的另一输出端连接均衡电路的输出端outp；
MOS管M3的栅极连接第二放大电路的输入端inp1，源极经由可变电流Itai11接地，漏极经电阻R1连接电源，同时，MOS管M3的漏极作为第二放大电路的一输出端连接至均衡电路的输出端outn；MOS管M4的栅极连接第二放大电路的输入端inn1，源极经可变电流源Itai11接地，漏极经电阻R2连接电源Vdd，同时，MOS管M4的漏极作为第二放大电路的另一输出端连接均衡电路的输出端outp；
MOS管M5的栅极连接第三放大电路的输入端inp2，源极经由可变电流Itai12接地，漏极经电阻R1连接电源，同时，MOS管M5的漏极作为第三放大电路的一输出端连接至均衡电路的输出端outn；MOS管M6的栅极连接第三放大电路的输入端inn2，源极经可变电流源Itai12接地，漏极经电阻R2连接电源Vdd，同时，MOS管M6的漏极作为第三放大电路的另一输出端连接均衡电路的输出端outp。
所述放大电路中的MOS管可以替换为三极管。
采用上述方案后，本发明通过下降沿检测脉冲可以发现码流中'单独的0'码元的位置信息，从而对'单独的0'码元进行相位调整，通过上升沿检测脉冲可以发现码流中'单独的1'码元的位置信息，从而对'单独的1'码元进行相位调整，从而实现对原信号的上升沿相位进行补偿以及对原信号的下降沿相位进行补偿。从而对原信号中'单独的1'码元或者'单独的0'码元的相位进行调整，拓展信号带宽，实现对ISI码间干扰所引起的高频衰减的补偿。
本发明的下降沿检测脉冲可以发现码流中'单独的0'码元的位置信息，上升沿检测脉冲可以发现码流中'单独的1'码元的位置信息。由于两种检测脉冲路径是分开的，故可以分别对信号的上升沿和下降沿进行调整。
附图说明
图1为现有技术的均衡电路的电路图；
图2为本发明第一实施例的均衡电路的电路图；
图3为本发明对输入信号上升沿进行单独补偿的时序图；
图4为本发明对输入信号下降沿进行单独补偿的时序图。
具体实施方式
本发明揭示了一种可补偿信号码间干扰引入的带宽衰减的均衡电路，其通过对原信号进行上升/下降沿检测电路，得到的脉冲信号包含了原信号中'单独的0'码元和'单独的1'码元的相位信息，故可对原信号的上升沿相位或者下降沿相位进行分别补偿，从而实现对ISI码间干扰所引起的高频衰减的补偿。
图2为可补偿信号码间干扰引入的带宽衰减的均衡电路的电路图，如图2所示，均衡电路包括上升沿检测电路2、下降沿检测电路1和放大电路，其中放大电路包括第一放大电路31、第二放大电路32和第三放大电路33，第一放大电路31的输入端连接均衡电路的输入端，其输出端连接均衡电路的输出端；下降沿检测电路1的输入端连接均衡电路的输入端，其输出端连接第二放大电路32的输入端，而第二放大电路32的输出端连接均衡电路的输出端；上升沿检测电路2的输入端连接均衡电路的输入端，其输出端连接第三放大电路33的输出端，而第三放大电路33的输出端连接均衡电路的输出端。
其中，第一放大电路31作为原信号通路，其输出端输出的信号为原信号；第二放大电路32作为对'单独的0'码元的补偿信号通路，其输出端输出信号为对'单独的0'码元的补充信号；第三放大电路33作为对'单独的1'码元的补偿信号通路，其输出端输出的信号为对'单独的1'码元的补偿信号。三个放大电路的输出信号叠加在一起，即实现了对原信号中的上升沿相位或者下降沿相位进行分别补偿，从而实现对ISI码间干扰所引起的高频衰减的补偿。
下降沿检测电路1包括第一延时单元11、第一取反运算单元12、第二取反运算单元15、第一与运算单元13、第二延时单元14、第一通路选择开关单元16，下降沿检测电路1的输入端连接第一延时单元11的输入端，而第一延时单元11的输出端连接第一与运算单元13的一个输入端；同时，下降沿检测电路1的输入端还连接第一取反运算单元12的输入端，第一取反运算单元12的输出端连接第一与运算单元13的另一输入端；而第一与运算单元13的输出端连接第二延时单元14的输入端，第二延时单元14的输出端一方面连接第一通路选择开关16的一输入端，另一方面经由第二取反运算单元15后连接第一通路选择开关16的另一输入端，第一通路选择开关16的输出端作为下降沿检测电路1的输出端连接至第二放大电路32的输入端。上述第一延时单元11对信号进行一个周期T的延时，而第一通路选择开关16可以采用单刀双掷开关来实现。
输入信号InputData经过下降沿检测电路1时，输入信号InputData的取反信号，与输入信号InputData经过一个周期T的延时信号进行与运算，得到下降沿检测脉冲。下降沿检测脉冲的下降沿与原信号码流中'单独的0'码元的上升沿相位一致，即包含码流中'单独的0'码元的上升沿位置信息。下降沿检测脉冲或者下降沿检测脉冲经取反得到的取反信号作为下降沿检测电路1的输出信号传送至第二放大电路32的输入端。
当下降沿检测电路1的输出信号为下降沿脉冲的取反信号时，其输入第二放大电路32中，经第二放大电路32后的输出信号与第一放大电路31的输出信号叠加，即实现了对原信号中'单独的0'码元的上升沿相位进行展宽调整；当下降沿检测电路1的输出限号为下降沿脉冲时，其输入第二放大电路32中，经第二放大电路32后的输出信号与第一放大电路31的输出信号叠加，即实现了对原信号中'单独的0'码元的上升沿相位进行压缩调整。上述调整的各阶段信号时序图如图3所示。
上升沿检测电路2包括第一延时单元11、第三取反运算单元21、第四取反运算单元24、第二与运算单元22、第三延时单元23、第二通路选择开关25，上升沿检测电路2的输入端连接第一延时单元11的输入端，而第一延时单元11的输出端连接第三取反运算单元21的输入端，第三取反运算单元21的输出端连接第二与运算单元22的一输入端，同时，上升沿检测电路2的输入端还连接第二与运算单元22的另一输入端；第二与运算单元22的输出端连接第三延时单元23的输入端，第三延时单元23的输出端一方面连接第二通路选择开关25的一输入端，另一方面经由第四取反运算单元24连接第二通路选择开关25的另一输入端，而第二通路选择开关25的输出端作为上升沿检测电路2的输出端连接至第三放大电路33的输入端。
输入信号InputData通过上升沿检测电路2时，输入信号InputData经过一个周期T的延时并取反得到的信号与输入信号InputData进行与运算，得到上升沿检测脉冲。该上升沿检测脉冲的下降沿与原信号码流中'单独的1'码元的下降沿相位一致，即包含码流中'单独的1'码元的下降沿位置信息。上升沿检测脉冲或上升沿检测脉冲的取反信号作为上升沿检测电路2的输出信号传送至第三放大电路33的输入端。
当上升沿检测电路2的输出信号为上升沿检测脉冲时，其输入第三放大电路33中，经过第三放大电路33后的输出信号与第一放大电路31的输出信号进行叠加，即实现了对原信号中'单独的1'码元的下降沿相位进行展宽调整；当上升沿检测电路2的输出信号为上升沿检测脉冲的取反信号时，其输入第三放大电路33中，经过第三放大电路33后的输出信号与第一放大电路31的输出信号进行叠加，即可实现对原信号中'单独的1'码元的下降沿相位进行压缩调整。上述调整的各阶段信号时序图如图4所示。
上述放大电路包括MOS管M1、MOS管M2、MOS管M3、MOS管M4、MOS管M4、MOS管M5、MOS管M6、电阻R1、电阻R2以及可变电流源Itai10、可变电流源Itai11、可变电流源Itai12，其中，MOS管M1、MOS管M2、电阻R1、电阻R2、可变电流源Itai10构成第一放大电路31，MOS管M3、MOS管M4、电阻R1、电阻R2、可变电流源Itai11构成第二放大电路32，MOS管M5、MOS管M6、电阻R1、电阻R2、可变电流源Itai12构成第三放大电路33。
第一放大电路31中，MOS管M1的栅极连接第一放大电路31的输入端inp0，源极经可变电流源Itai10接地，漏极经电阻R1连接电源Vdd，同时，MOS管M1的漏极作为第一放大电路31的一输出端连接至均衡电路的输出端outn。MOS管M2的栅极连接第一放大电路31的输入端inn0，源极经可变电流源Itai10接地，漏极经电阻R2连接电源Vdd，同时，MOS管M2的漏极作为第一放大电路31的另一输出端连接均衡电路的输出端outp。
第二放大电路32中，MOS管M3的栅极连接第二放大电路32的输入端inp1，源极经由可变电流Itai11接地，漏极经电阻R1连接电源，同时，MOS管M3的漏极作为第二放大电路32的一输出端连接至均衡电路的输出端outn。MOS管M4的栅极连接第二放大电路32的输入端inn1，源极经可变电流源Itai11接地，漏极经电阻R2连接电源Vdd，同时，MOS管M4的漏极作为第二放大电路32的另一输出端连接均衡电路的输出端outp。
第三放大电路33中，MOS管M5的栅极连接第三放大电路33的输入端inp2，源极经由可变电流Itai12接地，漏极经电阻R1连接电源，同时，MOS管M5的漏极作为第三放大电路33的一输出端连接至均衡电路的输出端outn。MOS管M6的栅极连接第三放大电路33的输入端inn2，源极经可变电流源Itai12接地，漏极经电阻R2连接电源Vdd，同时，MOS管M6的漏极作为第三放大电路33的另一输出端连接均衡电路的输出端outp。
上述放大电路中的MOS管可以采用三极管代替，当采用三极管代替时，三极管的发射极与MOS管的源极对应，三极管的基极与MOS管的栅极对应，三极管的集电极与MOS管的漏极对应。
通过分别调整放大电路的三个可变电流源，可以调整相应放大电路的放大比例，共同调整均衡电路的输出信号。
数据信号码流中'单独的0'码元和'单独的1'码元包含的高频成分最大，所以在数据传输过程中，这种码型的高频成分损耗最严重，导致'单独的0'码元和'单独的1'码元的失真最严重（这也是ISI码间干扰的定义）。
本发明通过下降沿检测脉冲可以发现码流中'单独的0'码元的位置信息，通过上升沿检测脉冲可以发现码流中'单独的1'码元的位置信息，然后对'单独的0'码元的相位以及'单独的1'码元的相位进行调整，从而对原信号中'单独的0'或者'单独的1'码元的相位进行调整（展宽或压缩），补偿该码型的高频损耗，拓展信号带宽，实现了对ISI码间干扰所引起的高频衰减的补偿。
本发明的下降沿检测脉冲可以发现码流中'单独的0'码元的位置信息，上升沿检测脉冲可以发现码流中'单独的1'码元的位置信息。由于两种检测脉冲路径是分开的，故可以分别对信号的上升沿和下降沿进行调整。
图2所示均衡电路仅为本发明较佳实施例，在实际应用中，均衡电路也可仅由上升沿检测电路2和放大电路构成，此时，放大电路仅包括上述第一放大电路31和上述第三放大电路33。或者，均衡电路仅由下降沿检测电路1和放大电路构成，此时，放大电路仅包括上述第一放大电路31和上述第二放大电路32。这两种情况下的均衡电路仅对'单独的1'码元进行相位调整或仅对'单独的0'码元进行相位调整，实现对原信号的下降沿补偿或上升沿补偿，同样可以对ISI码间干扰所引起的高频衰减进行一定程度的补偿，只是补偿效果较图2所示实施例的补偿效果要差一些。

Claims (5)

  1. 一种可补偿信号码间干扰引入的带宽衰减的均衡电路，其特征在于：所述均衡电路包括放大电路、上升沿检测电路和/或下降沿检测电路，其中，所述放大电路包括第一放大电路、第二放大电路和第三放大电路；所述第一放大电路的输入端连接均衡电路的输入端，其输出端连接均衡电路的输出端；所述下降沿检测电路的输入端连接均衡电路的输入端，其输出端连接第二放大电路的输入端，而第二放大电路的输出端连接均衡电路的输出端；所述上升沿检测电路的输入端连接均衡电路的输入端，其输出端连接第三放大电路的输出端，而第三放大电路的输出端连接均衡电路的输出端。
  2. 根据权利要求1所述的一种可补偿信号码间干扰引入的带宽衰减的均衡电路，其特征在于：所述下降沿检测电路包括第一延时单元、第一取反运算单元、第二取反运算单元、第一与运算单元、第二延时单元、第一通路选择开关，下降沿检测电路的输入端连接第一延时单元的输入端，而第一延时单元的输出端连接第一与运算单元的一个输入端；同时，下降沿检测电路的输入端还连接第一取反运算单元的输入端，第一取反运算单元的输出端连接与运算单元的另一输入端；而第一与运算单元的输出端连接第二延时单元的输入端，第二延时单元的输出端连接第一通路选择开关的一输入端，同时，第二延时单元的输出端还经由第二取反运算单元后连接第一通路选择开关的另一输入端，第一通路选择开关的输出端作为下降沿检测电路的输出端连接至第二放大电路的输入端。
  3. 根据权利要求1所述的一种可补偿信号码间干扰引入的带宽衰减的均衡电路，其特征在于：所述上升沿检测电路包括第一延时单元、第三取反运算单元、第四取反运算单元、第二与运算单元、第三延时单元、第二通路选择开关，上升沿检测电路的输入端连接第一延时单元的输入端，而第一延时单元的输出端连接第三取反运算单元的输入端，第三取反运算单元的输出端连接第二与运算单元的一输入端，同时，上升沿检测电路的输入端还连接第二与运算单元的另一输入端；第二与运算单元的输出端连接第三延时单元的输入端，第三延时单元的输出端连接第二通路选择开关的一输入端，同时，第三延时单元的输出端还经由第四取反运算单元连接第二通路选择开关的另一输入端，而第二通路选择开关的输出端作为上升沿检测电路的输出端连接至第三放大电路的输入端。
  4. 根据权利要求1所述的一种可补偿信号码间干扰引入的带宽衰减的均衡电路，其特征在于：所述放大电路包括MOS管M1、MOS管M2、MOS管M3、MOS管M4、MOS管M4、MOS管M5、MOS管M6、电阻R1、电阻R2以及可变电流源Itai10、可变电流源Itai11、可变电流源Itai12，其中，MOS管M1、MOS管M2、电阻R1、电阻R2、可变电流源Itai10构成第一放大电路，MOS管M3、MOS管M4、电阻R1、电阻R2、可变电流源Itai11构成第二放大电路，MOS管M5、MOS管M6、电阻R1、电阻R2、可变电流源Itai12构成第三放大电路；
    MOS管M1的栅极连接第一放大电路的输入端inp0，源极经可变电流源Itai10接地，漏极经电阻R1连接电源Vdd，同时，MOS管M1的漏极作为第一放大电路的一输出端连接至均衡电路的输出端outn；MOS管M2的栅极连接第一放大电路的输入端inn0，源极经可变电流源Itai10接地，漏极经电阻R2连接电源Vdd，同时，MOS管M2的漏极作为第一放大电路的另一输出端连接均衡电路的输出端outp；
    MOS管M3的栅极连接第二放大电路的输入端inp1，源极经由可变电流Itai11接地，漏极经电阻R1连接电源，同时，MOS管M3的漏极作为第二放大电路的一输出端连接至均衡电路的输出端outn；MOS管M4的栅极连接第二放大电路的输入端inn1，源极经可变电流源Itai11接地，漏极经电阻R2连接电源Vdd，同时，MOS管M4的漏极作为第二放大电路的另一输出端连接均衡电路的输出端outp；
    MOS管M5的栅极连接第三放大电路的输入端inp2，源极经由可变电流Itai12接地，漏极经电阻R1连接电源，同时，MOS管M5的漏极作为第三放大电路的一输出端连接至均衡电路的输出端outn；MOS管M6的栅极连接第三放大电路的输入端inn2，源极经可变电流源Itai12接地，漏极经电阻R2连接电源Vdd，同时，MOS管M6的漏极作为第三放大电路的另一输出端连接均衡电路的输出端outp。
  5. 根据权利要求4所述的一种可补偿信号码间干扰引入的带宽衰减的均衡电路，其特征在于：所述放大电路中的MOS管替换为三极管。
PCT/CN2018/078205 2018-03-07 2018-03-07 一种可补偿信号码间干扰引入的带宽衰减的均衡电路 WO2019169568A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/CN2018/078205 WO2019169568A1 (zh) 2018-03-07 2018-03-07 一种可补偿信号码间干扰引入的带宽衰减的均衡电路
US16/975,713 US11146426B2 (en) 2018-03-07 2018-03-07 Balancing circuit capable of compensating bandwidth attenuation introduced by interference between signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/078205 WO2019169568A1 (zh) 2018-03-07 2018-03-07 一种可补偿信号码间干扰引入的带宽衰减的均衡电路

Publications (1)

Publication Number Publication Date
WO2019169568A1 true WO2019169568A1 (zh) 2019-09-12

Family

ID=67845515

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/078205 WO2019169568A1 (zh) 2018-03-07 2018-03-07 一种可补偿信号码间干扰引入的带宽衰减的均衡电路

Country Status (2)

Country Link
US (1) US11146426B2 (zh)
WO (1) WO2019169568A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114785647B (zh) * 2022-04-18 2023-12-26 厦门优迅高速芯片有限公司 信号沿相位分别可调的均衡电路及均衡方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050271173A1 (en) * 2003-10-14 2005-12-08 Realtek Semiconductor Corporation Adaptive equalization system for a signal receiver
CN101964765A (zh) * 2009-07-23 2011-02-02 电子科技大学 一种信号补偿方法及装置
CN103891227A (zh) * 2011-08-19 2014-06-25 浦项工科大学校产学协力团 高速低功耗无线电收发器
US20150188732A1 (en) * 2013-12-27 2015-07-02 Harry Muljono Equalization for high speed input/output (i/o) link
CN106302281A (zh) * 2016-08-31 2017-01-04 硅谷数模半导体（北京）有限公司 接收机的自适应均衡方法和装置
CN106982182A (zh) * 2017-04-18 2017-07-25 南京邮电大学 一种高速自适应判决反馈均衡器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE34769E (en) * 1986-01-16 1994-11-01 Mitsubishi Denki Kabushiki Kaisha Current mirror amplifier for use in an optical data medium driving apparatus and servo-circuit
US4899344A (en) * 1987-12-07 1990-02-06 Ricoh Co., Ltd. Semiconductor laser control apparatus
US5398008A (en) * 1992-08-17 1995-03-14 Alcatel N.V. Circuit arrangement for amplitude-modulating the drive signal of a laser
JP2007274422A (ja) * 2006-03-31 2007-10-18 Oki Electric Ind Co Ltd 駆動回路
US9715905B2 (en) * 2015-08-12 2017-07-25 International Business Machines Corporation Detecting maximum voltage between multiple power supplies for memory testing
KR20190036258A (ko) * 2017-09-27 2019-04-04 에스케이하이닉스 주식회사 신호의 에지를 검출할 수 있는 반도체 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050271173A1 (en) * 2003-10-14 2005-12-08 Realtek Semiconductor Corporation Adaptive equalization system for a signal receiver
CN101964765A (zh) * 2009-07-23 2011-02-02 电子科技大学 一种信号补偿方法及装置
CN103891227A (zh) * 2011-08-19 2014-06-25 浦项工科大学校产学协力团 高速低功耗无线电收发器
US20150188732A1 (en) * 2013-12-27 2015-07-02 Harry Muljono Equalization for high speed input/output (i/o) link
CN106302281A (zh) * 2016-08-31 2017-01-04 硅谷数模半导体（北京）有限公司 接收机的自适应均衡方法和装置
CN106982182A (zh) * 2017-04-18 2017-07-25 南京邮电大学 一种高速自适应判决反馈均衡器

Also Published As

Publication number Publication date
US11146426B2 (en) 2021-10-12
US20200403830A1 (en) 2020-12-24

Similar Documents

Publication Publication Date Title
CN108574475B (zh) 具有基于放大器的延迟链的有限脉冲响应模拟接收滤波器
JP5511091B2 (ja) 埋め込み電力制御を有するプログラマブル高速ケーブル
WO2017071002A1 (en) Combined low and high frequency continuous-time linear equalizers
US8718127B2 (en) Apparatus and method for digitally-controlled adaptive equalizer
Norimatsu et al. 3.3 A 25Gb/s multistandard serial link transceiver for 50dB-loss copper cable in 28nm CMOS
KR20080005233A (ko) 연속-시간 등화기
CN108183696B (zh) 一种低压高速可编程均衡电路
WO2014105124A2 (en) High speed receivers circuits and methods
WO2016134606A1 (en) Transmitter apparatus and method
CN112311708B (zh) 高速低电压串行链路接收器及其方法
KR100723535B1 (ko) 채널의 상호 심볼 간섭(ｉｓｉ)을 줄이고 신호 이득 손실을보상하는 수신단
CN113422586B (zh) 一种高能效的均衡器架构
US7411422B2 (en) Driver/equalizer with compensation for equalization non-idealities
US8958501B2 (en) Quasi-digital receiver for high speed SER-DES
WO2019169568A1 (zh) 一种可补偿信号码间干扰引入的带宽衰减的均衡电路
US10263812B2 (en) Decision feedback equalizer for single-ended signals to reduce inter-symbol interference
CN108183875B (zh) 一种可补偿信号码间干扰引入的带宽衰减的均衡电路
US10778478B2 (en) Fast-settling voltage reference generator for SERDES applications
Delshadpour et al. Low Power 20.625 Gbps Type-C USB3. 2/DPl. 4/Thunderbolt3 Combo Linear Redriver in 0.25 μm BiCMOS Technology
CN208015757U (zh) 一种可补偿信号码间干扰引入的带宽衰减的均衡电路
CN114301441A (zh) 一种线性均衡器及mipi c-phy电路
WO2019169567A1 (zh) 一种低压高速可编程均衡电路
Zhang et al. Flexible Transversal Continuous-Time Linear Equalizer Operating up to 25Gb/s in 28nm CMOS
US20230370038A1 (en) Low-voltage high-speed programmable equalization circuit
Maeng et al. Fully integrated 0.18/spl mu/m CMOS equalizer with an active inductance peaking delay line for 10Gbps data throughput over 500m multimode fiber

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18909170

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18909170

Country of ref document: EP

Kind code of ref document: A1