KR101214636B1 - 통신 시스템에서 기지국의 모뎀 장치 - Google Patents

통신 시스템에서 기지국의 모뎀 장치 Download PDF

Info

Publication number
KR101214636B1
KR101214636B1 KR1020060093370A KR20060093370A KR101214636B1 KR 101214636 B1 KR101214636 B1 KR 101214636B1 KR 1020060093370 A KR1020060093370 A KR 1020060093370A KR 20060093370 A KR20060093370 A KR 20060093370A KR 101214636 B1 KR101214636 B1 KR 101214636B1
Authority
KR
South Korea
Prior art keywords
data
unit
mac
network
receiving
Prior art date
Application number
KR1020060093370A
Other languages
English (en)
Other versions
KR20080028058A (ko
Inventor
최선영
이성한
한상성
유상현
김석규
곽승현
이지원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060093370A priority Critical patent/KR101214636B1/ko
Publication of KR20080028058A publication Critical patent/KR20080028058A/ko
Application granted granted Critical
Publication of KR101214636B1 publication Critical patent/KR101214636B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H04L27/2634—Inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators in combination with other circuits for modulation
    • H04L27/2636—Inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators in combination with other circuits for modulation with FFT or DFT modulators, e.g. standard single-carrier frequency-division multiple access [SC-FDMA] transmitter or DFT spread orthogonal frequency division multiplexing [DFT-SOFDM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2854—Wide area networks, e.g. public data networks
    • H04L12/2856—Access arrangements, e.g. Internet access
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2646—Arrangements specific to the transmitter only using feedback from receiver for adjusting OFDM transmission parameters, e.g. transmission timing or guard interval length
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2649—Demodulators
    • H04L27/265—Fourier transform demodulators, e.g. fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 통신 시스템에서 기지국의 모뎀 장치에 관한 것으로서, 제 1 및 제 2 수신샘플을 입력받아 데이터 송신 시, 채널 품질 정보 및 HARQ(Hybrid Automatic Repeat Request) 응답(ACK/NACK) 신호를 복원하고, 데이터 수신 시, 푸리에 변환, 디스크램블링, 채널 추정 및 CINR(Carrier to Interference and Noise Ratio) 추정 절차를 수행하여 소프트 샘플을 생성하는 복조부와, 상기 데이터 송신 시, 상기 채널 품질 정보 및 HARQ 응답 신호를 입력받아 하향링크의 스케줄링 정보를 생성하는 스케줄러와, 상기 데이터 송신 시, 상기 스케줄링 정보를 이용하여 네트워크로부터 입력되는 매체 접속 제어 계층의 데이터 유닛(MAC PDU)을 데이터 버스트로 변환하고, 상기 데이터 수신 시, 해독된(decryptied) PDU를 상기 MAC PDU로 변환하는 L-MAC(Low MAC)부와, 상기 데이터 송신 시, 상기 데이터 버스트를 암호화한 후, 채널 코딩을 수행하여 서브 패킷을 출력하고, 상기 데이터 수신 시, 상기 소프트 샘플을 입력받아 복호화를 수행한 후, 디코딩된 버스트를 해독(decryption)하여 상기 L-MAC부로 출력하는 하드웨어 기능부와, 상기 데이터 송신 시, 상기 서브 패킷을 입력받아 서브채널 매핑, 스크램블링 및 역 푸리에 변환을 수행하여 OFDMA 샘플을 생성하는 변조부를 포함하여, 소프트웨어 기능은 DSP로 상기 하드웨어 기능은 FPGA로 수행하는 기지국 모뎀을 설계함으로써, 고속의 데이터 전송이 가능하며, 성능 향상을 위한 업그레이드 및 수정이 가능한 이점이 있다.
모뎀, DSP, FPGA, 기지국 모뎀

Description

통신 시스템에서 기지국의 모뎀 장치{APPARATUS FOR BASESTATION MODEM IN COMMUNICATION SYSTEM}
도 1은 본 발명에 따른 통신 시스템에서 네 개의 수신 안테나를 사용하는 기지국 모뎀의 블록 구성을 도시하는 도면,
도 2는 본 발명에 따른 통신 시스템에서 두 개의 수신 안테나를 사용하는 기지국 모뎀의 블록 구성을 도시하는 도면,
본 발명은 통신 시스템에서 기지국 모뎀 장치에 관한 것으로서, 특히, 다수의 디지털 신호 처리(Digital Signal Processor; 이하 'DSP'라 칭함)와 필드 프로그램 가능 게이트 어레이(Field Programmable Gate Array; 이하 'FPGA'라 칭함)로 구성되어 물리 계층(Physical Layer)과 매체 접근 제어 계층(Media Access Control Layer)에서 송수신 데이터를 처리하는 소프트 모뎀의 장치에 관한 것이다.
차세대 통신 시스템인 4세대(4th Generation; 이하 '4G'라 칭하기로 한다) 통신 시스템에서는 약 100Mbps의 전송 속도를 가지는 다양한 서비스 품질(Quality of Service; 이하 'QoS'라 칭하기로 한다)을 가지는 서비스들을 사용자들에게 제공하기 위한 활발한 연구가 진행되고 있다. 특히, 현재 4G 통신 시스템에서는 무선 근거리 통신 네트워크(Local Area Network; 이하 'LAN'이라 칭하기로 한다) 시스템 및 무선 도시 지역 네트워크(Metropolitan Area Network; 이하 'MAN'이라 칭하기로 한다) 시스템과 같은 광대역 무선 접속(Broadband Wireless Access) 통신 시스템에 이동성(mobility)과 서비스 품질을 보장하는 형태로 고속 서비스를 지원하도록 하는 종래의 시스템과는 별도의 새로운 시스템을 연구 개발하고 있다.
상기 종래의 시스템으로 셀룰러 기반의 통신 시스템을 예로 들면, 상기 셀룰러 기반의 통신 시스템은 음성 통화를 목적으로 하는 이동통신 시스템으로써, 기지국 모뎀이 다수의 음성 기반 채널들과 데이터 채널들로 구성된다. 상기 데이터 채널들은 채널당 지원 가능한 데이터 율(data rate)이 약 1Mbps로 낮아 상기 셀룰러 통신 시스템은 저속의 데이터 통신만을 지원할 수 있고, 대역폭이 낮기 때문에 많은 사용자의 수용이 불가능하다. 따라서, 기존의 음성 기반 통신 시스템으로는 고속의 데이터율을 지원하는 휴대인터넷을 구현하기 어려운 문제점이 있다.
이에 따라, 상기 광대역 무선 통신시스템에서는 상기 종래의 시스템과 달리 고속의 데이터 전송을 지원할 수 있는 기지국의 모뎀 장치의 필요성이 제기되고 있다.
상술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 통신 시스템에서 기지국 모뎀 장치를 제공함에 있다.
본 발명의 다른 목적은 통신 시스템에서 물리 계층과 매체 접근 제어 계층에서 송수신 데이터를 처리하는 기지국의 소프트 모뎀 장치를 제공함에 있다.
본 발명의 또 다른 목적은 통신 시스템에서 소프트웨어 기능은 DSP로 구현되고, 하드웨어 기능은 FPGA로 구현되는 기지국 모뎀 장치를 제공함에 있다.
상술한 목적들을 달성하기 위한 본 발명의 제 1견지에 따르면, 통신 시스템에서 기지국 모뎀 장치는, 제 1 및 제 2 수신샘플을 입력받아 데이터 송신 시, 채널 품질 정보 및 HARQ(Hybrid Automatic Repeat Request) 응답(ACK/NACK) 신호를 복원하고, 데이터 수신 시, 푸리에 변환, 디스크램블링, 채널 추정 및 CINR(Carrier to Interference and Noise Ratio) 추정 절차를 수행하여 소프트 샘플을 생성하는 복조부와, 상기 데이터 송신 시, 상기 채널 품질 정보 및 HARQ 응답 신호를 입력받아 하향링크의 스케줄링 정보를 생성하는 스케줄러와, 상기 데이터 송신 시, 상기 스케줄링 정보를 이용하여 네트워크로부터 입력되는 매체 접속 제어 계층의 데이터 유닛(MAC PDU)을 데이터 버스트로 변환하고, 상기 데이터 수신 시, 해독된(decryptied) PDU를 상기 MAC PDU로 변환하는 L-MAC(Low MAC)부와, 상기 데이터 송신 시, 상기 데이터 버스트를 암호화한 후, 채널 코딩을 수행하여 서브 패킷을 출력하고, 상기 데이터 수신 시, 상기 소프트 샘플을 입력받아 복호화를 수행한 후, 디코딩된 버스트를 해독(decryption)하여 상기 L-MAC부로 출력하는 하드웨어 기능부와, 상기 데이터 송신 시, 상기 서브 패킷을 입력받아 서브채널 매핑, 스 크램블링 및 역 푸리에 변환을 수행하여 OFDMA 샘플을 생성하는 변조부를 포함하는 것을 특징으로 한다.
상술한 목적들을 달성하기 위한 본 발명의 제 2견지에 따르면, 통신 시스템에서 기지국 모뎀 장치는, 수신샘플을 입력받아 데이터 송신 시, 채널 품질 정보 및 HARQ(Hybrid Automatic Repeat Request) 응답(ACK/NACK) 신호를 복원하고, 데이터 수신 시, 푸리에 변환, 디스크램블링, 채널 추정 및 CINR(Carrier to Interference and Noise Ratio) 추정 절차를 수행하는 복조부와, 상기 데이터 수신 시, 상기 복조부에서 출력되는 데이터를 소프트 샘플로 변환하는 코덱과, 상기 데이터 송신 시, 상기 채널 품질 정보 및 HARQ 응답 신호를 입력받아 해당 하향링크의 스케줄링을 수행하여 네트워크로부터 입력되는 매체 접속 제어 계층의 데이터 유닛(MAC PDU)을 데이터 버스트로 변환하고, 상기 데이터 수신 시, 해독된(decrypted) PDU를 상기 MAC PDU로 변환하는 스케줄링 및 데이터 처리부와, 상기 데이터 송신 시, 상기 데이터 버스트를 암호화한 후, 채널 코딩을 수행하여 서브 패킷으로 변경하여 출력하고, 상기 데이터 수신 시, 상기 소프트 샘플을 입력받아 복호화를 수행한 후, 디코딩된 버스트를 해독(decryption)하는 하드웨어 기능부와, 상기 데이터 송신 시, 상기 서브 패킷을 입력받아 서브채널 매핑, 스크램블링 및 역 푸리에 변환을 수행하여 OFDMA 샘플을 생성하는 변조부를 포함하는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
이하 본 발명에서는 통신 시스템에서 다수의 DSP와 FPGA로 구성되어 물리 계층과 낮은 매체 접속 제어 계층의 송수신 데이터를 처리하는 기지국의 소프트 모뎀의 장치에 관해 설명할 것이다.
이하 본 발명의 소프트 모뎀에서는 클러스터 버스(Cluster Bus)와 저전압 차등신호(Low Voltage differential signal; 이하 'LVDS'라 칭함)를 이용하여 상기 DSP와 FPGA 간에 신호를 송수신한다. 다시 말해, 상기 DSP와 DSP간은 공유된 형태의 상기 클러스터 버스로 연결되어 데이터 및 제어 신호를 전송하고, 상기 LVDS로 일대일 연결됨으로써 데이터 신호를 전송하며, 상기 DSP와 FPGA간은 상기 LVDS로 연결되어 상기 데이터 신호를 전송한다.
또한, 이하 본 발명에서는 상기 기지국 모뎀 장치 내의 각 기능별 동작 특성, 데이터 처리 속도 및 데이터의 전송 용량 등을 고려하여 상기 각 기능을 하드웨어 기능과 소프트웨어 기능으로 분리하고, 상기 소프트웨어 기능을 상기 DSP로 구성하며, 상기 하드웨어 기능을 상기 FPGA로 구성한다. 여기서, 상기 각 기능의 동작 특성은 상기 기능이 하드웨어로 구현되었을 경우 효율적인지 소프트웨어로 구현되었을 경우가 더 효율적인지를 나타낼 수 있는 특성을 의미한다. 상기 소프트웨어 기능은 송신부의 스케줄러, 서브채널 매핑(Subchannel Mapping), 스크램블 링(scrambling)및 푸리에 역변환(Inverse Fast Fourier Transform; IFFT)과 수신부의 푸리에 변환(Fast Fourier Transform; FFT), 디스크램블링(de-scrambling), 채널 추정 및 CINR(Carrier to Interference and Noise Ratio) 추정 등이 있으며, 상기 하드웨어 기능은 상기 송신부의 암호화(encryption) 및 부호화(Encoding)와 수신부의 해독(decryption), 복호화(decoding) 등이 있다.
도 1은 본 발명에 따른 통신 시스템에서 네 개의 수신 안테나를 사용하는 기지국 모뎀의 블록 구성을 도시하고 있다. 여기서, 상기 기지국 모뎀은 네트워크 프로세싱 유닛(Network Processing Unit: NPU)(100), 듀얼 포트 램(Dual Port RAM)(102), 동기식 동적 램(Synchronous dynamic RAM)(104), 변조 DSP(106), 복조 및 코덱 DSP(108), 스케줄러(Scheduler) DSP(110), L-MAC(Low MAC) DSP(112), 복조 DSP(114), FPGA(116), 부호 및 복호기(118), 암호 및 해독기(120)를 포함하여 구성된다.
상기 도 1을 참조하면, 먼저 네트워크 프로세서 유닛(100)은 네트워크와 모뎀을 연결하고, 상기 모뎀을 제어하는 역할을 담당한다. 특히, 상기 네트워크 프로세서 유닛(100)은 송신할 네트워크 데이터를 상기 듀얼 포트 램(102)으로 출력하고, 상기 듀얼 포트 램(102)으로부터 수신 데이터를 입력받아 상기 네트워크로 출력하는 역할을 담당한다.
상기 듀얼 포트 램(102)은 상기 네트워크 프로세서 유닛(100)과 모뎀 사이의 데이터 및 제어 신호를 주고 받는 가교 역할을 하여 상기 네트워크 프로세서 유 닛(100)으로부터 입력되는 송신 데이터를 상기 L-MAC DSP(112)로 출력하고, 상기 L-MAC DSP(112)로부터 입력되는 수신 데이터를 상기 네트워크 프로세서 유닛(100)으로 출력하는 역할을 담당한다.
상기 동기식 동적 램(104)은 HARQ(Hybrid Automatic Repeat Request)를 운용할 경우, 복호화에 실패한 수신 데이터를 저장하는 역할을 담당한다.
상기 변조 DSP(106)는 데이터 송신모드 시, 상기 FPGA(116)로부터 서브 패킷을 입력받아 서브채널 매핑, 스크램블링 및 역 푸리에 변환, 즉, 변조 절차를 수행하여 상기 서브 패킷을 직교 주파수 분할 다중 엑세스(Orthogonal Frequency Division Multiplex Access) 샘플로 변환한 후, 상기 변환된 OFDMA 샘플을 상기 LVDS를 통해 상기 FPGA(116)로 출력한다.
상기 복조 및 코덱 DSP(108)는 상기 데이터 송신모드 시, 상기 FPGA(116)로부터 수신 샘플(Sample)을 입력받아 제어 정보인 채널 품질 정보(Channel Quality Information; 이하 'CQI'라 칭함) 및 HARQ-ACK/NACK 신호를 복원하여 상기 복원된 CQI 및 ACK/NACK 신호를 상기 LVDS를 이용하여 상기 스케줄러 DSP(110)로 출력한다. 여기서, 상기 ACK/NACK 신호는 HARQ를 적용할 경우, 이전 송신 패킷의 수신 성공 여부를 나타내는 신호로써, 상기 HARQ 적용 시에만 상기 수신 샘플에 포함된다.
또한, 상기 복조 및 코덱 DSP(108)는 데이터의 수신모드 시, 상기 FPGA(116)로부터 수신 샘플을 입력받아 푸리에 변환, 디스크램블링, 채널 추정 및 CINR 추정 등의 절차를 수행하여 채널 보상을 해주고, 상기 수신 샘플(14bit)을 소프트 샘플(Soft sample)(6bit)을 생성한 후, 상기 생성된 소프트 샘플을 상기 LVDS를 통해 상기 FPGA(116)로 출력한다. 또한, 상기 복조 및 코덱 DSP(108)는 상기 데이터의 수신모드 시, 상기 변조 DSP(106)를 통해 입력되는 상기 복조 DSP(114)의 데이터를 소프트 샘플로 변환하여 상기 LVDS를 통해 상기 FPGA(116)로 출력한다.
상기 스케줄러(Scheduler) DSP(110)는 상기 데이터 송신모드 시, 상기 복원된 CQI및 ACK/NACK 신호를 입력받아 하향링크와 상향 링크의 채널 상태를 확인하고, 단말이 하향 데이터 버스트를 제대로 수신했는지 판단할 수 있다. 또한, 상기 하향 및 상향 데이터 버스트의 MCS(modulation and codinf scheme) 레벨을 결정하고, 재송신 여부 등의 스케줄링 작업을 수행한다. 이후, 상기 스케줄링 작업으로 생성된 스케줄링 정보를 상기 LVDS를 이용하여 상기 L-MAC DSP(112)로 출력한다.
상기 L-MAC DSP(112)는 상기 데이터 송신모드 시, 상기 스케줄러 DSP(110)로부터 상기 스케줄링 정보를 입력받아 상기 듀얼 포트 램(102)을 통해 네트워크로부터 수신된 데이터 유닛, 즉, MAC PDU(Packet Data Unit)들을 처리하여 물리계층의 테이터 형태인 버스트(Burst)를 구성하고, 상기 구성된 버스트들을 상기 LVDS를 이용하여 상기 FPGA(116)로 전송한다. 여기서, 상기 L-MAC DSP(112)는 종래의 코덱에서 수행되는 부호기에 입력될 데이터를 생성해주는 역할을 대신 수행함으로써, 상기 복조 DSP(114)에서 입력되는 수신 샘플이 상기 코덱을 거치지 않아도 상기 FPGA(116)의 부호기(encoder)(118)에 입력되는 데이터를 생성할 수 있다.
또한, 상기 L-MAC DSP(108)는 상기 데이터의 수신모드 시, 상기 FPGA(116)로부터 입력되는 해독된(decrypted) PDU를 상기 MAC PDU로 복원한 후, 상기 복원된 MAC PDU를 상기 클러스터 버스를 이용하여 상기 듀얼 포트램(102)으로 출력한다.
상기 복조 DSP(114)는 상기 데이터 송신모드 시, 상기 FPGA(116)로부터 상기 수신 샘플을 입력받아 제어 정보인 CQI 및 HARQ-ACK/NACK 신호를 복원하여 상기 복원된 CQI와 ACK/NACK를 상기 LVDS를 이용하여 상기 스케줄러 DSP로 출력한다. 여기서, 상기 ACK/NACK 신호는 HARQ(Hybrid Automatic Repeat Request)를 적용할 경우, 이전 송신 패킷의 수신 성공 여부를 나타내는 신호로써, 상기 HARQ 적용 시에만 상기 수신 샘플에 포함된다.
또한, 상기 복조 DSP(114)는 데이터의 수신모드 시, 상기 FPGA(116)로부터 수신 샘플을 입력받아 푸리에 변환, 디스크램블링, 채널 추정 및 CINR 추정 등의 절차를 수행하여 채널 보상을 한 결과를 상기 변조 DSP(106)를 통해 상기 복조 및 코덱 DSP(108)로 출력한다. 여기서, 상기 복조 DSP(114)의 처리 결과를 상기 복조 및 코덱 DSP(108)로 바로 입력하지 않고, 상기 변조 DSP(106)를 거치는 이유는 상기 복조 DSP(114)와 상기 복조 및 코덱 DSP(108)가 상기 LVDS로 직접 연결되지 않기 때문이다.
상기 FPGA(116)는 상기 부호 및 복호기(118)와 상기 암호 및 해독기(120)를 포함함으로써, 상기 데이터 송신모드 시, 상기 암호 및 해독기(120)를 이용하여 상기 L-MAC DSP(112)로부터 입력되는 버스트들을 암호화하고, 상기 부호 및 복호기(118)를 통해 채널 코딩을 수행하여 부호화된 버스트(Encoded burst), 즉, 서브 패킷(subpacket)으로 변경한다. 이후, 상기 FPGA(116)는 상기 변경된 서브 패킷을 상기 변조 DSP(106)로 출력하고, 상기 변조 DSP(106)로부터 OFDMA 샘플을 입력받아 상기 FPGA(116)에 연결된 다른 FPGA로 전송한다.
또한, 상기 FPGA(116)는 데이터의 수신모드 시, 상기 복조 및 코덱 DSP(108)로부터 상기 소프트 샘플을 입력받아 상기 부호 및 복호기(118)를 이용하여 CTC 디코딩 혹은 Viterbi 디코딩을 수행한 후, 상기 암호 및 해독기(120)를 이용하여 상기 디코딩된 버스트를 해독(decryption)하여 상기 해독된 PDU를 상기 L-MAC DSP(112)로 출력한다.
도 2는 본 발명에 따른 통신 시스템에서 두 개의 수신 안테나를 사용하는 기지국 모뎀의 블록 구성을 도시하고 있다. 여기서, 상기 기지국 모뎀은 네트워크 프로세싱 유닛(Network Processing Unit: NPU)(200), 듀얼 포트 램(Dual Port RAM)(202), 동기식 동적 램(Synchronous dynamic RAM)(204), 변조 DSP(206), L-MAC(Low MAC) 및 스케줄러(Scheduler) DSP(208), 코덱 DSP(210), 복조 DSP(212), FPGA(214), 부호 및 복호기(216), 암호 및 해독기(218)를 포함하여 구성된다. 여기서, 상기 두 개의 수신 안테나를 사용할 경우는 네 개의 안테나를 사용할 경우에 비해 수신 샘플의 수가 절반으로 줄어들기 때문에 상기 수신 샘플이 입력되는 경로가 하나이다.
상기 도 2를 참조하면, 먼저 네트워크 프로세서 유닛(200)은 네트워크와 모뎀을 연결하고, 상기 모뎀을 제어하는 역할을 담당한다. 특히, 상기 네트워크 프로세서 유닛(200)은 송신할 네트워크 데이터를 상기 듀얼 포트 램(202)으로 출력하고, 상기 듀얼 포트 램(202)으로부터 수신 데이터를 입력받아 상기 네트워크로 출력하는 역할을 담당한다.
상기 듀얼 포트 램(202)은 상기 네트워크 프로세서 유닛(200)과 모뎀 사이의 데이터 및 제어 신호를 주고 받는 가교 역할을 하여 상기 네트워크 프로세서 유닛(200)으로부터 입력되는 송신 데이터를 상기 L-MAC 및 스케줄러 DSP(212)로 출력하고, 상기 L-MAC 및 스케줄러 DSP(212)로부터 입력되는 수신 데이터를 상기 네트워크 프로세서 유닛(200)으로 출력하는 역할을 담당한다.
상기 동기식 동적 램(204)은 HARQ(Hybrid Automatic Repeat Request)를 운용할 경우, 복호화에 실패한 수신 데이터를 저장하는 역할을 담당한다.
상기 변조 DSP(206)는 데이터 송신모드 시, 상기 FPGA(214)로부터 부호화된 버스트, 즉, 서브 패킷을 입력받아 서브채널 매핑, 스크램블링 및 역 푸리에 변환 절차를 수행하여 상기 서브 패킷을 OFDMA 샘플로 변환한 후, 상기 변환된 OFDMA 샘플을 상기 LVDS를 통해 상기 FPGA(214)로 출력한다.
상기 L-MAC 및 스케줄러 DSP(208)는 상기 데이터 송신모드 시, 상기 복원된 CQI및 ACK/NACK 신호를 입력받아 하향링크와 상향링크의 채널 상태를 확인하고, 단말이 하향 데이터 버스트를 제대로 수신했는지 판단한다. 또한, 상기 하향 및 상향 데이터 버스트의 MCS(modulation and codinf scheme) 레벨을 결정하고, 재송신 여부 등의 스케줄링 작업을 수행한다. 이후, 상기 스케줄링 작업으로 생성된 스케줄링 정보를 이용하여 상기 듀얼 포트 램(102)을 통해 네트워크로부터 수신된 데이터 유닛, 즉, MAC PDU(Packet Data Unit)들을 처리하여 물리계층의 테이터 형태인 버스트(Burst)를 구성하고, 상기 구성된 버스트들을 상기 LVDS를 이용하여 상기 FPGA(214)로 전송한다.
또한, 상기 L-MAC 및 스케줄러 DSP(208)는 데이터의 수신모드 시, 상기 FPGA(214)로부터 입력되는 해독된(decrypted) PDU를 상기 MAC PDU로 복원한 후, 상기 복원된 MAC PDU를 상기 클러스터 버스를 이용하여 상기 듀얼 포트램(102)으로 출력한다.
상기 코덱 DSP(210)는 상기 데이터 수신모드 시, 상기 복조 DSP(212)로부터 입력되는 데이터를 상기 FPGA(214)내의 복호기(decoder)(216)의 입력 데이터인 소프트 샘플로 변환하여 상기 LVDS를 통해 상기 FPGA(116)로 출력한다.
상기 복조 DSP(212)는 상기 데이터의 송신모드 시, 상기 데이터 송신모드 시, 상기 FPGA(214)로부터 수신 샘플(Sample)을 입력받아 제어 정보인 채널 품질 정보(Channel Quality Information; 이하 'CQI'라 칭함) 및 HARQ-ACK/NACK 신호를 복원하여 상기 복원된 CQI 및 ACK/NACK 신호를 상기 LVDS를 이용하여 상기 L-MAC 및 스케줄러 DSP(208)로 출력한다. 여기서, 상기 ACK/NACK 신호는 HARQ를 적용할 경우, 이전 송신 패킷의 수신 성공 여부를 나타내는 신호로써, 상기 HARQ 적용 시에만 상기 수신 샘플에 포함된다.
또한, 상기 복조 DSP(212)는 데이터의 수신모드 시, 상기 FPGA(214)로부터 수신 샘플을 입력받아 푸리에 변환, 디스크램블링, 채널 추정 및 CINR 추정 등의 절차를 수행하여 채널 보상을 한 결과를 상기 코덱 DSP(210)로 출력한다.
상기 FPGA(214)는 상기 부호 및 복호기(216)와 상기 암호 및 해독기(218)를 포함함으로써, 상기 데이터 송신모드 시, 상기 암호 및 해독기(218)를 이용하여 상기 L-MAC 및 스케줄러 DSP(218)로부터 입력되는 버스트들을 암호화하고, 상기 부호 및 복호기(216)를 통해 채널 코딩을 수행하여 부호화된 버스트(Encoded burst), 즉, 서브 패킷(subpacket)으로 변경한다. 이후, 상기 FPGA(214)는 상기 변경된 서브 패킷을 상기 변조 DSP(206)로 출력하고, 상기 변조 DSP(206)로부터 OFDMA 샘플을 입력받아 상기 FPGA(214)에 연결된 다른 FPGA로 전송한다.
또한, 상기 FPGA(214)는 데이터의 수신모드 시, 상기 코덱 DSP(212)로부터 상기 소프트 샘플을 입력받아 상기 부호 및 복호기(216)를 이용하여 CTC 디코딩 혹은 Viterbi 디코딩을 수행한 후, 상기 암호 및 해독기(218)를 이용하여 상기 디코딩된 버스트를 해독(decryption)하여 상기 해독된 PDU를 상기 L-MAC DSP(112)로 출력한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명은 통신 시스템의 기지국 모뎀에서 물리 계층과 매체 접속 제어 계층의 데이터 전송 시 필요한 각 기능들을 소프트웨어 기능과 하드웨어 기능으로 구분하여 상기 소프트웨어 기능은 DSP로, 상기 하드웨어 기능은 FPGA로 수행하는 기지국 모뎀 장치를 설계함으로써, 고속의 데이터 전송이 가능하며, 스펙 변경이나 성능 향상을 위한 업그레이드 및 수정이 가능한 효과가 있다.

Claims (14)

  1. 통신 시스템에서 기지국 모뎀의 송신 장치에 있어서,
    제 1 및 제 2 수신샘플을 입력받아 데이터 송신 시, 채널 품질 정보 및 HARQ(Hybrid Automatic Repeat Request) 응답(ACK/NACK) 신호를 복원하고, 데이터 수신 시, 푸리에 변환, 디스크램블링, 채널 추정 및 CINR(Carrier to Interference and Noise Ratio) 추정 절차를 수행하여 소프트 샘플을 생성하는 복조부와,
    상기 데이터 송신 시, 상기 채널 품질 정보 및 HARQ 응답 신호를 입력받아 하향링크의 스케줄링 정보를 생성하는 스케줄러와,
    상기 데이터 송신 시, 상기 스케줄링 정보를 이용하여 네트워크로부터 입력되는 매체 접속 제어 계층의 데이터 유닛(MAC PDU)을 데이터 버스트로 변환하고, 상기 데이터 수신 시, 해독된(decryptied) PDU를 상기 MAC PDU로 변환하는 L-MAC(Low MAC)부와,
    상기 데이터 송신 시, 상기 데이터 버스트를 암호화한 후, 채널 코딩을 수행하여 서브 패킷을 출력하고, 상기 데이터 수신 시, 상기 소프트 샘플을 입력받아 복호화를 수행한 후, 디코딩된 버스트를 해독(decryption)하여 상기 L-MAC부로 출력하는 하드웨어 기능부와,
    상기 데이터 송신 시, 상기 서브 패킷을 입력받아 서브채널 매핑, 스크램블링 및 역 푸리에 변환을 수행하여 OFDMA 샘플을 생성하는 변조부를 포함하는 것을 특징으로 하는 장치.
  2. 제 1항에 있어서,
    상기 복조부, 스케줄러, L-MAC부 및 변조부는, 디지털 신호 처리(Digital Signal Processor) 장치로 구성되며,
    상기 하드웨어 기능부는, 필드 프로그램 가능 게이트 어레이(Field Programmable Gate Array)로 구성된 것을 특징으로 하는 장치.
  3. 제 2항에 있어서,
    상기 디지털 신호 처리 장치는, 네 개의 저전압 차등신호(Low Voltage differential signal)와 한 개의 공용 버스(cluster bus)를 이용하여 데이터 및 제어 신호를 송수신하는 것을 특징으로 하는 장치.
  4. 제 2항에 있어서,
    상기 필드 프로그램 가능 게이트 어레이는, 상기 디지털 신호 처리 장치와 저전압 차등신호로 연결되어 데이터 및 제어 신호를 송수신하는 것을 특징으로 하는 장치.
  5. 제 1항에 있어서,
    상기 복조부는,
    상기 제 1 수신샘플을 입력받아 상기 채널 품질 정보 및 HARQ 응답 신호 복원, 푸리에변환, 디스트램블링, 채널 추정 및 CINR 추정 절차를 수행하는 제 1 디지털 신호 처리부와,
    상기 제 2 수신샘플을 입력받아 상기 채널 품질 정보 및 HARQ 응답 신호 복원, 푸리에변환, 디스트램블링, 채널 추정 및 CINR 추정 절차를 수행하는 제 2 디지털 신호 처리부를 포함하는 것을 특징으로 하는 장치.
  6. 제 5항에 있어서,
    상기 제 1 디지털 신호 처리부는,
    상기 데이터 수신 시, 상기 제 1 디지털 신호 처리부와 제 2 디지털 신호 처리부에서 처리된 데이터를 입력받아 복호화 처리될 상기 소프트 샘플을 생성하는 코덱부를 더 포함하는 것을 특징으로 하는 장치.
  7. 제 1항에 있어서,
    상기 데이터 송신 시, 네트워크 데이터를 상기 L-MAC부로 출력하고, 상기 데 이터 수신 시, 상기 L-MAC부로부터 상기 MAC PDU를 입력받아 상기 네트워크로 출력하는 네트워크부를 더 포함하는 것을 특징으로 하는 장치.
  8. 제 7항에 있어서,
    상기 네트워크부는,
    네트워크와 상기 모뎀을 연결하여 상기 네트워크로부터 수신되는 데이터를 듀얼 포트 램으로 출력하고, 상기 듀얼 포트 램으로부터 입력되는 데이터를 상기 네트워크로 출력하는 호처리 프로세서 유닛과,
    상기 호처리 프로세서 유닛으로부터 입력되는 데이터를 상기 L-MAC부로 출력하고, 상기 L-MAC부로부터 입력되는 데이터를 상기 호처리 프로세서 유닛으로 출력하는 상기 듀얼 포트 램을 포함하는 것을 특징으로 하는 장치.
  9. 통신 시스템에서 기지국 모뎀의 송신 장치에 있어서,
    수신샘플을 입력받아 데이터 송신 시, 채널 품질 정보 및 HARQ(Hybrid Automatic Repeat Request) 응답(ACK/NACK) 신호를 복원하고, 데이터 수신 시, 푸리에 변환, 디스크램블링, 채널 추정 및 CINR(Carrier to Interference and Noise Ratio) 추정 절차를 수행하는 복조부와,
    상기 데이터 수신 시, 상기 복조부에서 출력되는 데이터를 소프트 샘플로 변 환하는 코덱과,
    상기 데이터 송신 시, 상기 채널 품질 정보 및 HARQ 응답 신호를 입력받아 하향링크의 스케줄링을 수행하여 네트워크로부터 입력되는 매체 접속 제어 계층의 데이터 유닛(MAC PDU)을 데이터 버스트로 변환하고, 상기 데이터 수신 시, 해독된(decrypted) PDU를 상기 MAC PDU로 변환하는 스케줄링 및 데이터 처리부와,
    상기 데이터 송신 시, 상기 데이터 버스트를 암호화한 후, 채널 코딩을 수행하여 서브 패킷으로 변경하여 출력하고, 상기 데이터 수신 시, 상기 소프트 샘플을 입력받아 복호화를 수행한 후, 디코딩된 버스트를 해독(decryption)하는 하드웨어 기능부와,
    상기 데이터 송신 시, 상기 서브 패킷을 입력받아 서브채널 매핑, 스크램블링 및 역 푸리에 변환을 수행하여 OFDMA 샘플을 생성하는 변조부를 포함하는 것을 특징으로 하는 장치.
  10. 제 9항에 있어서,
    상기 복조부, 코덱, 스케줄링 및 데이터 처리부, 및 변조부는, 디지털 신호 처리(Digital Signal Processor) 장치로 구성되며,
    상기 하드웨어 기능부는, 필드 프로그램 가능 게이트 어레이(Field Programmable Gate Array)로 구성된 것을 특징으로 하는 장치.
  11. 제 10항에 있어서,
    상기 디지털 신호 처리 장치는, 네 개의 저전압 차등신호(Low Voltage differential signal)와 한 개의 공용 버스(cluster bus)를 이용하여 데이터 및 제어 신호를 송수신하는 것을 특징으로 하는 장치.
  12. 제 10항에 있어서,
    상기 필드 프로그램 가능 게이트 어레이는, 상기 디지털 신호 처리 장치와 저전압 차등신호로 연결되어 데이터 및 제어 신호를 송수신하는 것을 특징으로 하는 장치.
  13. 제 9항에 있어서,
    상기 데이터 송신 시, 네트워크 데이터를 상기 스케줄링 및 데이터 처리부로 출력하고, 상기 데이터 수신 시, 상기 스케줄링 및 데이터 처리부로부터 상기 MAC PDU를 입력받아 상기 네트워크로 출력하는 네트워크부를 더 포함하는 것을 특징으로 하는 장치.
  14. 제 13항에 있어서,
    상기 네트워크부는,
    네트워크와 상기 모뎀을 연결하여 상기 네트워크로부터 수신되는 데이터를 듀얼 포트 램으로 출력하고, 상기 듀얼 포트 램으로부터 입력되는 데이터를 상기 네트워크로 출력하는 호처리 프로세서 유닛과,
    상기 호처리 프로세서 유닛으로부터 입력되는 데이터를 상기 스케줄링 및 데이터 처리부로 출력하고, 상기 스케줄링 및 데이터 처리부로부터 입력되는 데이터를 상기 호처리 프로세서 유닛으로 출력하는 상기 듀얼 포트 램을 포함하는 것을 특징으로 하는 장치.
KR1020060093370A 2006-09-26 2006-09-26 통신 시스템에서 기지국의 모뎀 장치 KR101214636B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060093370A KR101214636B1 (ko) 2006-09-26 2006-09-26 통신 시스템에서 기지국의 모뎀 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060093370A KR101214636B1 (ko) 2006-09-26 2006-09-26 통신 시스템에서 기지국의 모뎀 장치

Publications (2)

Publication Number Publication Date
KR20080028058A KR20080028058A (ko) 2008-03-31
KR101214636B1 true KR101214636B1 (ko) 2012-12-21

Family

ID=39414668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060093370A KR101214636B1 (ko) 2006-09-26 2006-09-26 통신 시스템에서 기지국의 모뎀 장치

Country Status (1)

Country Link
KR (1) KR101214636B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101273241B1 (ko) * 2011-08-19 2013-06-11 포항공과대학교 산학협력단 저전력 고속의 송수신 장치
CN111726205B (zh) * 2019-03-18 2021-10-22 华为技术有限公司 数据传输方法及设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6842445B2 (en) 1999-04-13 2005-01-11 Nokia Corporation Retransmission method with soft combining in a telecommunications system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6842445B2 (en) 1999-04-13 2005-01-11 Nokia Corporation Retransmission method with soft combining in a telecommunications system

Also Published As

Publication number Publication date
KR20080028058A (ko) 2008-03-31

Similar Documents

Publication Publication Date Title
US10985892B2 (en) Systems and methods for use with orthogonal frequency division multiplexing
JP5301634B2 (ja) 無線多元接続通信システムにおける逆方向リンクのソフトハンドオフ
JP2020174354A (ja) 低レイテンシのグループ確認応答
US8761114B2 (en) Method and apparatus for transmitting/receiving multiple codewords in SC-FDMA system
JP2009188751A (ja) 無線通信システムにおける暗号化及び復号化方法並びに送信装置及び受信装置
JP2010507979A (ja) 符号分割多重アクセス及び単一キャリア周波数分割多重アクセス送信を多重化するための方法及び装置
WO2007003127A1 (fr) Procede de codage de canal de transmission de trafic hsdpa a porteuses multiples et appareil de codage associe
JP2010509863A5 (ko)
EP2103016A1 (en) Method and apparatus for transmission of uplink control signaling and user data in a single carrier orthogonal frequency division multiplexing communication system
JP2012095294A (ja) Ｐａｒ考察を備えたｕｌｍｉｍｏ／ｓｉｍｏ動作のための電力割り当ておよび／またはレート選択のための方法および装置
JP2012095294A5 (ko)
JP2007538464A (ja) 直交周波数分割通信システムにおける空間−時間ブロック符号化
MX2011002880A (es) Segmentacion de rlc para agregacion de vehiculo.
EP3732826B1 (en) Method for automatic repeat/request system for providing absolute safety and authentication in wireless networks
WO2007081182A1 (en) Method and apparatus for cyclic shifted sub-carrier mapping
US8792635B2 (en) Radio communication base station device, radio communication mobile station device, method for scrambling response signal in ARQ
US20130003642A1 (en) Scheduling and transmitting uplink packets within uplink sub-frames ofa wireless system
JP3932946B2 (ja) 無線通信装置および無線通信方法、並びにプログラム
KR101544476B1 (ko) Ｏｆｄｍ 신호 송신기 및 ｏｆｄｍ 신호 수신기
KR101214636B1 (ko) 통신 시스템에서 기지국의 모뎀 장치
JP7239552B2 (ja) 送信装置、受信装置、送信方法及び受信方法
WO2007137489A1 (fr) Procédé de réception et d'émission de signaux dans le système de multiplexage par répartition orthogonale de la fréquence et appareil correspondant
WO2019090647A1 (zh) 一种被用于无线通信的用户设备、基站中的方法和装置
USRE49158E1 (en) Method and apparatus for transmitting/receiving multiple codewords in SC-FDMA system
CN115118389A (zh) 一种用于无线通信的节点中的方法和装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151127

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 7