JP2014500652A - 2つの電子装置間の信号伝送のマッチング方法及びコンピュータシステムと周辺装置を有する装置 - Google Patents

2つの電子装置間の信号伝送のマッチング方法及びコンピュータシステムと周辺装置を有する装置 Download PDF

Info

Publication number
JP2014500652A
JP2014500652A JP2013537076A JP2013537076A JP2014500652A JP 2014500652 A JP2014500652 A JP 2014500652A JP 2013537076 A JP2013537076 A JP 2013537076A JP 2013537076 A JP2013537076 A JP 2013537076A JP 2014500652 A JP2014500652 A JP 2014500652A
Authority
JP
Japan
Prior art keywords
signal
transmitter
transmission
receiver
signal lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013537076A
Other languages
English (en)
Other versions
JP5833132B2 (ja
Inventor
デプタ,ローベルト
Original Assignee
フジツウ テクノロジー ソリューションズ インタレクチュアル プロパティ ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フジツウ テクノロジー ソリューションズ インタレクチュアル プロパティ ゲーエムベーハー filed Critical フジツウ テクノロジー ソリューションズ インタレクチュアル プロパティ ゲーエムベーハー
Publication of JP2014500652A publication Critical patent/JP2014500652A/ja
Application granted granted Critical
Publication of JP5833132B2 publication Critical patent/JP5833132B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/426Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using an embedded synchronisation, e.g. Firewire bus, Fibre Channel bus, SSA bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2203/00Indexing scheme relating to line transmission systems
    • H04B2203/54Aspects of powerline communications not already covered by H04B3/54 and its subgroups
    • H04B2203/5404Methods of transmitting or receiving signals via power distribution lines
    • H04B2203/5425Methods of transmitting or receiving signals via power distribution lines improving S/N by matching impedance, noise reduction, gain control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本発明は、物理的インタフェースにより互いに接続され、それぞれ送信器(8a,8b)及び受信器(7a,7b)を有する2つの電子装置(1,2)間の信号伝送をマッチングする方法に関する。信号が一装置(1,2)の送信器(8a,8b)から伝送リンク(9a,9b)に沿って他の装置(1,2)の受信器(7a,7b)に伝送され、伝送リンク(9a,9b)は信号の差動伝送をするための少なくとも2本の信号線(+,−)を有する。本発明では、次のステップが実行される:A)前記2本の信号線(+,−)のそれぞれについて、第1の装置(1,2)の受信器(7a,7b)において信号値を検出するステップと、B)キャプチャされた信号値に基づき、前記第1の装置(1,2)の受信器(7a,7b)において、前記2本の信号線(+,−)の信号間のインバランスを評価するステップと、C)前記2本の信号線(+,−)のうち少なくとも一方について、前記第2の装置(1,2)の送信器(8a,8b)の一又は複数のパラメータを変更するステップとを有し、少なくともステップA)とステップC)は、所定の中断基準を満たすまで、繰り返し実行される。

Description

本発明は、物理的インタフェースにより互いに接続され、それぞれ送信器及び受信器を有する2つの電子装置間の信号伝送をマッチングする方法であって、信号が一装置の送信器から伝送リンクに沿って他の装置の受信器に伝送され、伝送リンクは信号の差動伝送をするための少なくとも2本の信号線を有する方法に関する。
また本発明は、コンピュータシステム及び周辺装置を有する装置であって、周辺装置は物理的インタフェースによりコンピュータシステムに接続され、コンピュータシステム及び周辺装置はそれらの間で信号伝送をするための送信器及び受信器を有する装置に関する。
コンピュータシステムにおいては、2つのコンポーネント又は装置は、例えばマザーボードと内部ハードディスク又は外部周辺装置は、データを交換できるようにするため、物理的インタフェースにより互いに接続されている。一般的なインタフェースは、USB(Universal Serial Bus)、SCSI(Small Computer System Interface)、SAS(Serial Attached SCSI)、SATA(Serial Advanced Technology Attachment)、FC(Fiber Channel)などである。伝送特性は、例えば、伝送速度、個別データの形式と内容、又は接続された装置間のアドレッシングと通信は、関連する伝送プロトコルの各インタフェースで規定されている。
物理的インタフェースは、個々の装置間のケーブル、導電体、及びプラグ接続を含む。データと情報は、アナログ信号により複数の装置間で伝送される。インタフェースの伝送リンクにおける信号伝送は、通常、2本の差動信号線で行われる。アナログ信号は、一ライン(「+」)において非反転形式(unaltered form)で伝送され、他のライン(「−」)において反転形式(inverted form)で伝送される。そして、2本のライン+と−が伝送リンクを形成する。信号は、個々のビットからのデジタル情報をエンコードするため、例えば振幅が変調されている。例えば、+ラインの場合、低電圧レベルは論理値「0」に対応し、高電圧レベルは論理値「1」に対応する。−ラインでは反転されるため、逆の場合が生じる。
+と−のラインにおける信号による情報の差動伝送は、2つの信号の「+」と「−」に基づく差動信号を形成できるとの利点を有する。それゆえ、差動信号の低レベルと高レベルとの間の電位差は、大きさの2倍である。放射外乱を大幅に減らせる。すなわち伝送の確実性が高まる。
各装置は、プロトコルに従ったインタフェースを介してアナログ信号を送受信する送信器及び受信器を有する。この場合、送信器及び受信器は特定の回路又は集積チップ(IC)であり、装置中の送信器と受信器は、いわゆるトランシーバとして一体として説明されることも多い。また送信器と受信器の個々の回路は、それらの物理信号伝送の役割に基づき送信器PHY又は受信器PHYとも呼ばれる。
コネクタ、配線及び基板上の導電体トラックを含む伝送リンクを有する物理的インタフェースは、2つの装置の送信器と受信器との間の信号伝送に影響を与える。理由は、伝送リンクが現実のものであって、理想的なものではなく、負の特性を有するからである。高周波散乱、電磁的干渉、クロストーク又は反射など、負の特性の例であるが、伝送信号は伝送中に物理的インタフェースにおいて変化し、乱される。伝送された信号には、例として、振幅、位相(位相ノイズ又はジッター)、周波数、エッジ傾斜の揺らぎ、又はこれらの効果の組合せが生じる。
具体的に、伝送リンクの2つの+と−ラインの間にインバランスが生じ、又は+と−ラインのインバランスにより負の効果が生じれば、+と−のラインにおける個々の信号の間にミスマッチ又はインバランスが生じる。信号にも、振幅、位相、周波数、エッジ傾斜に関するインバランス(imbalance)又はこれらの効果の組合せが生じる。このため、受信信号の信号品質の悪化(アイダイアグラムにおける水平及び垂直方向のアイの縮小)、ビットエラーレート(BER)の増大、又は最悪の場合情報の喪失につながることがある。
通常、伝送信号の特性は、用いる伝送プロトコルに基づき一旦規定されると、変更されない。それゆえ、受信器のパラメータは、規定された伝送プロトコルに基づく仕様要件にマッチ(match)される。マッチされたパラメータは、例えば受信器の制御レジスタに格納される。例えば、SASの場合、トレーニング段階のいわゆる「速度ネゴシエーション段階」(伝送速度が決定される段階)として知られる段階でマッチングが実行される。しかし、この受信側でのマッチングによる伝送特性の改善への貢献はほんの小さなものである。
特許文献1は、データが送信器から受信器へ差動的に伝送される信号伝送システムについて記載している。受信器において、DC成分が差動信号から求められ、基準値と比較される。これから、最後にフィードバック信号が生成され、送信器のパラメータをマッチさせるために、送信器に返される。このソリューションによる、伝送リンク中のかく乱効果への送信器のマッチングは、ごく限られたものである。
米国特許出願公開第2010/0208780A1明細書
本発明の一目的は、2つの電子装置間の信号伝送のマッチングを改善する、冒頭に記載したタイプの方法と装置を説明することである。
上記目的の第1の態様は、次のステップを有する上記のタイプの方法により実現される:
A) 前記2本の信号線のそれぞれについて、第1の装置の受信器において信号値を検出するステップと、
B) 検出された信号値に基づき、前記第1の装置の受信器において、前記2本の信号線からの信号間のミスマッチを評価するステップと、
C) 前記2本の信号線のうち少なくとも一方について、前記第2の装置の送信器の一又は複数のパラメータを変更するステップとを有し、
少なくともステップA)とステップC)は、所定の終了基準を満たすまで、繰り返し実行される。
かかる方法は、2本の信号線間の非平衡、ミスマッチ、又はインバランスを考慮する。2本の信号線における測定により、乱れる結果となる、2本の信号線からの信号間の受信器端インバランスを検出して評価できる。それへの応答として、送信器端で個々の信号線のパラメータを、別々に独立して変更する。
よって、上記方法により、伝送リンクにおける一般的な乱れのみでなく、送信器の特性の設計において、差動伝送リンクの2本の信号線のける信号間の非平衡を検出して考慮することができる。これには、受信器の受信特性の他に、信号伝送と品質を改善できるように送信器の送信特性をマッチすることもできるという利点がある。
本方法の利点は、2本の信号ラインのそれぞれに対して別々に第1の装置の受信器における信号値の検出と、2本の信号ラインの少なくとも一方に対して第2の装置の送信器の一又は複数のパラメータの変更とは、繰り返し実行できるということである。よって、第2の装置の送信器のパラメータ値に基づき、第1の装置の受信器の個々の信号線からの信号値の測定により、データレコードを生成することができる。所定の終了基準は、所定の信号値の品質であってもよい。すなわち、例えば結果空間の大きさであってもよい。
このように得られる生データレコードを用いて、経験的に、又は最大/最小計算、平均化、又は最適化アルゴリズムにより、第2の装置の送信器に設定するパラメータ値の最適化をできる。
3つの方法ステップA)、B)、及びC)のすべてを、終了基準が満たされるまで繰り返し実行することも考えられる。例えば、2本の信号線から信号値を測定するたびに、第1の装置の受信器において信号のミスマッチを評価し、第2の装置の送信器でパラメータを変更する。これにより、だんだんと最適状態に近づく。例として、終了基準は最適状態に周りの所定の近傍(close environment)への接近である。この場合の利点は、くり返すたびに、ミスマッチに対する補正を改善し、事件的データレコードを生成する上記のアプローチの場合より少ない測定又はステップだけが必要であるようにできることである。
検出された信号値を、生データレコードとして、又は処理したデータとして、第2の装置に送信し、第2の装置でミスマッチを評価できる。あるいは、まず第1の装置の受信器において、測定した信号値を用いてミスマッチを評価し、この評価の結果を第2の装置に伝送する。
好ましくは、前記第2の装置の送信器のパラメータは、前記2本の信号線の少なくとも一方からの信号の特性が前記第2の装置の送信器により変更され、その結果として、前記2本の信号線からの信号間のミスマッチが前記受信器において減少するようにマッチングされる。これは、例えば、1信号線のみから又は両方の信号線からの伝送信号を、伝送前に送信器にインバランスを意識的に設け、伝送後に、受信器が両方の信号線からほぼバランスした信号を得られ、2本の信号線からの信号の差信号として、最もよい受信信号を形成できることを意味する。
よって、送信器において伝送信号に反対効果を有するインバランスを意識的かつ意図的にかけることにより、伝送リンクのバランスされていない乱れによる、2本の信号ラインにおける受信器端において検出されたミスマッチに対処することが可能であり、伝送リンクにおいて悪い影響を有するインバランスを補正することが可能である。それにより受信信号の特性が改善され、特にクロストークや水平及び垂直アイオープニング(eye opening)の領域において改善される。望ましい副作用として、システム全体の電磁両立性(EMC)における改善ができる。
送信器端において変更される信号特性には、少なくとも信号振幅、エッジ傾斜、プリエンファシス、位相シフト、及び発生時間が含まれる。この場合、発生時間は、2本の信号線のうちの一方からの差動信号成分の意識的な時間遅延を意味するものとする。その結果、2本の信号線上の信号を互い違いの時間に伝送することにより、伝送リンクに生じる信号の時間シフトに応答することができる。位相シフトと発生時間とは密接に関連した信号特性である。すなわち、時間シフトは信号中の位相差を同時に伴うことができる。逆に、両信号に位相差を設けても同時に送ることができる。
一信号ライン上の少なくとも1つの信号の信号振幅及び/又はエッジ傾斜における変更することにより、伝送リンクにおけるバランスしていない変更やパワー損失に対応することができる。一ラインにおける少なくとも1つの信号のプリエンファシス及び/又はデ・エンファシスにおける変更により、伝送リンクにおける周波数成分のバランスされていない減衰や強調に対応することができる。
変更できる送信器のパラメータの例には、伝送アンプ(パワーアンプ)のゲインファクタやインピーダンス要素、具体的にはキャパシタンスやインダクタンスなどの特性値がある。これらは、例えば周波数の設定や信号のエッジ傾斜の設定に用いられるものである。
好ましくは、上記の方法は両方の装置に対して行われる。すなわち、物理的インタフェースの伝送リンクのミスマッチを検出することにより、第2の装置の送信器をマッチングするだけでなく、第1の装置の送信器もマッチングできる。よって、両送信器のパラメータは、インタフェースに沿った信号伝送のために最適なやり方でマッチングされる。
構成に応じて、物理的インタフェースは双方向信号伝送経路又は片方向伝送経路のためのラインを有する。第1の場合には、信号は、一装置の送信器から他の装置の受信器に双方向で、差動信号線を介して、複数の電圧レベルの形式で伝送される。第2の場合には、一装置の送信器から他の装置の受信器に一方向での信号伝送にのみ用いられる。本方法は両方の装置に対して実行されるので、物理的インタフェースのそれぞれの伝送構成に最適なやり方で、両方の送信器をマッチングすることが可能である。
好ましくは、本方法は、物理的インタフェースの伝送リンクにおける変更の後に、又は所定のトレーニング又はチューニング段階などの所定の時間に、又はシステム全体が起動された時に、実行される。すなわち、2つの装置の送信器は、物理的インタフェースの伝送リンクのインバランスが変化するたびに、パラメータ再設定(reparameterize)することができる。これは、例えば、異なる高周波特性を有するケーブルやコネクタを用いた場合である。所定のトレーニング又はチューニング段階は、例えばあるプロトコルによる2つの装置間の高速マッチングである。
第2の装置へのデータ及び/又は結果の伝送は、好ましくは、別のデータ線(いわゆる帯域外インタフェースとして知られているもの)を介して実行される。これは信号線とは別のものである。これには、実際の送信リンクに付加をかけず、受信器側における信号値の評価をより困難にしせずに、評価と同時に伝送をできるという利点がある。
2つの信号ラインの信号の信号値の測定は、オシロスコープなどの外部測定装置により、受信器側で行える。例として、共通モード擾乱、位相ノイズ、又は水平及び垂直バイオープニングを測定できる。
しかし、受信器のアナログ・ツー・デジタル変換器中の伝送信号のサンプリングポイントにおいて直接的に自動的にタッピング(tap)することも考えられる。さらに別のオプションとして、「ユニットインターバル(UI)」として知られるもの、すなわち送信シンボルの時間インターバルの中の信号値を検知することもある。
「+」−「−」計算(上記の説明を参照)に基づき差動信号を直接評価する替わりに、例えば、[「+」+「−」]/2の計算に基づき増すマッチを検出することもできる。差動伝送リンクにおけるインバランスの個々の態様に対して重みを付けた計算を考えることもできる。
有利にも、特定の信号パターン、場合によっては伝送速度ごとに設計したものを用いて、テスト又はチューンプロセスにおいて、一装置の送信器から他の装置の受信器に送信する。これらの信号パターンは受信器で評価できる。所定の信号パターンの利点は、幅広いシナリオを完全にチェックできることである。また、所定の信号パターンと測定された信号値を比較することにより、伝送リンクにおける擾乱とインバランスを容易に推定できる。
目的に第2の態様は、冒頭で述べたタイプのコンピュータシステムと周辺装置とを有する装置であって、上記のタイプの方法を実行するように設定された装置により実現できる。周辺装置は例えばハードディスクである。
さらに有利な改善策は、従属請求項と図面の説明で開示した。
以下に、図面を参照して本発明をより詳しく説明する。
周辺装置を有するコンピュータシステムを含む装置を示す図である。 送信器のパラメータをマッチングする個々のコンポーネントを示す図である。
図1は、周辺装置2を有するコンピュータシステム1を含む装置を示す図である。2つの装置1、2は、データ交換のために、物理的インタフェースにより互いに接続されている。この場合、物理的インタフェースは、コネクタ6により、互いに、及びコンピュータシステム1のホストバスアダプタ3に、及び周辺装置2に接続されたケーブル4とバックプレーン5とを有する。ホストバスアダプタ3は、物理的インタフェースからの周辺バス信号を整え(conditioning)、これらの信号を、コンピュータシステム1のメインボードに組み込まれた、PCI(Peripheral Component Interconnect)バスなどのシステム内部ホストバス又はシステムバス(図示せず)に伝送するために用いられる。例として、周辺装置2は、データ交換用のバックプレーン5、ケーブル4、及びホストバスアダプタ3によりコンピュータシステム1のメインボードに接続された内部ハードディスクであってもよい。しかし、周辺装置は外部装置であっても、例えば、外付けハードディスク、プリンタ、又はパーソナルデジタルアシスタント(PDA)であってもよい。
データ伝送のため、コンピュータシステム1のホストバスアダプタ3と、周辺装置2との間に、2つの一方向伝送リンク9aと9bを設ける。例として、物理的インタフェースはSAS、SATA、FC、又はUSB標準に基づく。このように、伝送リンク9aと9bはそれぞれ、差動信号伝送を可能にする(明示的には図示しない)2つの信号ラインを有する。この場合、例えば「+」で示した信号ラインは、データをエンコードする電圧信号を搬送する。例えば「−」で示した他方のラインは、反転した電圧信号を搬送する。受信器は、2つの信号ライン+と−上の信号から電位差を求められるので、ロバストかつ誤りない、低雑音の受信信号を受信できる。
また、ホストバスアダプタ3と周辺装置2はそれぞれ、信号伝送に用いられる送信器8aと8b及び受信器7aと7bを有する。この場合、データストリームは、周辺装置2の送信器8bから、伝送リンク9aを介して、コンピュータシステム1のホストバスアダプタ3の受信器7aに送られる(routed)。逆に、別のデータストリームは、他の方向で、ホストバスアダプタ3の送信器8aから、伝送リンク9bを介して、周辺装置2の受信器7bに送られる(routed)。伝送リンク9aと9bのそれぞれの伝送方向は矢印で示した。2つの送信器8aと8bを斜線で示した。2つの装置1と2の送信器8aと8b及び受信器7aと7bはPHYチップであり、すなわち2つの装置1と2の間の信号伝送用の電子回路又は集積チップである。
伝送リンク9aと9bは、それぞれ複数の小区分(subsections)10aから10d及び11aから11dからそれぞれ構成されている。このように、小区分10a、10d及び11a、11dは、ホストバスアダプタ3と周辺装置2のボードからの導電体トラック(conductor tracks)上にあり、小区分10cと11cはバックプレーン5の導電体トラック上にあり、小区分10bと11bはケーブル4のラインにある。これらの小区分10aないし10d及び11aないし11dは、信号伝送を妨げ得る。
また、小区分10aから10dと11aから11dの差動信号ライン+と−の間にはインバランスが生じ得る。こうしたインバランスやミスマッチは、レシーバ7a又は7bへの信号が、振幅、位相、周波数、エッジ傾斜又はこれらの組合せに関して、ミスマッチしている又はバランスしていないことを意味する。
送信器8a又は8bが、所定の伝送プロトコルに基づき伝送リンク9a又は9bのリンクに電圧信号を印加して、伝送リンク9a又は9bを介してそれぞれの受信器7a又は7bにアナログ信号を送信する場合、伝送リンク9a又は9bの個々の小区分10aから10d及び11aから11d、具体的には小区分10aから10d及び11aから11dの2つの信号ライン+と−間のインバランスが信号に影響する。これらの信号は、送信器8a又は8bからそれぞれの受信器7a又は7bへの途中で、変化し、バランスしなくなり、又は乱される。この信号への影響により、エラーレートが大きくなり、伝送速度が低下し、又は情報が失われることがある。
それゆえ、送信器8aと8bは、伝送リンク9a及び9bに最適にマッチングし、伝送される信号の特性、例えば信号エッジの立ち上がり又は立ち下がり時間、プリエンファシス又はデ・エンファシス、及び相対的発生時間(relative initiation time)が、必要に応じて変更され、信号伝送に対して最適化されていることが望ましい。
まず、受信器7a又は7bにおいて、2つの信号ライン+と−のそれぞれの信号値を検出する。2つの信号ライン+と−の信号の信号値の測定は、オシロスコープなどの外部測定装置により、受信器側で行える。しかし、受信器7a又は7bのアナログ・ツー・デジタル変換器中の伝送信号のサンプリングポイントにおいて直接的に自動的にタッピング(tap)することも考えられる。別のオプションとして、ユニットインターバル(UI)の内部で信号値を検出してもよい。
次に、検出された信号値を、送信器8a又は8bを用いて、生のデータレコードとして又は処理済みデータとして、他の装置1又は2に伝送できる。他の装置1又は2において、信号ライン+と−における2つの信号間のミスマッチを評価できる。このため、上記の様々な計算や評価のオプションを用いることができる。
あるいは、まず第1の装置1又は2の受信器7a又は7bにおいて、測定した信号値を用いてミスマッチを評価し、この評価の結果を第2の装置1又は2に伝送する。
第2の装置1又は2へのデータ及び/又は結果の伝送は、好ましくは、信号ラインとは別のデータライン18a又は18bを介して行われる。これには、実際の送信リンクに付加をかけず、受信器側における信号値の評価をより困難にせずに、評価と同時に伝送をできるという利点がある。
終わりに、第2の装置1又は2の送信器8a又は8bの一又は複数のパラメータを、評価したミスマッチに基づき2つの信号ライン+又は−の少なくとも一方について、変更する。パラメータを変更しマッチングさせることにより、少なくとも一方の信号ラインの信号の設定を変更できる。これは、信号を意識的にインバランス状態にして、伝送リンク9aと9bに沿ったミスマッチした伝送により、結果的に受信器端においてバランスした信号が得られるようにすることを意味する。よって、伝送リンク9aと9bにおけるインバランスは、送信器端において信号に意識的かつ意図的にインバランス状態にすることにより、補償される。
終わりに、上記ステップの反復的実行により、送信器8a又は8bにおけるパラメータのマッチングを最適化できる。この場合、最適ということは必ずしも最良の信号を意味するものではなく、伝送リンク9aと9bに沿った伝送後に、受信器端において、最も良く所望の要件を満たすバランスされた信号が得られるように、インバランス状態にされた信号であることを意味する。例として、伝送リンク9aと9bのビットエラー確率の低下、又は電磁的コンパチビリティの改善、又はその両方を要求してもよい。
まず上記の方法を用いてコンピュータシステム1のホストバスアダプタ3の送信器8aをマッチングさせ、次に周辺装置2の送信器8bを数値化すること、又はその逆も可能である。各受信器7aと7bのパラメータを、それぞれの伝送アナログ信号に、それぞれの信号特性を用いて、マッチさせることも考えられる。
さらに、上記の方法を、物理的なインタフェースの特性であるシールドやケーブル長さの変更があった場合に、上記の方法を行うことも考えられる。しかし、この方法を所定の時間に定期的に行うことも可能である。例えば、コンピュータシステム1をブートし、周辺装置2が最初に応答した後に行える。
図2は、図1に示した送信器8a又は8bのパラメータをマッチングさせるコンポーネントとその論理的結合を示す図である。受信器7a又は7bにおいて検出及び測定された2つの信号ライン+と−からの信号値は、まずレジスタ12にすべて格納される。信号値は、変更後の信号特性を計算するために、このレジスタ12から処理ユニット13にロードされる。終わりに、処理ユニット13は、所定のアルゴリズムを用いて、個々の信号値から、受信器端における信号ライン+と−における信号のミスマッチ又はインバランスを計算することができる。さらに、処理ユニット13は、このミスマッチから、信号ライン+と−の少なくとも一方における信号の設定変更を計算する。
これらの設定は、マッチングユニット14に送られる。マッチングユニット14は、別のレジスタ15からのその他のパラメータを用いて、送信器のパラメータを変更する。例として、別のレジスタ15からの他のパラメータは、用いる伝送プロトコルに基づく別の情報、又は例えば各受信器7a又は7bをそれぞれの送信器8a又は8bにマッチングさせるパラメータでもよいし、外部における測定から得られたものであってもよい。
新しく計算し変更した送信器のパラメータは、設定レジスタ16に送られる。設定レジスタ16は、送信器PHYチップ17に直接結合している。これは、新しく設定された送信器のパラメータは、次の信号伝送に対してすぐに利用できることを意味する。伝送リンク9a又は9bにおける信号伝送は、図2の伝送リンク9a又は9bの2つの差動ライン(+と−で示した)で行われる。図1に示した送信器8a又は8bは、図2に示したように必要に応じて数値化されているが、これらの送信器からのアナログ信号は、+ラインで変更無しに、及び−ラインで反転して伝送される。そして、図2に示した2本のライン+と−が伝送リンク9a又は9bを形成する。
複数のレジスタ12、13、15と論理ユニット14と16における個々の処理ステップによる送信器のパラメータのマッチングは、送信器8a又は8bに、又は図1に示したコンピュータシステム1又は周辺装置2の別の論理ユニットに、直接インプリメントできる。
図示しない実施形態において、コンピュータシステム1と周辺装置2との間の物理的インタフェースも双方向伝送経路から構成されうる。この場合、送信器8aと8b及び受信器7aと7bは、信号伝送リンクと並列に接続でき、その結果、アナログ信号はこの伝送リンクを介して、コンピュータシステム1から周辺装置2へ、又は周辺装置2からコンピュータシステム1に送信される。かかる構成は、例えばUSB標準として知られている。
1 コンピュータシステム
2 周辺装置
3 ホストバスアダプタ
4 ケーブル
5 バックプレーン
6 コネクタ
7a,7b 受信器
8a,8b 送信器
9a,9b 伝送リンク
10a,10b,10c,10d 伝送リンク9aの小区分
11a,11b,11c,11d 伝送リンク9bの小区分
12 信号値用レジスタ
13 処理部
14 マッチングユニット
15 別のレジスタ
16 設定レジスタ
17 送信PHY
18a,18b 追加的データライン
+,− 差動信号ライン

Claims (15)

  1. 物理的インタフェースにより互いに接続され、それぞれ送信器及び受信器を有する2つの電子装置間の信号伝送をマッチングする方法であって、信号が一装置の送信器から伝送リンクに沿って他の装置の受信器に伝送され、伝送リンクは信号の差動伝送をするための少なくとも2本の信号線を有し、
    前記方法は、
    A) 前記2本の信号線のそれぞれについて、第1の装置の受信器において信号値を検出するステップと、
    B) 検出された信号値に基づき、前記第1の装置の受信器において、前記2本の信号線からの信号間のミスマッチを評価するステップと、
    C) 前記2本の信号線のうち少なくとも一方について、前記第2の装置の送信器の一又は複数のパラメータを変更するステップとを有し、
    少なくともステップA)とステップC)は、所定の終了基準を満たすまで、繰り返し実行される、
    方法。
  2. ステップA)、B)及びC)は、前記所定の終了基準を満たすまで、繰り返し実行される、請求項1に記載の方法。
  3. 前記所定の終了基準は、所定量の信号値、具体的には結果空間のある大きさであり、又は前記2本の信号線からの信号間のミスマッチについて、最適値の周りの所定の近傍への到達である、請求項1または2に記載の方法。
  4. 前記第2の装置の送信器のパラメータは、前記2本の信号線の少なくとも一方からの信号の特性が前記第2の装置の送信器により変更され、その結果として、前記2本の信号線からの信号間のミスマッチが前記受信器において減少するようにマッチングされる、
    請求項1ないし3いずれか一項に記載の方法。
  5. 前記信号の特性は少なくとも、
    −信号振幅、
    −エッジ傾斜
    −プリエンファシス
    −発生時間
    −位相シフト
    を含む、請求項4に記載の方法。
  6. 前記方法は自動的に実行される、請求項1ないし5いずれか一項に記載の方法。
  7. 検出された信号値は前記第2の装置に送信され、前記ミスマッチは前記第2の装置で評価される、請求項1ないし6いずれか一項に記載の方法。
  8. 前記ミスマッチは前記第1の装置の受信器で評価され、評価の結果は前記第2の装置に送信される、請求項1ないし6いずれか一項に記載の方法。
  9. 前記第2の装置への送信は別のデータ線を介して行われ、前記別のデータラインは前記信号線とは別に設けられる、請求項7または8に記載の方法。
  10. 前記第2の装置の処理装置がミスマッチを検出し、前記信号の変更後の特性を定める、請求項1ないし9いずれか一項に記載の方法。
  11. 前記第2の装置のマッチングユニットが、前記処理ユニットからの信号の定められた特性を要求し、前記第2の装置の送信器の変更後のパラメータを計算する、請求項10に記載の方法。
  12. 計算されたパラメータは前記第2の装置の設定レジスタに格納され、前記送信器は前記設定レジスタからのパラメータを用いて、信号伝送のためにマッチングされる、請求項11に記載の方法。
  13. コンピュータシステム及び周辺装置を有する装置であって、周辺装置は物理的インタフェースによりコンピュータシステムに接続され、コンピュータシステム及び周辺装置はそれらの間で信号伝送をするための送信器及び受信器を有し、
    前記装置は、前記コンピュータシステムの送信器と前記周辺装置の送信器が請求項1乃至12いずれか一項に記載の方法によりマッチングされることを特徴とする、装置。
  14. 前記コンピュータシステムは、前記周辺装置が接続されるホストバスアダプタを有することを特徴とする、請求項13に記載の装置。
  15. 前記物理的インタフェースは、次の標準
    −SCSI,
    −SAS,
    −SATA,
    −Fiber Channel,
    −USB
    のうちの1つに基づき設計されることを特徴とする、請求項13または14に記載の装置。
JP2013537076A 2010-11-08 2011-10-27 2つの電子装置間の信号伝送のマッチング方法及びコンピュータシステムと周辺装置を有する装置 Active JP5833132B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010050719.9 2010-11-08
DE102010050719A DE102010050719B4 (de) 2010-11-08 2010-11-08 Verfahren zum Anpassen der Signalübertragung zwischen zwei elektronischen Geräten sowie Anordnung mit einem Computersystem und einem Peripheriegerät
PCT/EP2011/068893 WO2012062598A1 (de) 2010-11-08 2011-10-27 Verfahren zum anpassen der signalübertragung zwischen zwei elektronischen geräten sowie anordnung mit einem computersystem und einem peripheriegerät

Publications (2)

Publication Number Publication Date
JP2014500652A true JP2014500652A (ja) 2014-01-09
JP5833132B2 JP5833132B2 (ja) 2015-12-16

Family

ID=44903226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013537076A Active JP5833132B2 (ja) 2010-11-08 2011-10-27 2つの電子装置間の信号伝送のマッチング方法及びコンピュータシステムと周辺装置を有する装置

Country Status (5)

Country Link
US (1) US9436648B2 (ja)
EP (1) EP2638474B1 (ja)
JP (1) JP5833132B2 (ja)
DE (1) DE102010050719B4 (ja)
WO (1) WO2012062598A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9444580B2 (en) 2013-08-06 2016-09-13 OptCTS, Inc. Optimized data transfer utilizing optimized code table signaling
US10523490B2 (en) * 2013-08-06 2019-12-31 Agilepq, Inc. Authentication of a subscribed code table user utilizing optimized code table signaling
US9455799B2 (en) 2013-08-06 2016-09-27 OptCTS, Inc. Dynamic control of quality of service (QOS) using derived QOS measures
WO2016004185A1 (en) 2014-07-02 2016-01-07 OptCTS, Inc. Data recovery utilizing optimized code table signaling
JP2019518397A (ja) 2016-06-06 2019-06-27 アジャイルピーキュー, インコーポレイテッド データ変換システムおよび方法
CN112910605B (zh) * 2021-02-18 2023-03-24 联想(北京)有限公司 信号调整方法、装置和电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140565A (ja) * 2002-10-17 2004-05-13 Matsushita Electric Ind Co Ltd 平衡伝送装置
JP2005311412A (ja) * 2004-04-16 2005-11-04 Matsushita Electric Ind Co Ltd 線路状態検出装置、並びに平衡伝送システムの送信装置及び受信装置
JP2005311411A (ja) * 2004-04-16 2005-11-04 Matsushita Electric Ind Co Ltd 線路状態検出装置、並びに平衡伝送システムの送信装置及び受信装置
JP2008235993A (ja) * 2007-03-16 2008-10-02 Sharp Corp モデム装置
US7453896B1 (en) * 2003-11-19 2008-11-18 Zarlink Semiconductor Method and apparatus for longitudinal balance calibration
WO2009031404A1 (ja) * 2007-09-04 2009-03-12 Advantest Corporation 伝送回路、送信器、受信器、および、試験装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8139759B2 (en) * 2004-04-16 2012-03-20 Panasonic Corporation Line state detecting apparatus and transmitting apparatus and receiving apparatus of balanced transmission system
JP4554262B2 (ja) * 2004-04-16 2010-09-29 パナソニック株式会社 平衡伝送装置
JP4602073B2 (ja) * 2004-12-28 2010-12-22 パナソニック株式会社 通信装置、及び通信方法
US7230449B2 (en) 2005-02-11 2007-06-12 International Business Machines Corporation Data receiver with a programmable reference voltage to optimize timing jitter
US7650526B2 (en) * 2005-12-09 2010-01-19 Rambus Inc. Transmitter with skew reduction
WO2008138926A1 (en) * 2007-05-14 2008-11-20 Texas Instruments Deutschland Gmbh Single-ended and matched complementary output driver with configurable driver strength, slew rate and propagation delay times
US8917783B2 (en) * 2008-12-03 2014-12-23 Rambus Inc. Resonance mitigation for high-speed signaling

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140565A (ja) * 2002-10-17 2004-05-13 Matsushita Electric Ind Co Ltd 平衡伝送装置
US20040131123A1 (en) * 2002-10-17 2004-07-08 Masahiro Maki Balanced transmission apparatus
US7453896B1 (en) * 2003-11-19 2008-11-18 Zarlink Semiconductor Method and apparatus for longitudinal balance calibration
JP2005311412A (ja) * 2004-04-16 2005-11-04 Matsushita Electric Ind Co Ltd 線路状態検出装置、並びに平衡伝送システムの送信装置及び受信装置
JP2005311411A (ja) * 2004-04-16 2005-11-04 Matsushita Electric Ind Co Ltd 線路状態検出装置、並びに平衡伝送システムの送信装置及び受信装置
JP2008235993A (ja) * 2007-03-16 2008-10-02 Sharp Corp モデム装置
WO2009031404A1 (ja) * 2007-09-04 2009-03-12 Advantest Corporation 伝送回路、送信器、受信器、および、試験装置
US20100208780A1 (en) * 2007-09-04 2010-08-19 Advantest Corporation Transfer circuit, transmitter, receiver and test apparatus

Also Published As

Publication number Publication date
DE102010050719A1 (de) 2012-05-10
WO2012062598A1 (de) 2012-05-18
DE102010050719B4 (de) 2013-08-22
US9436648B2 (en) 2016-09-06
US20130282940A1 (en) 2013-10-24
EP2638474B1 (de) 2015-10-07
EP2638474A1 (de) 2013-09-18
JP5833132B2 (ja) 2015-12-16

Similar Documents

Publication Publication Date Title
JP5833132B2 (ja) 2つの電子装置間の信号伝送のマッチング方法及びコンピュータシステムと周辺装置を有する装置
US8422567B2 (en) Signal transmission apparatus and method
US7903746B2 (en) Calibrating parameters in a storage subsystem with wide ports
US7895366B2 (en) Information transmission device and information transmission method
US8922292B2 (en) Device and method for compensating impedance and gain of transmisson interface
US10002101B2 (en) Methods and apparatus for equalization of a high speed serial bus
US10469291B2 (en) System and method to optimize equalization coefficients in a high-speed serial interface
TWI564725B (zh) 適用於輸入輸出介面之傳輸電路及其訊號傳輸方法
US9231796B2 (en) Power aware equalization in a serial communications link
JP2011010244A (ja) 情報検出装置及び方法
US8331431B2 (en) Signal transmission apparatus and method of controlling the apparatus
US8331428B2 (en) Signal transmission apparatus and signal transmission control method
US7949489B2 (en) Detecting cable length in a storage subsystem with wide ports
WO2017193683A1 (zh) 一种信号增强板、信号增强方法以及系统
JP2013247437A (ja) 試験信号の受信装置、電子装置、信号受信方法
US11637587B2 (en) In situ common-mode noise measurement in high-speed data communication interfaces
US8150331B2 (en) Method for adapting the signal transmission between two electronic devices, as well as arrangement with a computer system and a peripheral device
US11831477B2 (en) Link training scheme for high-speed serializer/deserializer
US20090235130A1 (en) Test pattern customization of high speed sas networks in a manufacturing test system
US11894847B1 (en) Duty cycle distortion (DCD) sampling in a low-swing transmitter
JP2015156576A (ja) 機器制御装置、及び機器制御装置の制御方法
Morgan Modulation Used in Legacy & Premium Backplane Channels

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151028

R150 Certificate of patent or registration of utility model

Ref document number: 5833132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250