JP2015156576A - 機器制御装置、及び機器制御装置の制御方法 - Google Patents

Abstract

【課題】ケーブルの特性が変わってしまった場合でも、適切な値を設定する。【解決手段】シリアル・データとパラレル・データを相互変換する機能を備える通信回路を用いて付加装置と接続するケーブルの種類毎に定められたケーブル特性値を予め記録する第１の記録手段と、付加装置と行う通信を最適状態に設定する通信パラメータ値をケーブル特性値と対応付けて記録する第２の記録手段と、第１の記録手段にアクセスし、付加装置と接続するケーブルの種類に対応するケーブル特性値を所定のタイミングで取得する第１の取得手段と、取得されたケーブル特性値に対応する通信パラメータ値を第２の記録手段から取得する第２の取得手段と、第２の取得手段によって取得された通信パラメータ値を上記通信回路に設定し、当該通信回路を用いて付加装置と通信を行う通信手段と、を含む。【選択図】図１

Description

本発明は、機器制御装置、及び機器制御装置の制御方法に関する。

ＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）等のＳｅｒＤｅｓ（Serializer/Deserializerの略）通信において、ケーブル接続等で信号品質が劣化し、正常に通信ができないことがあった。この場合でも、エンファシスやイコライザ等の技術を適用することによって通信することも可能である。しかしながら、予めエンファシスやイコライザを設定してから通信する必要があるため、事前に接続対象が分かっている構成でないと適切な設定をすることができない。

まず、ＳｅｒＤｅｓ通信について簡単に説明する。ＳｅｒＤｅｓ通信とは、コンピュータのバス等においてシリアル、パラレルを相互変換する回路であり、特に高速インタフェースにおいて、パラレルインタフェース間をシリアル接続する際等に利用されるものである。

次に、エンファシスについて説明する。ＰＣＩ Ｅｘｐｒｅｓｓでは、ＳＡＴＡ（Serial Advanced Technology Attachment）と同様にホストからデバイス、デバイスからホストの個々の方向に専用の差動信号ペアが割り当てられる全二重通信になっている。伝送路による信号の減衰は、規格ＰＣＩ Ｅｘｐｒｅｓｓ１．１（Ｇｅｎ１）で最大１３．２ｄＢ見込まれている。

伝送路における減衰の要因としては、導通損失がある。線路の抵抗によって減衰するものであるが、信号が高速になると、導体の表面に偏って流れるようになる。これを表皮効果というが、このため高い周波数の信号ほど減衰量が大きくなる。

もう１つの要因として絶縁体の誘電損失がある。この誘電損失も周波数が高くなるにつれて大きくなる。特にプリント基板に用いられるガラス基板（ＦＲ４）の誘電損失は大きくなるので、一般的なマザーボードのパターン設計を考えると、損失を予め考慮するように考えられている。ここで、周波数が高くなるにつれて減衰が大きくなると信号はどのような影響を受けるかについて説明する。

図１３は、規格ＰＣＩ Ｅｘｐｒｅｓｓ ２．０（Ｇｅｎ２）と同等の５Ｇｂｐｓの信号で起きるＩＳＩ（Inter Symbol Interference：符号間干渉）を示している。図１３の左上には、送信器から送られる理想的な信号波形を示している。その下の波形は丸くなっており、短い幅の信号振幅が小さくなっているのが分かる。これが伝送線によって減衰した波形である。

上記説明したように、表皮効果や誘電損失により高周波の信号ほど損失が大きくなるため、ローパスフィルタを通したような波形になっている。この信号を基に描いたアイパターンが図１３の右に示されているが、アイパターンの線が複数に分かれているのが分かる。そして、クロスポイントは１６個あるように見える。こうした現象をＩＳＩ（符号間干渉）と呼ぶ。周波数に依存する減衰が発生すると、ＩＳＩが起こるが、ＰＣＩ ＥｘｐｒｅｓｓではこのＩＳＩが起きることは織り込み済みである。

このように、ＰＣＩ Ｅｘｐｒｅｓｓでは、ＩＳＩが伝送線によって起きることは織り込み済みなのであるが、このＩＳＩを補正する手法としてディエンファシスという手法が採用されている。図１３の波形を見ると、短い幅の信号の振幅が小さくなっているだけでなく、幅の広い信号でも肩の部分が落ちているのが分かる。このように受信側で振幅が落ちる部分とその量が予め分かっていれば、信号を送る際に事前に強調しておくことで補正することができる。

この手法をプリエンファシスと呼ぶ。プリとは予め、エンファシスとは強調するという意味でこの名前がある。しかし、これは信号の高周波成分を増幅することなのでＥＭＣ（Electro Magnetic Compatibility：電磁両立性）では不利になる。そこで、ディエンファシスでは、受信側で振幅が落ちる部分は操作せず、振幅が落ちない部分を、逆に予め振幅を落として送信する操作をする。

受信側でＩＳＩの効果を補正するという意味ではプリエンファシスもディエンファシスも同じである。図１４にディエンファシスの効果を示す。図１４の左上の信号がディエンファシスを掛けた信号、その下は受信側の信号、振幅差が改善されていることが分かる。図１４右のアイパターンもきれいになっている。

規格ＰＣＩ Ｅｘｐｒｅｓｓ１．１（Ｇｅｎ１）では、ディエンファシスは３．５ｄＢと規定されているが、規格ＰＣＩ Ｅｘｐｒｅｓｓ ２．０（Ｇｅｎ２）では５Ｇｂｐｓと高速化しているので、３．５ｄＢ以外に６ｄＢという規定が追加され、さらに大きな減衰にも対応できるようになっている。

ディエンファシスを掛けると、伝送線でＩＳＩが起きても受信側の信号の歪みを改善することができるが、送信器側では、逆にＩＳＩが発生するため、通常のアイパターンは図１５のようになってしまい正しく評価することができない。

正しく評価するためには、２つの振幅の規格に対応する信号を分離して評価しなければならない。ディエンファシスを掛けると、立ち上がりエッジ又は立ち下がりエッジ直後の１ビットの振幅は大きく、それ以外のビットの振幅は減衰されている。

エッジ直近のビットをトランジション・ビット、それ以外の減衰されたビットをディエンファシス・ビットと呼び、アイパターンを描く際にソフトウェアで区別して２つのアイパターンを描く。図１６には、左側にトランジション・ビット、右側にディエンファシス・ビットのＥｙｅ波形が描かれている。よく見ると描かれたマスクの大きさが違うことが分かる。規格では送信側のマスクがトランジション・ビットとディエンファシス・ビットとで別々に規定されている。

規格ＰＣＩ Ｅｘｐｒｅｓｓ ２．０（Ｇｅｎ２）ではディエンファシスが３．５ｄＢと６ｄＢとの２種類が規定されているのと、クロストークを勘案してより多くのマスクが規定されている。ここでは、６ｄＢのディエンファシスを掛け、クロストークがない場合のトランジション・ビットとディエンファシス・ビットのマスクを各々のアイパターンに適用している。

次に、イコライザについて説明する。イコライザは、受信（レシーバ／デシリアライザ）側で実行する手法もある。実行する場所がプリエンファシスやディエンファシスと異なるものの、基本的な考え方に大きな違いはないといわれている。伝送路のローパスフィルタ特性によって失われてしまう周波数成分を、受信側で持ち上げる（ブーストする）ことで補償する。

例えば、あるケーブルでＬＶＤＳ（Low Voltage Differential Signaling）信号を１０ｍ伝送すると、１．５６ＧＨｚの周波数成分が約１８ｄＢも（約１／８に）減衰してしまう（図１７）。そこで、この周波数成分を受信側で補うこととしている。イコライザを適用する以前はアイパターンがまったく開いていなかったが（図１８（ａ））、イコライザを適用することによりアイパターンを完全に開かせることが可能になる（図１８（ｂ））。

イコライザとは、受信（レシーバ／デシリアライザ）側で実行するシグナル・コンディショニング手法である。伝送路（ケーブル）で減衰した周波数成分を持ち上げる。上記の例では、１０ｍ伝送することで１．５６ＧＨｚの成分が約１８ｄＢ減衰する。そこで、受信側で１．５６ＧＨｚの成分を１８ｄＢ持ち上げることで補償している。

１０ｍのケーブル（ＰＣＩ Ｅｘｐｒｅｓｓ）で、２．５ＧｂｐｓのＰＲＢＳ（Pseudo Random Bit Stream）−７パターンの信号を伝送する場合、イコライザなしではアイパターンが完全につぶれてしまうが、イコライザをかけることで、アイパターンが大きく開くことになる。

特許文献１には、対抗機器によって設定値を変えることで通信品質を確保することを目的として、対抗機器と別のＩ／Ｆ（Interface）を用いて事前に通信して設定値を判断することで、適切な値を設定する機器制御装置が開示されている。また、特許文献２には、実際に波形を出力して、相手側でＯＫ／ＮＧを判断することで適切な設定値に調整する調整自動化システムが記載されている。

しかしながら、今までの方法では、ケーブル自体の特性が変わってしまった場合に適切な設定値が分からないという問題があった。また、特許文献１に記載された機器制御装置は、対抗機器によって適切な値を設定しているが、ケーブル自体の特性が変わってしまった場合、適切な設定値が分からないという問題は依然として解消されていない。さらに、特許文献２に記載された調整自動化システムの場合には、対抗機器に特別な仕組みが必要であるという課題がある。

そこで、本発明は、上記従来技術の問題点に鑑みてなされたものであって、ケーブル側に工夫を施すことにより、ケーブルの特性が変わってしまった場合でも、適切な値を設定することが可能な機器制御装置を提供することを目的とする。

上記課題を解決するため、本発明における機器制御装置は、シリアル・データとパラレル・データを相互変換する機能を備える通信回路を用いて付加装置と接続するケーブルの種類毎に定められたケーブル特性値を予め記録する第１の記録手段と、前記付加装置と行う通信を最適状態に設定する通信パラメータ値を前記ケーブル特性値と対応付けて記録する第２の記録手段と、前記第１の記録手段にアクセスし、前記付加装置と接続するケーブルの種類に対応するケーブル特性値を所定のタイミングで取得する第１の取得手段と、前記取得されたケーブル特性値に対応する通信パラメータ値を前記第２の記録手段から取得する第２の取得手段と、前記第２の取得手段によって取得された通信パラメータ値を前記通信回路に設定し、前記通信回路を用いて前記付加装置と通信を行う通信手段と、を含むことを特徴とする。

本発明によれば、ケーブルの特性が変わってしまった場合でも、適切な値を設定することが可能な機器制御装置を得ることができる。

本実施形態に係る機器制御装置においてケーブル上のプリント配線基板にＲＯＭを実装した構成について説明する概略ブロック図である。 本実施形態に係る機器制御装置におけるケーブル特性とそれに対応する設定値との関係から得られる通信状態を示す図である。 本実施形態に係る機器制御装置において、ＡＳＩＣの所定の設定値におけるシミュレーションデータを示す図である。 本実施形態に係る機器制御装置において、ＡＳＩＣの所定の設定値におけるシミュレーションデータであって図３に示したＩ／Ｆとは異なるＩ／Ｆを用いたシミュレーションデータを示す図である。 本実施形態に係る機器制御装置において、ケーブル特性とそれに対応する設定値との関係から得られる通信状態を取得するときの動作について説明するフロー図である。 本実施形態に係る機器制御装置においてケーブル上のプリント配線基板に抵抗を実装した構成について説明する概略ブロック図である。 本実施形態に係る機器制御装置においてケーブル上のプリント配線基板の双方にＲＯＭを実装した構成について説明する概略ブロック図である。 本実施形態に係る機器制御装置においてケーブル上のプリント配線基板に複合機とオプション機との双方からアクセス可能なＲＯＭを実装した構成について説明する概略ブロック図である。 本実施形態に係る機器制御装置において複合機のプリント配線基板上にプルアップ抵抗を実装し、ケーブル上のプリント配線基板にプルダウン抵抗を切り替え可能に実装した構成について説明する概略ブロック図である。 本実施形態に係る機器制御装置において複合機とオプション機とを接続するケーブルの外観について説明する斜視図である。 本実施形態に係る機器制御装置におけるケーブル特性とそれに対応する設定値との関係から得られる最速な通信速度を示す図である。 本実施形態に係る機器制御装置においてケーブル上のプリント配線基板に抵抗を実装し、信号部分を直接接続した構成について説明する概略ブロック図である。 ＰＣＩ ＥｘｐｒｅｓｓにおけるＩＳＩ（符号間干渉）について説明する図である。 ディエンファシスの効果について説明する概略ブロック図である。 ６ｄｂのディエンファシスが掛かった規格ＰＣＩ Ｅｘｐｒｅｓｓ ２．０（Ｇｅｎ２）のアイパターンについて説明する図である。 規格ＰＣＩ Ｅｘｐｒｅｓｓ ２．０（Ｇｅｎ２）のアイパターンについて説明するＥｙｅ波形である。 あるケーブルでＬＶＤＳ信号を１０ｍ伝送したとき１．５６ＧＨｚの周波数成分が約１８ｄＢ減衰することを示す図である。 ２．５Ｇｂｐｓ、１０ｍのＰＣＩ Ｅｘｐｒｅｓｓ用ケーブルにＰＲＢＳ−７パターンを伝送したときの（ａ）イコライザなし、（ｂ）イコライザを適用した場合のＥｙｅ波形である。 従来の複合機とオプション機器とが同一プリント配線基板上でケーブル接続されている状態を示す概略構成図である。 従来の複合機とオプション機器とが異なるプリント配線基板で５０ｃｍのケーブル接続されている状態を示す概略構成図である。 従来の複合機とオプション機器とが異なるプリント配線基板で１ｍのケーブル接続されている状態を示す概略構成図である。 複合機とオプション機とを接続するときに用いられるケーブルの一例を示す外観図である。

本発明は、シリアル・データとパラレル・データを相互変換する機能を備える通信回路モジュールのひとつであるＳｅｒＤｅｓのケーブル接続での通信に関するものである。すなわち、ケーブルに予め記録されているケーブルの特性情報を読み取ることにより、適切な設定値を判断して設定することとしている。このため、ケーブルが交換されても適切な値を設定可能であることが特徴となっている。

一般的に、プリント配線基板（ＰＣＢ：Printed Circuit Board）のサイズは、コスト観点から極力小さく設計される。したがって、伝送経路は短くなるが、ケーブル長は接続対象によって長さの差が大きくなる。また、使用する材質等でも損失が大きく異なるため、ケーブルの特性が支配的だという点に主眼を置いている。

以下、本発明を実施するための形態について図面を参照して詳細に説明する。なお、各図中、同一又は相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化乃至省略する。

まず、従来の複合機と付加装置であるオプション機器とが同一プリント配線基板上でケーブル接続されている状態、異なるプリント配線基板で５０ｃｍのケーブル接続されている状態、及び１ｍのケーブル接続されている状態について説明する。図１９は、従来の複合機とオプション機器とが同一プリント配線基板上でケーブル接続されている状態を示す概略構成図である。図２０は、従来の複合機とオプション機器とが異なるプリント配線基板で５０ｃｍのケーブル接続されている状態を示す概略構成図である。図２１は、従来の複合機とオプション機器とが異なるプリント配線基板で１ｍのケーブル接続されている状態を示す概略構成図である。

図１９に示すように、複合機とオプション機とがケーブル接続されている状態において、同一プリント配線基板（ＰＣＢ）上に設定されていると、配線経路によって波形が異なる。しかし、同一プリント配線基板での接続であれば正常に通信を行うことができる。一方、図２０、又は図２１に示すように、複合機とオプション機器とが、５０ｃｎ又は１ｍのケーブルで接続されると、波形の減衰が大きく、正常に通信できない等の可能性がある。

このため、送信側の波形をプリエンファシス又はディエンファシスしたり、受信側のイコライザを調整したりする必要がある。なお、図１９に示すように、複合機とオプション機とが同一プリント配線基板上に設定されている場合や、異なるプリント配線基板同士で対抗することが予め決まっている場合には、設計時に定めた値を設定すれば良い。ただし、オプション機の接続がユーザによって行われる場合等には、如何なる長さのケーブルで接続されるか分からないため、設計時に値を設定することができない。

ここで、複合機とオプション機とを接続するときに用いられるケーブルについて説明する。図２２は、複合機とオプション機とを接続するときに用いられるケーブルの一例を示す外観図である。

次に、本実施形態に係る機器制御装置においてケーブル上のプリント配線基板にＲＯＭを実装した構成について説明する。図１は、本実施形態に係る機器制御装置においてケーブル上のプリント配線基板にＲＯＭを実装した構成について説明する概略ブロック図である。

図１において、複合機１００のプリント配線基板１０１に第１の取得手段及び第２の取得手段の一例であるＣＰＵ（Central Processing Unit）１０２が実装されている。また、付加装置であるオプション機３００のプリント配線基板３０１にＣＰＵ３０２が実装されている。そして、ＣＰＵ１０２とＣＰＵ３０２とは、ケーブル２００によって接続されている。ケーブル２００は、ケーブル上のプリント配線基板２０１を介して複合機１００に接続されている。また、ケーブル２００は、ケーブル上のプリント配線基板２０２を介してオプション機３００に接続されている。

ＣＰＵ１０２とＣＰＵ３０２との間には、ＳｅｒＤｅｓ通信回路の一例であり、通信手段たるＰＣＩ Ｅｘｐｒｅｓｓ１０３の信号が接続されている。また、ケーブル２００上のプリント配線基板２０１には第１の記録手段の一例であるＲＯＭ（Read Only Memory）２０３が実装されている。このＲＯＭ２０３は、ＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）等であっても良い。ＳＭＣＬＫ１０４の信号とＳＭＤＡＴＡ１０５の信号は、ＲＯＭ２０３を介してＣＰＵ１０２とＣＰＵ３０２との間に接続されている。

そして、ＲＯＭ２０３の中には、予めケーブル２００の種類毎に特性データが記録されている。例えば、ＰＣＩ Ｅｘｐｒｅｓｓ１０３を用いた接続の場合、ＳＭＣＬＫ１０４とＳＭＤＡＴＡ１０５の信号線を用いて、複合機１００側のＣＰＵ１０２が、Ｉ２Ｃバス等の制御線を用いてＲＯＭ２０３に接続する。そして、ＲＯＭ２０３に記録されている特性データを取得する。

次に、本実施形態に係る機器制御装置におけるケーブル特性とそれに対応する設定値との関係から得られる通信状態について説明する。図２は、本実施形態に係る機器制御装置におけるケーブル特性とそれに対応する設定値との関係から得られる通信状態を示す図である。

図２において、ケーブル特性と設定値との関係から得られる通信状態が×の場合は、通信不可であることを示しており、△の場合は、通信ができない可能性があることを示している。また、○の場合は、通信可能であることを示し、◎の場合は、通信が最適であることを示している。図２では、ケーブル特性の値が大きくなるほど、通信が最適となる設定値が大きくなる傾向にある。

複合機１００において複数のディエンファシスの設定ができる場合に、ケーブル特性に対する通信品質を事前に波形シミュレーションを用いて算出しておく。複数のディエンファシスの設定は、ＰＣＩ Ｅｘｐｒｅｓｓの規格上、０（ＯＦＦ）、３．５ｄＢ、６．０ｄＢに設定できる。ケーブル特性は１〜１２の値を取り、数字が大きい方がロスも大きくなる。

通信品質を事前に波形シミュレーションを用いて算出し、その結果から適切な設定値を決定する。これにより、図２に示すようにケーブル特性から、適切な設定値を算出することができる。なお、発明者が鋭意開発中であるＡＳＩＣ（Application Specific Integrated Circuit）のシミュレーションデータを図３に示す。図３は、本実施形態に係る機器制御装置において、ＡＳＩＣの所定の設定値におけるシミュレーションデータを示す図である。これによると、設定値３．５ｄＢの方が６．０ｄＢよりマージンが多いことが分かる。この構成の場合は３．５ｄＢを適切な設定値とする。

また、図３と同じＡＳＩＣに４つのＰＣＩ Ｅｘｐｒｅｓｓのポートが存在するが図３に示したＩ／Ｆとは異なるＩ／Ｆを用いたシミュレーションデータを図４に示す。図４は、本実施形態に係る機器制御装置において、ＡＳＩＣの所定の設定値におけるシミュレーションデータであって図３に示したＩ／Ｆとは異なるＩ／Ｆを用いたシミュレーションデータを示す図である。図４の場合、設定値が６．０ｄＢの方が僅かではあるがマージンが大きいことが分かる。この構成の場合は６ｄＢを適切な設定値とする。

このように、複合機１００の接続先、すなわち、本実施形態におけるケーブル２００の長さによって、同一ＣＰＵ１０２からの出力であっても適切な設定値が異なる。したがって、これらの情報に基づいて図２を作成することとする。

そして、図２に示すケーブル特性を外部接続のＲＯＭ２０３に記録し、オプション機３００との通信を最適状態に設定する通信パラメータ値の一例である設定値を、第２の記録手段又は記録手段の一例であるＣＰＵ１０２の内部ＲＯＭ等に記録しておく。すなわち、ＣＰＵ１０２の内部ＲＯＭ等には、オプション機３００との通信を最適状態に設定する通信パラメータ値の一例である設定値が、ケーブルの特性データと対応付けて記録されている。ＣＰＵ１０２がケーブルの特性データを取得すると、当該特性データと対応する通信パラメータ値を設定することにより、正常な通信を行うことができる。

ここで、本実施形態に係る機器制御装置において、ケーブル特性とそれに対応する設定値との関係から得られる通信状態を取得するときの動作について説明する。図５は、本実施形態に係る機器制御装置において、ケーブル特性とそれに対応する設定値との関係から得られる通信状態を取得するときの動作について説明するフロー図である。

図５において、複合機１００及びオプション機３００の電源投入時等の所定のタイミングでＰＣＩ Ｅｘｐｒｅｓｓ１０３の初期化フローが開始すると、ＣＰＵ１０２は、ケーブル２００のケーブル特性を取得する。そして、ステップ（以下、Ｓという。）５０１の処理において、ＣＰＵ１０２は、ＰＣＩ Ｅｘｐｒｅｓｓ１０３のケーブル上のプリント配線基板２０１に実装されているＲＯＭ２０３に記録されているデータを読み込む。Ｓ５０２の処理において、ＣＰＵ１０２は、ＲＯＭ２０３に記録されているデータに基づいて、ケーブル２００のケーブル特性におけるＰＣＩ Ｅｘｐｒｅｓｓ１０３の適切な通信パラメータ値を内部ＲＯＭから取得し決定する。Ｓ５０３の処理において、ＣＰＵ１０２は、ＰＣＩ Ｅｘｐｒｅｓｓ１０３に対して適切な通信パラメータ値の設定を行い通信を行う。

次に、本実施形態に係る機器制御装置においてケーブル上のプリント配線基板にプルダウン抵抗を実装した構成について説明する。図６は、本実施形態に係る機器制御装置においてケーブル上のプリント配線基板に抵抗を実装した構成について説明する概略ブロック図である。

図６では、ケーブル上のプリント配線基板２０１に、設定手段の一例である２つの抵抗器からなる抵抗アレイ２０４を実装し、抵抗アレイ２０４を構成する任意の抵抗器を用いた２ビットの情報量を用いてケーブル２００のケーブル特性を検知することとしている。なお、図６ではプルダウン構成としているが、プルアップ構成としても良い。例えば、抵抗アレイ２０４が何れもプルダウンされているときは、設定値が３．５ｄＢのディエンファシス設定とし、一方の抵抗がプルダウンされているときは、６．０ｄＢのエンファシス設定としても良い。

次に、本実施形態に係る機器制御装置においてケーブル上のプリント配線基板に、複合機とオプション機との双方からアクセス可能なＲＯＭを実装した構成について説明する。図７は、本実施形態に係る機器制御装置においてケーブル上のプリント配線基板の双方にＲＯＭを実装した構成について説明する概略ブロック図である。図８は、本実施形態に係る機器制御装置においてケーブル上のプリント配線基板に複合機とオプション機との双方からアクセス可能なＲＯＭを実装した構成について説明する概略ブロック図である。

図７では、ケーブル上のプリント配線基板２０１に複合機１００からアクセス可能なＲＯＭ２０３を実装している。また、ケーブル上のプリント配線基板２０２にオプション機３００からアクセス可能な第３の記録手段の一例であるＲＯＭ２０５を実装している。図８では、ケーブル上のプリント配線基板２０１に、複合機１００とオプション機３００との双方からアクセス可能なＲＯＭ２０３を実装している。

図７又は図８の構成を採用することにより、送信側（複合機１００）及び受信側（オプション機３００）の設定を合わせてトータルで最適な通信を行うための設定値を得ることができる。例えば、対向機（オプション機３００）もケーブル特性値を取得することにより、信号レベルを増減するエンファシスとイコライザとを含めて最適な通信を行うための設定値を得ることが可能となる。

次に、本実施形態に係る機器制御装置において複合機のプリント配線基板上にプルアップ抵抗を実装し、ケーブル上のプリント配線基板にプルダウン抵抗を切り替え可能に実装した構成について説明する。図９は、本実施形態に係る機器制御装置において複合機のプリント配線基板上にプルアップ抵抗を実装し、ケーブル上のプリント配線基板にプルダウン抵抗を切り替え可能に実装した構成について説明する概略ブロック図である。

図９では、複合機１００のプリント配線基板１０１上にプルアップ抵抗アレイ２０６を実装し、ケーブル上のプリント配線基板２０１にディップスイッチ等のスイッチ回路２０７を実装している。ディップスイッチ等によるスイッチ回路２０７をケーブル上のプリント配線基板２０１上に搭載し、オンオフすることにより、プリント配線基板上の配線経路は同一であってもケーブル２００の長さを変えることができる。

また、図１０に示すように、ケーブル２１０と、複合機１００のプリント配線基板１０１及びオプション機３００のプリント配線基板３０１とを取り外し可能に構成する。図１０は、本実施形態に係る機器制御装置において複合機とオプション機とを接続するケーブルの外観について説明する斜視図である。このケーブル２１０を採用することにより、如何なる長さのケーブルを取り付けた場合であっても、ディップスイッチを操作することにより、ケーブル特性応じた高品質な状態で通信を行うことができる。

次に、本実施形態に係る機器制御装置におけるケーブル特性とそれに対応する設定値との関係から得られる最速な通信速度について説明する。図１１は、本実施形態に係る機器制御装置におけるケーブル特性とそれに対応する設定値との関係から得られる最速な通信速度を示す図である。

図１１において、ケーブル特性と設定値との関係から得られる通信状態が×の場合は、通信不可であることを示している。図１１では、ケーブル特性の値が大きくなるほど、最速な通信速度を得ることができる設定値が大きくなる傾向にある。

図１１に示すように、ケーブル特性と設定値とに基づいて、通信可能で最速な速度を決定することができる。これにより、ケーブル特性が良い、本実施形態ではケーブル特性の数値が低い場合には、より高速な通信速度を用いた通信を行うことが可能となる。

次に、本実施形態に係る機器制御装置においてケーブル上のプリント配線基板に抵抗を実装し、信号部分を直接接続した構成について説明する。図１２は、本実施形態に係る機器制御装置においてケーブル上のプリント配線基板に抵抗を実装し、信号部分を直接接続した構成について説明する概略ブロック図である。

図１２では、ＰＣＩ Ｅｘｐｒｅｓｓ信号等の信号部分について、ケーブル上のプリント配線基板２０１、２０２を通さず、ケーブル２２０を用いて複合機１００とオプション機３００とを直接対向させて接続している。その他の信号は、ケーブル上のプリント配線基板２０１、２０２を通して接続している。そして、ケーブル上のプリント配線基板２０１には抵抗アレイ２０４を実装し、この抵抗アレイ２０４を用いた２ビットの情報量を用いてケーブル２２０のケーブル特性を検知することとしている。これは、図６で説明した実施形態と同一である。これにより、ケーブル２２０を通る信号は、インピーダンスギャップや伝搬ロスが小さくなり、信号品質の劣化を抑えることができる。

このように、本発明によれば、ケーブルの特性が変わってしまった場合でも、適切な値を設定することが可能な機器制御装置を得ることができるのである。

なお、図５に示した本実施形態に係る機器制御装置を構成する各機能ブロックの各動作は、コンピュータ上のプログラムに実行させることもできる。すなわち、複合機１００のＣＰＵ１０２が、内部ＲＯＭや外部接続のＲＯＭ２０３等にそれぞれ格納されたプログラムをロードする。そして、プログラムの各処理ステップが順次実行されることによって実現される。

本発明によれば、ケーブルの特性情報をケーブル内のＲＯＭに記録しておき、ケーブル特性情報を機器が読み取り、ケーブル特性に対応する最適な値を設定する。これにより、ケーブルを交換しても適切な値を設定することが可能な機器制御装置、及び機器制御装置の制御方法が得られる。

以上、本発明の好適な実施形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範囲な趣旨及び範囲から逸脱することなく、これら具体例に様々な修正及び変更が可能である。

１００ 複合機
１０１、３０１ プリント配線基板
１０２、３０２ ＣＰＵ
１０３ ＰＣＩ Ｅｘｐｒｅｓｓ
１０４ ＳＭＣＬＫ
１０５ ＳＭＤＡＴＡ
２００、２１０、２２０ ケーブル
２０１、２０２ ケーブル上のプリント配線基板
２０３、２０５ ＲＯＭ
２０４ 抵抗アレイ
２０６ プルアップ抵抗アレイ
２０７ スイッチ回路
３００ オプション機

特開２００６−２３８３１７号公報 特開２０１１−１６６５７９号公報

Claims (9)

1. シリアル・データとパラレル・データを相互変換する機能を備える通信回路を用いて付加装置と接続するケーブルの種類毎に定められたケーブル特性値を予め記録する第１の記録手段と、
   前記付加装置と行う通信を最適状態に設定する通信パラメータ値を前記ケーブル特性値と対応付けて記録する第２の記録手段と、
   前記第１の記録手段にアクセスし、前記付加装置と接続するケーブルの種類に対応するケーブル特性値を所定のタイミングで取得する第１の取得手段と、
   前記取得されたケーブル特性値に対応する通信パラメータ値を前記第２の記録手段から取得する第２の取得手段と、
   前記第２の取得手段によって取得された通信パラメータ値を前記通信回路に設定し、前記通信回路を用いて前記付加装置と通信を行う通信手段と、
   を含むことを特徴とする機器制御装置。
2. 前記第１の記録手段は前記付加装置と接続するケーブル上に設けられていることを特徴とする請求項１に記載の機器制御装置。
3. 前記付加装置からアクセス可能な第３の記録手段を含み、前記第３の記録手段は、前記付加装置と前記通信回路を用いて接続するケーブルの種類毎に定められたケーブル特性値を予め記録することを特徴とする請求項１又は２に記載の機器制御装置。
4. 前記第１の記録手段は、前記付加装置からもアクセス可能であることを特徴とする請求項１又は２に記載の機器制御装置。
5. シリアル・データとパラレル・データを相互変換する機能を備える通信回路を用いて付加装置と接続するケーブルの種類毎に定められたケーブル特性値を設定する設定手段と、
   前記付加装置と行う通信を最適状態に設定する通信パラメータ値を前記ケーブル特性値と対応付けて記録する記録手段と、
   前記設定手段によって設定されたケーブル特性値を所定のタイミングで取得する第１の取得手段と、
   前記取得されたケーブル特性値に対応する通信パラメータ値を前記記録手段から取得する第２の取得手段と、
   前記第２の取得手段によって取得された通信パラメータ値を前記通信回路に設定し、前記通信回路を用いて前記付加装置と通信を行う通信手段と、
   を含むことを特徴とする機器制御装置。
6. 前記設定手段は、抵抗アレイと、前記抵抗アレイを構成する任意の抵抗器をオンオフするスイッチ回路とから構成されていることを特徴とする請求項５に記載の機器制御装置。
7. 前記通信パラメータ値は、前記付加装置と通信を行う信号レベルであることを特徴とする請求項１から６の何れか１項に記載の機器制御装置。
8. 前記通信パラメータ値は、前記付加装置と通信を行う通信速度であることを特徴とする請求項１から６の何れか１項に記載の機器制御装置。
9. シリアル・データとパラレル・データを相互変換する機能を備える通信回路を用いて付加装置と接続するケーブルの種類毎に定められたケーブル特性値を予め記録する第１の記録手段と、前記付加装置と行う通信を最適状態に設定する通信パラメータ値を前記ケーブル特性値と対応付けて記録する第２の記録手段と、を含む機器制御装置の制御方法であって、
   前記第１の記録手段にアクセスし、前記付加装置と接続するケーブルの種類に対応するケーブル特性値を所定のタイミングで取得する工程と、
   前記取得されたケーブル特性値に対応する通信パラメータ値を前記第２の記録手段から取得する工程と、
   前記第２の記録手段から取得する工程によって取得された通信パラメータ値を前記通信回路に設定し、前記通信回路を用いて前記付加装置と通信を行う工程と、
   を含むことを特徴とする制御方法。

Images