JP5356985B2 - 半導体集積回路およびその調整方法 - Google Patents
半導体集積回路およびその調整方法 Download PDFInfo
- Publication number
- JP5356985B2 JP5356985B2 JP2009267800A JP2009267800A JP5356985B2 JP 5356985 B2 JP5356985 B2 JP 5356985B2 JP 2009267800 A JP2009267800 A JP 2009267800A JP 2009267800 A JP2009267800 A JP 2009267800A JP 5356985 B2 JP5356985 B2 JP 5356985B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- pair
- output
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
SR=V/t=Z・I/t
で表される。
したがって、上式をT1について解くと、
T1=−Ca(R1a+R2a)・loge(1+V/V0)
となる。
T1=−Ca(R1a+R2a)・loge(1+V/V0)
=−Ca(R1a+R2a)×(−2.3)
となり、Ca=1pFとした場合、上式は、
4×10−9=(1×10−12)(R1a+R2a)×2.3
となり、
R1a+R2a=(4×10−9)/{(1×10−12)×2.3}=1739Ω
となる。
したがって、上式をT2について解くと、
T2=−Ca・R1a・loge(V/V0)
となる。
4×10−9=(1×10−12)・R1a×2.3
となり、
R1a=(4×10−9)/{(1×10−12)×2.3}=1739Ω
となる。
2 差動出力駆動回路
3a,3b 出力端子
4 転送線路
4a,4b 信号線
Ca,Cb 出力容量
R1a,R1b 第1の抵抗
R2a,R2b 第2の抵抗
Aa,Ab 抵抗値調整回路
Claims (2)
- 一対の信号線に差動の信号を出力する差動出力駆動回路と、
前記一対の信号線にそれぞれ設けられ、抵抗値が調整可能であり、前記信号線に直列に介在される第1の抵抗および前記差動出力駆動回路を介さずに前記信号線を電源電位にプルアップする第2の抵抗と、
前記第1および第2の抵抗の抵抗値の設定を受付ける受付け部と、
前記一対の信号線のそれぞれとGNDとの間に設けられる出力容量と
を含み、
前記受付け部は、前記出力容量の放電時に形成される前記第1の抵抗と前記出力容量との直列回路による時定数が、予め定められる立ち下がり時間となるような抵抗値に前記第1の抵抗を調整し、前記出力容量の充電時に形成される前記第2および第1の抵抗と前記出力容量との直列回路による時定数が、予め定められる立ち上がり時間となるような抵抗値に前記第1および第2の抵抗を調整する調整回路であることを特徴とする半導体集積回路。 - 差動出力駆動回路を備え、その差動出力駆動回路から一対の信号線に差動の信号を出力するようにした半導体集積回路の調整方法において、
前記一対の信号線のそれぞれとGNDとの間に出力容量を接続する工程と、
前記一対の信号線のそれぞれに直列に第1の抵抗を介在する工程と、
前記一対の信号線のそれぞれを、前記差動出力駆動回路を介さずに電源電位にプルアップする第2の抵抗を接続する工程と、
前記出力容量の放電時に形成される前記第1の抵抗と前記出力容量との直列回路による時定数が、予め定められる立ち下がり時間となるような抵抗値に前記第1の抵抗を調整する工程と、
前記出力容量の充電時に形成される前記第2および第1の抵抗と前記出力容量との直列回路による時定数が、予め定められる立ち上がり時間となるような前記第1および第2の抵抗の抵抗値の加算値の範囲で、かつ前記第1の抵抗の抵抗値を減算した抵抗値に前記第2の抵抗を調整する工程とを含むことを特徴とする半導体集積回路の調整方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009267800A JP5356985B2 (ja) | 2009-11-25 | 2009-11-25 | 半導体集積回路およびその調整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009267800A JP5356985B2 (ja) | 2009-11-25 | 2009-11-25 | 半導体集積回路およびその調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011114488A JP2011114488A (ja) | 2011-06-09 |
JP5356985B2 true JP5356985B2 (ja) | 2013-12-04 |
Family
ID=44236518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009267800A Expired - Fee Related JP5356985B2 (ja) | 2009-11-25 | 2009-11-25 | 半導体集積回路およびその調整方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5356985B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5421304B2 (ja) * | 2011-02-15 | 2014-02-19 | 株式会社日本自動車部品総合研究所 | 送信ドライバ回路 |
US20170256341A1 (en) * | 2014-09-09 | 2017-09-07 | Nec Corporation | Control circuit and control method |
JP7003653B2 (ja) * | 2017-12-27 | 2022-02-10 | トヨタ自動車株式会社 | 車両用動力伝達装置の制御装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03272167A (ja) * | 1990-03-22 | 1991-12-03 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH07106943A (ja) * | 1993-10-07 | 1995-04-21 | Nec Corp | 半導体集積回路装置 |
JPH11145800A (ja) * | 1997-11-10 | 1999-05-28 | Toshiba Corp | Cmos型可変遅延回路及びその遅延時間の制御方法並びに半導体試験装置 |
JP3693877B2 (ja) * | 1999-04-08 | 2005-09-14 | 三菱電機株式会社 | デジタル信号出力回路 |
JP3834192B2 (ja) * | 2000-07-28 | 2006-10-18 | 株式会社ルネサステクノロジ | 差動出力バッファ回路及び半導体集積回路 |
JP2004336236A (ja) * | 2003-05-02 | 2004-11-25 | Ricoh Co Ltd | 差動ドライバ回路 |
JP2007036848A (ja) * | 2005-07-28 | 2007-02-08 | Ricoh Co Ltd | ドライバ回路 |
-
2009
- 2009-11-25 JP JP2009267800A patent/JP5356985B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011114488A (ja) | 2011-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7570071B2 (en) | Impedance calibration for source series terminated serial link transmitter | |
US9024686B2 (en) | Amplifier circuit and feedback circuit | |
CN100580650C (zh) | 接口电路和半导体集成电路 | |
TWI429190B (zh) | 具有校準電路的差分驅動電路及相關的校準方法 | |
US8446168B2 (en) | Pre-emphasis technique for on-chip voltage-driven single-ended-termination drivers | |
CN107040254B (zh) | 使用开关电容器电路的转换控制 | |
JP5356985B2 (ja) | 半導体集積回路およびその調整方法 | |
US7659747B2 (en) | Transmission device | |
TWI528713B (zh) | 用於自動校正阻抗匹配的傳輸線驅動電路 | |
JP2009016390A (ja) | 半導体集積回路 | |
CN107959497A (zh) | 被配置用于流电隔离信令的集成电路及配备集成电路的方法 | |
KR20190058454A (ko) | 전류 감지 증폭기 아키텍처 및 레벨 시프터 | |
US7864605B2 (en) | Apparatus for removing crosstalk in semiconductor memory device | |
EP3121964A1 (en) | Apparatus for performing resistance control on a current sensing component in an electronic device, and associated method | |
US7701284B2 (en) | Line driver capable of automatically adjusting output impedance | |
KR101239487B1 (ko) | 가변 이퀄라이저 회로 및 이를 이용한 시험 장치 | |
TWI554027B (zh) | 用於適應性校正阻抗匹配的傳輸線驅動電路 | |
JP4944793B2 (ja) | 試験装置、及びピンエレクトロニクスカード | |
JP4577689B2 (ja) | 終端回路、および終端回路を備える半導体装置 | |
US8085008B2 (en) | System for accounting for switch impendances | |
US20230024172A1 (en) | Universal serial bus (usb) host data switch with integrated equalizer | |
JP6820094B2 (ja) | 半導体集積回路装置及びそのスクリーニング方法並びにオペアンプ | |
JP2009216565A (ja) | 半導体集積回路 | |
JP2018066739A (ja) | プローブカードモジュール | |
KR102228329B1 (ko) | 소스 종단을 갖는 송신 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120116 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120611 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20121002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130829 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |