CN1284110C - 半导体集成电路的电源布线方法与半导体集成电路 - Google Patents
半导体集成电路的电源布线方法与半导体集成电路 Download PDFInfo
- Publication number
- CN1284110C CN1284110C CNB031601650A CN03160165A CN1284110C CN 1284110 C CN1284110 C CN 1284110C CN B031601650 A CNB031601650 A CN B031601650A CN 03160165 A CN03160165 A CN 03160165A CN 1284110 C CN1284110 C CN 1284110C
- Authority
- CN
- China
- Prior art keywords
- wiring
- functional block
- power supply
- logical block
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000004744 fabric Substances 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 34
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 2
- 235000017491 Bambusa tulda Nutrition 0.000 description 2
- 241001330002 Bambuseae Species 0.000 description 2
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 2
- 239000011425 bamboo Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012966 insertion method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种不用侵占布线区域也能够对逻辑单元进行电源设置的半导体集成电路的电源布线方法和半导体集成电路。该半导体集成电路的电源布线方法，对配置在由多个功能块构成的半导体集成电路的功能块之间的逻辑单元提供电源。此时，通过使功能块内的逻辑单元列与配置在功能块之间的逻辑单元列进行组合，对功能块间逻辑单元进行与功能块内的逻辑单元相同的电源设置。由此，对配置在功能块之间的逻辑单元，也能够进行与功能块内的逻辑单元电源供给方式相同的电源设置。
Description
技术领域
本发明涉及对插入到块间布线的中继单元(Repeater Cell)设置电源的半导体集成电路的电源布线方法和半导体集成电路。
背景技术
如图12A所示，作为在功能块之间连接的信号布线的布线延迟抑制方法，通常采用对块间布线插入逻辑单元100、101的中继单元插入方式。对插入到块间布线的中继单元设置电源时，比如与设置在功能块周围的电源直接连接时，设置连接逻辑单元的电源层和设置在块周围的电源层的通孔。如果这样设置的通孔存在于功能块周边，就会侵占布线区域且很难进行块间布线。因此，通常采用所述中继单元如图12B所示移动到块内部，或如图12C所示作成中继单元专用块103的方法。
另外，以往在块之间配置单元的场合，在块间的布线区域上设置电源布线，在所述电源下配置单元，单元电源布线和单元接地布线与块间的电源交叉设置，经由接触孔与所述块间的电源布线连接(例如，参照日本专利申请特开2000-331051号公报)。
但是，在目前的大规模微细化工艺中，较大地提高了LSI(Large ScaleIntegration：大规模集成)的集成度，因此，插入到块之间的信号布线的中继单元数上升到数千个。在这种状况下，如果采用所述中继单元插入处理方法，那么中继单元插入后的处理(向块内移动，作成中继专用块)就需要很多工时。因而，为了缩短LSI的设计周期，必须将中继单元能够配置在功能块之间。因此，就需要一种不侵占布线区域的中继单元的电源设置方法。
发明内容
本发明的目的在于，提供一种能够不侵占布线区域地向逻辑单元设置电源的半导体集成电路的电源布线方法和半导体集成电路。
为了达到上述目的，本发明第一方面的半导体集成电路的电源布线方法，是一种对配置在由多个功能块构成的半导体集成电路的功能块之间的逻辑单元提供电源的半导体集成电路的电源布线方法，通过组合功能块内的逻辑单元列和配置在功能块之间的逻辑单元列，对功能块间逻辑单元进行与功能块内的逻辑单元相同的电源设置。
根据该结构，通过组合功能块内的逻辑单元列和配置在功能块之间的逻辑单元列，对功能块间逻辑单元进行与功能块内的逻辑单元相同的电源设置，因此，对配置在功能块之间的逻辑单元也能够进行与功能块内的逻辑单元电源供给方式相同的电源设置。另外，能够对功能块间逻辑单元设置不侵占布线区域的电源，并能够减少向块间布线插入逻辑单元的工时。
本发明第二方面的半导体集成电路的电源布线方法，是一种对配置在由多个功能块构成的半导体集成电路的功能块之间的逻辑单元提供电源的半导体集成电路的电源布线方法，在功能块内的一端以功能块的高度设置单元电源布线或单元接地布线，在另一端以功能块的高度设置与在功能块内的一端设置的布线不同的电源用布线，并通过将逻辑单元的电源与分别位于逻辑单元两侧的电源用布线中的每方连接，进行面向逻辑单元的电源设置。
根据该结构，在功能块内的一端以功能块的高度设置单元电源布线或单元接地布线，在另一端以功能块的高度设置与在功能块内的一端设置的布线不同的电源用布线，并通过将逻辑单元的电源与分别位于逻辑单元两侧的电源用布线中的每方连接，对逻辑单元进行电源设置，因此，在配置于功能块之间的逻辑单元的左右存在单元电源布线与单元接地布线的布线对。在这种状态下，通过分别只在一侧连接逻辑单元的电源，能够只在全部逻辑单元电源的布线层进行电源设置，从而能够确保布线区域。
本发明第三方面的半导体集成电路的电源布线方法，是一种对配置在由多个功能块构成的半导体集成电路的功能块之间的逻辑单元提供电源的半导体集成电路的电源布线方法，在功能块外的一侧以功能块的高度设置单元电源布线或单元接地布线，在功能块外的另一侧以功能块的高度设置与在功能块外的一侧设置的布线不同的电源用布线，并通过将逻辑单元的电源与分别位于逻辑单元两侧的电源用布线中的每方连接，进行面向逻辑单元的电源设置。
根据该结构，在功能块外的一侧以功能块的高度设置单元电源布线或单元接地布线，在功能块外的另一侧以功能块的高度设置与在功能块外的一侧设置的布线不同的电源用布线，并通过将逻辑单元的电源与分别位于逻辑单元两侧的电源用布线中的每方连接，对逻辑单元进行电源设置，因此，在配置于功能块之间的逻辑单元的左右存在单元电源布线与单元接地布线的布线对。在这种状态下，通过分别只在一侧连接逻辑单元的电源，能够只在全部逻辑单元电源的布线层进行电源设置，并且，能够按照配置在功能块之间的逻辑单元数，改变在功能块的两侧设置的电源宽度，从而能够进行更优化的电源设置。
本发明第四方面的半导体集成电路的电源布线方法，是在上述的本发明第三方面的半导体集成电路的电源布线方法的基础上，从在配置于功能块之间的逻辑单元的左右两侧存在电源用布线的状态将功能块旋转90°时，进行将设置在功能块上侧的电源用布线在功能块的左右任一侧延伸，并将设置在功能块下侧的电源用布线在与设置在功能块上侧的电源用布线的延伸方向相反的方向延伸的电源用布线设置。
根据该结构，从在配置于功能块之间的逻辑单元的左右两侧存在电源用布线的状态将功能块旋转90°时，进行将设置在功能块上侧的电源用布线在功能块的左右任一侧延伸，并将设置在功能块下侧的电源用布线在与设置在功能块上侧的电源用布线的延伸方向相反的方向延伸的电源用布线设置，因此，即使是在旋转配置功能块，在上下方向设置逻辑单元的电源的场合，也能够在配置于功能块之间的逻辑单元的左右存在单元电源布线与单元接地布线的布线对。在这种状态下，通过将逻辑单元的电源分别与左右的电源用布线中的每方连接，即使是在旋转功能块改变块内的电源方向的场合，也能够进行电源设置。
本发明第五方面的半导体集成电路的电源布线方法，是一种在配置于由多个功能块构成的半导体集成电路的功能块上下之间的逻辑单元的左右两侧，设置电源用布线的半导体集成电路的电源布线方法，在功能块的上端以功能块的宽度设置单元电源布线或单元接地布线，在功能块的下端以功能块的宽度设置与在功能块的上端设置的布线不同的电源用布线；对配置在功能块上下之间的逻辑单元，通过从在位于逻辑单元上侧的功能块下端设置的电源用布线向逻辑单元方向设置电源用布线，从在位于逻辑单元下侧的功能块上侧设置的电源用布线向逻辑单元方向设置电源用布线，在逻辑单元的左右设置单元电源布线和单元接地布线。
根据该方法，在功能块的上端以功能块的宽度设置单元电源布线或单元接地布线，在功能块的下端以功能块的宽度设置与在功能块的上端设置的布线不同的电源用布线；对配置在功能块上下之间的逻辑单元；通过从在位于逻辑单元上侧的功能块下端设置的电源用布线向逻辑单元方向设置电源用布线，从在位于逻辑单元下侧的功能块上侧设置的电源用布线向逻辑单元方向设置电源用布线，在逻辑单元的左右设置单元电源布线和单元接地布线；因此，在对功能块间逻辑单元进行电源设置时，如果逻辑单元两侧不存在单元电源布线与单元接地布线的布线对，也能够在逻辑单元的左右设置单元电源布线与单元接地布线的布线对。即使是在这种场合也能够进行面向逻辑单元的电源设置。
本发明第六方面的半导体集成电路的电源布线方法，是在上述的本发明第三方面的半导体集成电路的电源布线方法的基础上，根据配置在功能块之间的逻辑单元数、位置，变更设置在功能块外的电源用布线形状。
根据该方法，由于根据配置在功能块之间的逻辑单元数、位置，变更设置在功能块外的电源用布线形状，因此，在功能块的两端设置电源用布线时，能够考虑到配置在功能块之间的逻辑单元的配置位置，只在必要的部分设置电源用布线。由此，不用对不需要的部分进行电源设置，因此，能够进而实现不侵占布线区域的电源设置。
本发明第七方面的半导体集成电路的电源布线方法，是一种对配置在由多个设有不同电源系统的功能块构成的半导体集成电路的功能块之间的逻辑单元提供电源的半导体集成电路的电源布线方法，将在位于所述逻辑单元左右的功能块中的与逻辑单元有相同系统电源的功能块的左侧或右侧中至少一侧设置的电源用布线，经过功能块的上侧或下侧，并使该电源用布线与在功能块另一侧设置的电源用布线之间夹着逻辑单元进行设置，而且将逻辑单元的电源与分别在逻辑单元的左右的电源用布线中的每方连接，由此进行向逻辑单元的电源设置。
根据该方法，将在位于所述逻辑单元左右的功能块中的与逻辑单元有相同系统电源的功能块的左侧或右侧中至少一侧设置的电源用布线，经过功能块的上侧或下侧，并使该电源用布线与在功能块另一侧设置的电源用布线之间夹着逻辑单元进行设置，而且将逻辑单元的电源与分别在逻辑单元的左右的电源用布线中的每方连接，由此进行向逻辑单元的电源设置，因此，在LSI设置中，存在多个电源系统，并在配置于功能块之间的逻辑单元的左右的功能块的电源系统不相同的场合，能够从相同电源系统的功能块向配置在块之间的逻辑单元进行电源设置。
本发明第八方面的半导体集成电路，是一种具有多个功能块的半导体集成电路，所述多个功能块分别具有设置逻辑单元的逻辑单元列，逻辑单元配置在与功能块间的上述逻辑单元列成一列并排的逻辑单元配置区域上，用以对在逻辑单元配置区域上配置的上述逻辑单元供给电源的单元电源布线和单元接地布线，与上述多个功能块内的各个布线成一列并排，并且连接。
根据该电路，在功能块之间，设置与设置在功能块内的逻辑单元配置区域连续的逻辑单元配置区域，因此，对在功能块之间配置的逻辑单元，也能够进行与功能块内的逻辑单元电源供给方式相同的电源设置。
本发明第九方面的半导体集成电路，是一种在多个功能块之间配置逻辑单元的半导体集成电路，在功能块内的一端以功能块的高度设置单元电源布线或单元接地布线，在另一端以功能块的高度设置与在功能块内的一端设置的布线不同的电源用布线，单元电源布线与单元接地布线成对地位于逻辑单元的两侧。
根据该电路，在功能块内的一端以功能块的高度设置单元电源布线或单元接地布线，在另一端以功能块的高度设置与在功能块内的一端设置的布线不同的电源用布线，单元电源布线与单元接地布线成对地位于逻辑单元的两侧，因此，通过分别只在一侧连接逻辑单元的电源，能够只在全部逻辑单元电源的布线层进行电源设置，从而能够确保布线区域。
本发明第十方面的半导体集成电路，是一种在多个功能块之间配置逻辑单元的半导体集成电路，在功能块外的一侧以功能块的高度设置单元电源布线或单元接地布线，在功能块外的另一侧以功能块的高度设置与在功能块外的一侧设置的布线不同的电源用布线，单元电源布线与单元接地布线成对地位于逻辑单元的两侧。
根据该电路，在功能块外的一侧以功能块的高度设置单元电源布线或单元接地布线，在功能块外的另一侧以功能块的高度设置与在功能块外的一侧设置的布线不同的电源用布线，单元电源布线与单元接地布线成对地位于逻辑单元的两侧，因此，通过分别只在一侧连接逻辑单元的电源，能够只在全部逻辑单元电源的布线层进行电源设置；并且，能够按照配置在功能块之间的逻辑单元数，改变在功能块的两侧设置的电源宽度，从而能够进行更优化的电源设置。
本发明第十一方面的半导体集成电路，是在本发明第十方面的半导体集成电路的基础上，通过旋转功能块90°，在上下方向对电源用布线进行布线，将设置在功能块上侧的电源用布线在功能块的左右侧中的任一侧延伸，将设置在功能块下侧的电源用布线在与设置在功能块上侧的电源用布线的延伸方向相反的方向延伸。
根据该电路，通过旋转功能块90°，在上下方向对电源用布线进行布线，将设置在功能块上侧的电源用布线在功能块的左右侧中的任一侧延伸，将设置在功能块下例的电源用布线在与设置在功能块上侧的电源用布线的延伸方向相反的方向延伸，因此，即使在功能块被旋转块内的电源方向被变更的场合，也能够进行电源设置。
本发明第十二方面的半导体集成电路，是一种在多个功能块的上下之间配置逻辑单元，在逻辑单元的左右两侧设置电源用布线的半导体集成电路，在该半导体集成电路中：在功能块的上端以功能块的宽度设置单元电源布线或单元接地布线，在功能块的下端以功能块的宽度设置与在功能块的上端设置的布线不同的电源用布线；对配置在功能块上下之间的逻辑单元，通过从在位于逻辑单元上侧的功能块下端设置的电源用布线向逻辑单元方向设置电源用布线，从在位于逻辑单元下侧的功能块上侧设置的电源用布线向逻辑单元方向设置电源用布线。
根据该电路，在功能块的上端以功能块的宽度设置单元电源布线或单元接地布线，在功能块的下端以功能块的宽度设置与在功能块的上端设置的布线不同的电源用布线；对配置在功能块上下之间的逻辑单元，通过从在位于逻辑单元上侧的功能块下端设置的电源用布线向逻辑单元方向设置电源用布线，从在位于逻辑单元下侧的功能块上侧设置的电源用布线向逻辑单元方向设置电源用布线，因此，在对功能块间逻辑单元进行电源设置时，即使逻辑单元两侧不存在单元电源布线与单元接地布线的布线对，也能够进行面向逻辑单元的电源设置。
本发明第十三方面的半导体集成电路，是一种在多个设有不同电源系统的功能块之间配置逻辑单元的半导体集成电路，将在位于逻辑单元左右的功能块中的与逻辑单元有相同系统电源的功能块的左侧或右侧中至少一侧设置的电源用布线，经过功能块的上侧或下侧，延伸至功能块的另一例，并使该电源用布线与在该功能块另一侧设置的电源用布线之间夹着逻辑单元进行设置。
根据该电路，将在位于逻辑单元左右的功能块中的与逻辑单元有相同系统电源的功能块的左侧或右侧中至少一侧设置的电源用布线，经过功能块的上侧或下侧，并使该电源用布线与在功能块另一侧设置的电源用布线之间夹着逻辑单元进行设置，因此，在LSI设计中，存在多个电源系统且存在于配置在功能块之间的逻辑单元的左右的功能块的电源系统不相同时，能够从相同电源系统的功能块向配置在块之间的逻辑单元进行电源设置。
附图说明
图1A是表示在本发明第一实施例中设置功能块内外的配置区域的状态的说明图，图1B是表示电源布线完成状态的说明图。
图2A是表示在本发明第一实施例中在功能块内设置的逻辑单元配置区域的说明图，图2B是表示在功能块内配置逻辑单元的状态的说明图。
图3A是表示在本发明第二实施例中在功能块内的两侧设置电源的状态的说明图，图3B是表示电源布线完成状态的说明图。
图4是表示在逻辑单元的两侧存在VDD布线、VSS布线时的与逻辑单元电源之间的连接的说明图。
图5A是表示在本发明第三实施例中在功能块外的两侧设置电源的状态的说明图，图5B是表示电源布线完成状态的说明图。
图6A是表示在本发明第四实施例中在功能块外的两侧设置电源的状态的说明图，图6B是表示电源布线完成状态的说明图。
图7是本发明第四实施例的说明图。
图8A是表示在本发明第五实施例中在功能决上下设置电源布线的状态的说明图，图8B是表示电源布线完成状态的说明图。
图9是本发明第五实施例的说明图。
图10是本发明第六实施例的说明图。
图11A是表示在本发明第七实施例中设置电源布线的状态的说明图，图11B是表示电源布线完成状态的说明图。
图12是表示传统的中继插入方法的说明图。
具体实施方式
基于图1和图2，就本发明的第一实施例进行说明。图1A是表示在本发明第一实施例中设置功能块内外的配置区域的状态的说明图，图1B是表示电源布线完成状态的说明图，图2A是表示在本发明第一实施例中在功能块内设置的逻辑单元配置区域的说明图，图2B是表示在功能块内配置逻辑单元的状态的说明图。
在设计由多个功能块构成的半导体集成电路的功能块时，如图2A所示，应该预先设置用以配置逻辑单元的区域201～211。通常，功能块中的逻辑单元按照该区域进行配置(图2B)。与在所述功能块内设置的所述逻辑单元配置区域同样的逻辑单元配置区域，也设置在块之间。
图1A表示了在功能块501、502中配置逻辑单元503的状态。通过组合功能块内的逻辑单元列和在功能块之间配置的逻辑单元列，对功能块之间的逻辑单元505设置与功能块内的逻辑单元503相同的电源。
该场合，所述逻辑单元503收容在逻辑单元配置区域504内。通常，逻辑单元配置区域504是与块内的逻辑单元503相同高度的区域。配置块内的逻辑单元503之前，在块内设置该逻辑单元配置区域504，并进行逻辑单元配置处理。对块之间也进行逻辑单元配置区域510的设置。此时，在所述功能块501、502中设置的所述逻辑单元配置区域504和所述块间逻辑单元配置区域510以相同高度对齐设置。如图1B所示，通过这样的设置，能够将块间逻辑单元电源521与在块内设置的逻辑单元电源520共有，对块间逻辑单元设置与块内相同的电源。
基于图3和图4，就本发明的第二实施例进行说明。图3A是表示在本发明第二实施例中在功能块内的两侧设置电源的状态的说明图，图3B是表示电源布线完成状态的说明图。
在设计由多个功能块构成的半导体集成电路的功能块的阶段，在所述功能块内的左端，以所述功能块的高度设置逻辑电源布线(以后，称为VDD布线)或逻辑接地布线(以后，称为VSS布线)。另外，在所述功能块内的右端，以所述功能块的高度设置与已经设置在左端的电源用电源不相同的电源。如这样设计所述功能块，就使VDD布线与VSS布线成对地位于配置在块之间的逻辑单元的左右。
图3A表示，在功能块601配置逻辑单元602，在所述功能块内的左右边以所述功能决的高度设置作为电源用布线的VDD布线603和VSS布线604的状态。在功能块601内的一端以功能块601的高度设置单元电源布线603或单元接地布线604，并在另一侧以功能块601的高度设置与在功能块601内的一端设置的布线不同的电源用布线。通过将逻辑单元605、606、607的电源分别与存在于逻辑单元两侧的电源用布线603、604中的每一方连接，进行面向逻辑单元的电源设置。
这时，所述VDD布线603和所述VSS布线604采用与设置逻辑单元的电源的布线层相同的层。此时，块内的逻辑单元电源与设置在块端的VDD布线603、VSS布线604连接。通过预先对功能块进行这样的电源设置，使VDD布线603和VSS布线604存在于配置在块之间的逻辑单元605、606、607的左右。接着将配置在块之间的所述逻辑单元的电源与设置在块内的所述VDD布线603、所述VSS布线604连接(布线608～613)。在图3B表示进行了该处理后的状态。
通常，在向逻辑单元提供电源时，如图4所示，在单元的两侧设置VDD布线701、702和VSS布线703、704，并对两侧进行电源连接。在如此进行电源连接时，就引起如图中所示的跨接布线705，使布线区域减少。另一方面，如图3B所示只连接到一侧时，不会引起跨接布线，因此，能够确保布线区域。
基于图5，就本发明的第三实施例进行说明。图5A是表示在本发明第三实施例中在功能块外的两侧设置电源的状态的说明图，图5B是表示电源布线完成状态的说明图。
在由多个功能块构成的半导体集成电路的功能块左侧，设置VDD布线或VSS布线，在右侧设置与设置在左侧的电源用布线不相同的布线。被设置的左右电源与块内的逻辑单元电源连接。如这样在所述功能块的两侧设置电源，就使VDD布线与VSS布线成对地位于配置在块之间的逻辑单元的左右。
图5A表示，在功能块801配置逻辑单元802，在所述功能块外的左右边设置作为电源用布线的VDD布线803和VSS布线804的状态。在功能块外的一侧以功能块801的高度设置单元电源布线803或单元接地布线804，并在功能块801外的另一侧以功能块801的高度设置与在功能块801外的一侧设置的布线不同的电源用布线。通过将逻辑单元805、806、807的电源分别与存在于逻辑单元两侧的电源用布线803、804中每一方连接，进行面向逻辑单元的电源设置。
这时，所述VDD布线803和所述VSS布线804采用与设置逻辑单元的电源的布线层相同的层。设置在块两端的所述VDD布线803、所述VSS布线804与块内的逻辑单元的电源连接。通过预先对功能块进行这样的电源设置，使VDD布线803和VSS布线804位于配置在块之间的逻辑单元805～807的左右。接着将配置在块之间的逻辑单元的电源与设置在块内的VDD布线803、VSS布线804连接(布线808～813)。在图5B表示进行了该处理后的状态。
如果这样与逻辑单元进行电源设置，就不会引起跨接布线，因此，能够确保布线区域。另外，可以改变按照配置在块之间的中继单元数和配置在逻辑单元配置区域内的逻辑单元数，在块外设置的电源布线的宽度，因此，能够设置比第二实施例中所示的电源设置方法更适用的电源。
基于图6和图7，就本发明的第四实施例进行说明。图6A是表示在本发明第四实施例中在功能块外的两侧设置电源的状态的说明图，图6B是表示电源布线完成状态的说明图。
有时候，在对LSI芯片进行布局处理时旋转部分功能块。该场合，设置在块内的逻辑单元配置区域也同样旋转，逻辑单元的电源布线在上下方向上进行。该场合，就不能与第三实施例所述相同地在功能块的左右设置电源。因此，在这种所述功能块被旋转配置，逻辑单元的电源被设置在上下方向上的场合，在所述功能块的上下方向上，各设置VDD布线和VSS布线中的一种，将设置在上侧的电源布线在功能块的右侧延伸设置，将设置在下侧的电源布线在功能块的左侧延伸设置，从而作成“竹帘型电源设置”(图7)。如这样对所述功能块设置电源，就使VDD布线与VSS布线成对地位于配置在块之间的逻辑单元的左右。
图6A表示功能块901被旋转配置时的电源设置方法。功能块901从电源用布线存在于配置在功能块之间的逻辑单元的左右两侧的状态旋转90°时，进行如下电源用布线设置：将设置在功能块上侧的电源用布线909在功能块901的左右任一侧延伸，将设置在功能块901下侧的电源用布线910，在与设置在功能块901上侧的电源用布线909所延伸的方向相反的方向延伸。在这种状态下，分别将逻辑单元的电源与左右电源用布线中的每一方连接。
该场合，在旋转所述功能块901时，由于布线区域的方向被改变，因此，如图中所示逻辑单元的电源布线902～908被设置在上下方向。这种场合，在块的上下进行VDD布线909、VSS布线910。接着将所述上侧的VDD布线909在块左侧延伸(图6A的延伸部911)，同样将所述下侧的VSS布线在块右侧延伸(图6A的延伸部912)，从而设置成“竹帘型布线”。通过这样的电源设置，能够与前面所说明的实施例3相同地设置布线913～918，并且，在功能块901旋转的场合，也能够对应设置。
基于图8和图9，就本发明的第五实施例进行说明。图8A是表示在本发明第五实施例中在功能块上下设置电源布线的状态的说明图，图8B是表示电源布线完成状态的说明图。
在前面所说明的实施例中，为设置块间逻辑单元的电源，在所述逻辑单元的两侧必须要有VDD布线与VSS布线的布线对。但是，在如图9所示的块配置的场合，图中的部分A不能用前面的方法设置VDD布线与VSS布线的布线对。在这种场合，在功能块的上下设置VDD布线和VSS布线，并从块的上下引出VDD布线、VSS布线的支线。由此，能够在配置于图9的斜线部分A的逻辑单元的左右设置VDD布线与VSS布线的布线对。
也就是说，考虑到如图8A所示功能块1001～1003被配置的状态，通过采用前述的实施例3，能够对配置在区域1004的逻辑单元1014～1019进行电源设置。但是，对于配置在区域1005的逻辑单元就不能用前面所说明的方法进行电源设置。
因而，在功能块1001～1003的上端以功能块的宽度设置单元电源布线1006或单元接地布线1007，在功能块的下端以功能块的宽度设置与在功能块的上端设置的布线不同的电源用布线。然后，对配置在功能块上下之间的逻辑单元1014～1019，通过从在位于逻辑单元上侧的功能块下端设置的电源用布线向逻辑单元方向设置电源用布线，从在位于逻辑单元下侧的功能块上侧设置的电源用布线向逻辑单元方向设置电源用布线，在逻辑单元的左右设置单元电源布线和单元接地布线。
如图8B所示，该场合，如果对功能块内的上下端设置VDD布线1006、VSS布线1007，并从该布线向区域1005内引出电源布线支线1008～1013，就能够在设置于区域1005内的逻辑单元的左右设置VDD布线与VSS布线的布线对，并且，能够与实施例3相同地对逻辑单元进行布线1020～1029。
基于图10，就本发明的第六实施例进行说明。图10是本发明第六实施例的说明图。
在由多个功能块构成的半导体集成电路的功能块两端设置电源布线时，要考虑配置在块之间的逻辑单元的配置位置，并只有对必要的部分设置电源布线。
也就是说，如图10所示，在第三实施例中根据配置在功能块之间的逻辑单元数、位置，变更设置在功能块外的电源用布线形状。在第三实施例中，就在块外的左右设置电源布线的场合进行了说明，但在本实施例中只在配置于功能块之间的逻辑单元的配置位置附近设置电源布线(图10的布线部1101～1106)。通过该方法，无需在不必要的区域设置电源布线，而且，比第三实施例的方法更能够确保布线区域。
基于图11，就本发明的第七实施例进行说明。图11A是表示在本发明第七实施例中设置电源布线的状态的说明图，图11B是表示电源布线完成状态的说明图。
在LSI设计中，如果存在多个电源系统(例如，3.3V系列的功能块和1.8V系列的功能块)，那么配置在块之间的逻辑单元其左右的功能块电源系统就有可能不相同。这时，就不能实施上述的第三实施例等的电源设置方法。因此，为了从与配置在块之间的逻辑单元相同电源系统的块设置电源，使用设置在所述功能块的左右的电源布线，将设置在块左侧的电源布线也在功能块下侧、右侧设置。另外，将设置在块右侧的电源布线也在功能块上侧、左侧设置，由此，能够从相同电源系统的功能块向配置在块之间的逻辑单元进行电源设置。
图11A表示用电源系统POW1驱动的功能块1201，用电源系统POW2驱动的功能块1202，以及用电源系统POW1驱动的配置在块之间的逻辑单元1203～1205。该场合，不能从所述功能块1202对所述逻辑单元1203～1205提供电源，因此，不能用如实施例3的方法提供电源。因此，如图11B所示，将设置在所述功能块1201左侧的VDD布线1206在所述功能块下侧延伸(布线1207)，而且，进一步在右侧延伸，设置布线(布线1208)使VSS布线1209夹入所述逻辑单元1203～1205。另外，虽然在图中未示，但为了防止设置在功能块右侧的电源布线与使在功能块左侧的电源布线延伸而设置的电源重叠，可以在功能块的左侧延伸设置。通过这样设置电源布线，能够采用相同电源系统对块之间的逻辑单元设置VDD布线和VSS布线，并能够设置与实施例3相同的布线1210～1215。
另外，在本实施例中，在功能块内外的左侧(下侧)设置了VDD电源，右侧(上侧)设置了VSS电源，但在左侧(下侧)设置VSS电源，右侧(上侧)设置VDD电源的场合也能够得到同样的效果。另外，将设置在块内的VDD电源、VSS电源设置在与被用于逻辑单元的电源的布线层不相同的布线层时，由于在与逻辑单元的电源进行电源连接时要形成通孔，因此，不能进行确保布线区域的电源设置。
Claims (13)
1.一种对配置在由多个功能块构成的半导体集成电路的所述功能块之间的逻辑单元提供电源的半导体集成电路的电源布线方法，其特征在于：
通过组合所述功能块内的逻辑单元列和配置在所述功能块之间的逻辑单元列，对所述功能块间逻辑单元进行与所述功能块内的逻辑单元相同的电源设置。
2.一种对配置在由多个功能块构成的半导体集成电路的所述功能块之间的逻辑单元提供电源的半导体集成电路的电源布线方法，其特征在于：
在所述功能块内的一端以所述功能块的高度设置单元电源布线或单元接地布线，在另一端以所述功能块的高度设置与在所述功能块内的一端设置的布线不同的电源用布线，并通过将所述逻辑单元的电源分别与所述逻辑单元两侧的电源用布线中的每方连接，对所述逻辑单元进行电源设置。
3.一种对配置在由多个功能块构成的半导体集成电路的所述功能块之间的逻辑单元提供电源的半导体集成电路的电源布线方法，其特征在于：
在所述功能块外的一侧以所述功能块的高度设置单元电源布线或单元接地布线，在所述功能块外的另一侧以所述功能块的高度设置与在所述功能块外的一侧设置的布线不同的电源用布线，并通过将所述逻辑单元的电源分别与所述逻辑单元两侧的电源用布线中的每方连接，对所述逻辑单元进行电源设置。
4.如权利要求3所述的半导体集成电路的电源布线方法，其特征在于：从配置于功能块之间的逻辑单元的左右两侧存在电源用布线的状态旋转所述功能块90°时，进行这样的电源用布线设置，即将设置在所述功能块上侧的所述电源用布线在所述功能块的左右任一侧延伸，将设置在所述功能块下侧的所述电源用布线在与设置在所述功能块上侧的电源用布线的延伸方向相反的方向延伸。
5.如权利要求3所述的半导体集成电路的电源布线方法，其特征在于：根据配置在功能块之间的逻辑单元数、位置，变更设置在所述功能块外的电源用布线形状。
6.一种在配置于由多个功能块构成的半导体集成电路的所述功能块的上下之间的逻辑单元的左右两侧设置电源用布线的半导体集成电路的电源布线方法，其特征在于：
在所述功能块的上端以所述功能块的宽度设置单元电源布线或单元接地布线，在所述功能块的下端以所述功能块的宽度设置与在所述功能块的上端设置的布线不同的电源用布线；对配置在所述功能块上下之间的所述逻辑单元，通过从在位于所述逻辑单元上侧的所述功能块下端设置的电源用布线向所述逻辑单元方向设置电源用布线，从在位于所述逻辑单元下侧的所述功能块上侧设置的电源用布线向所述逻辑单元方向设置电源用布线，在所述逻辑单元的左右设置单元电源布线和单元接地布线。
7.一种对配置在由多个设有不同电源系统的功能块构成的半导体集成电路的所述功能块之间的逻辑单元提供电源的半导体集成电路的电源布线方法，其特征在于，
通过以下方式进行对所述逻辑单元的电源设置：将在位于所述逻辑单元左右的功能块中的与所述逻辑单元有相同系统电源的功能块的左侧或右侧中至少一侧设置的电源用布线，经过所述功能块的上侧或下侧，并使该电源用布线与在所述功能块另一侧设置的电源用布线之间夹着所述逻辑单元进行设置，而且将所述逻辑单元的电源与分别在所述逻辑单元的左右的所述电源用布线中的每方连接。
8.一种具有多个功能块的半导体集成电路，其特征在于：
所述多个功能块分别具有设置逻辑单元的逻辑单元列，逻辑单元配置在与功能块间的上述逻辑单元列成一列并排的逻辑单元配置区域上，用以对在逻辑单元配置区域上配置的上述逻辑单元供给电源的单元电源布线和单元接地布线，与上述多个功能块内的各个布线成一列并排，并且连接。
9.一种在多个功能块之间配置逻辑单元的半导体集成电路，其特征在于：
在所述功能块内的一端以所述功能块的高度设置单元电源布线或单元接地布线，在另一端以所述功能块的高度设置与在所述功能块内的一端设置的布线不同的电源用布线，所述单元电源布线与所述单元接地布线成对地位于所述逻辑单元的两侧。
10.一种在多个功能块之间配置逻辑单元的半导体集成电路、其特征在于：
在所述功能块外的一侧以所述功能块的高度设置单元电源布线或单元接地布线，在所述功能块外的另一侧以所述功能块的高度设置与在所述功能块外的一侧设置的布线不同的电源用布线，所述单元电源布线与所述单元接地布线成对地位于所述逻辑单元的两侧。
11.如权利要求10所述的半导体集成电路，其特征在于：通过旋转功能块90°，在上下方向对电源用布线进行布线，将设置在所述功能块上侧的所述电源用布线在所述功能块的左右侧中的任一侧延伸，将设置在所述功能块下侧的所述电源用布线在与设置在所述功能块上侧的电源用布线延伸方向相反的方向延伸。
12.一种在多个功能块的上下之间配置逻辑单元，在逻辑单元的左右两侧设置电源用布线的半导体集成电路，其特征在于：
在所述功能块的上端以所述功能块的宽度设置单元电源布线或单元接地布线，在所述功能块的下端以所述功能块的宽度设置与在所述功能块的上端设置的布线不同的电源用布线；对配置在所述功能块上下之间的所述逻辑单元，从在位于所述逻辑单元上侧的所述功能块下端设置的电源用布线向所述逻辑单元方向设置电源用布线，从在位于所述逻辑单元下侧的所述功能块上侧设置的电源用布线向所述逻辑单元方向设置电源用布线。
13.一种在多个设有不同电源系统的功能块之间配置逻辑单元的半导体集成电路，其特征在于，
通过以下方式设置：将在位于所述逻辑单元左右的功能块中的与所述逻辑单元有相同系统电源的功能块的左侧或右侧中至少一侧设置的电源用布线，经过所述功能块的上侧或下侧，并使该电源用布线与在所述功能块另一侧设置的电源用布线之间夹着所述逻辑单元。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP277141/02 | 2002-09-24 | ||
| JP277141/2002 | 2002-09-24 | ||
| JP2002277141A JP3790202B2 (ja) | 2002-09-24 | 2002-09-24 | 半導体集積回路の電源配線方法および半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1494027A CN1494027A (zh) | 2004-05-05 |
| CN1284110C true CN1284110C (zh) | 2006-11-08 |
Family
ID=31987039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031601650A Expired - Fee Related CN1284110C (zh) | 2002-09-24 | 2003-09-24 | 半导体集成电路的电源布线方法与半导体集成电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7093222B2 (zh) |
| JP (1) | JP3790202B2 (zh) |
| CN (1) | CN1284110C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060190893A1 (en) * | 2005-02-24 | 2006-08-24 | Icera Inc. | Logic cell layout architecture with shared boundary |
| US7266787B2 (en) * | 2005-02-24 | 2007-09-04 | Icera, Inc. | Method for optimising transistor performance in integrated circuits |
| TWI361362B (en) * | 2008-03-25 | 2012-04-01 | Realtek Semiconductor Corp | Integrated circuit design method applied to a plurality of library cells and integrated circuit design system thereof |
| US9478609B2 (en) * | 2014-07-10 | 2016-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit with multiple cells having different heights |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59155144A (ja) | 1983-02-24 | 1984-09-04 | Toshiba Corp | 半導体集積回路装置 |
| JPH073840B2 (ja) | 1987-08-31 | 1995-01-18 | 株式会社東芝 | 半導体集積回路 |
| JP2668981B2 (ja) | 1988-09-19 | 1997-10-27 | 富士通株式会社 | 半導体集積回路 |
| US5283753A (en) | 1991-07-25 | 1994-02-01 | Motorola, Inc. | Firm function block for a programmable block architected heterogeneous integrated circuit |
| JP3420694B2 (ja) | 1996-12-27 | 2003-06-30 | 株式会社東芝 | スタンダードセル方式の集積回路 |
| JP3461443B2 (ja) | 1998-04-07 | 2003-10-27 | 松下電器産業株式会社 | 半導体装置、半導体装置の設計方法、記録媒体および半導体装置の設計支援装置 |
| JP2000331051A (ja) | 1999-05-20 | 2000-11-30 | Matsushita Electric Ind Co Ltd | 半導体集積回路の配線方法 |
| US6388332B1 (en) * | 1999-08-10 | 2002-05-14 | Philips Electronics North America Corporation | Integrated circuit power and ground routing |
| US6308309B1 (en) | 1999-08-13 | 2001-10-23 | Xilinx, Inc. | Place-holding library elements for defining routing paths |
| US6467074B1 (en) * | 2000-03-21 | 2002-10-15 | Ammocore Technology, Inc. | Integrated circuit architecture with standard blocks |
| US6651236B2 (en) | 2000-09-13 | 2003-11-18 | Ricoh Company, Ltd. | Semiconductor integrated circuit device, and method of placement and routing for such device |
| US6557153B1 (en) * | 2000-11-15 | 2003-04-29 | Reshape, Inc. | Method and system for implementing a user interface for performing physical design operations on an integrated circuit netlist |
-
2002
- 2002-09-24 JP JP2002277141A patent/JP3790202B2/ja not_active Expired - Lifetime
-
2003
- 2003-09-04 US US10/653,940 patent/US7093222B2/en not_active Expired - Lifetime
- 2003-09-24 CN CNB031601650A patent/CN1284110C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1494027A (zh) | 2004-05-05 |
| US20040060030A1 (en) | 2004-03-25 |
| US7093222B2 (en) | 2006-08-15 |
| JP3790202B2 (ja) | 2006-06-28 |
| JP2004119443A (ja) | 2004-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1293636C (zh) | 多路复用器单元的布局结构 | |
| CN1238900C (zh) | 半导体集成电路 | |
| CN1645511A (zh) | 叠层型半导体存储装置 | |
| CN1481021A (zh) | 半导体器件 | |
| CN1284110C (zh) | 半导体集成电路的电源布线方法与半导体集成电路 | |
| CN1945368A (zh) | 光底板及光传输方法 | |
| CN1946008A (zh) | 信息处理装置、电路基板、光电转换模块及光传输方法 | |
| CN1299351C (zh) | 半导体器件及其制造方法 | |
| CN101038918A (zh) | 半导体集成电路设备及虚拟图案排列方法 | |
| CN1801490A (zh) | 半导体集成电路及其布局方法、以及标准单元 | |
| CN1822347A (zh) | 半导体集成电路及半导体集成电路的配置布线方法 | |
| CN1681125A (zh) | 半导体集成电路 | |
| CN1510986A (zh) | 减少信号布线设备中的层数的技术 | |
| CN1649129A (zh) | 用于半导体器件的自动布局和布线的自动布局和布线设备、方法,半导体器件及其制造方法 | |
| CN1226105A (zh) | 半导体集成电路中信号配线启动速度的改进 | |
| CN1873828A (zh) | 非易失性半导体存储装置 | |
| CN101030578A (zh) | 半导体集成电路装置及其制造方法 | |
| CN1187834C (zh) | 非易失性半导体存储器 | |
| CN1286118C (zh) | 半导体存储器件 | |
| CN1427994A (zh) | 组合的按内容寻址存储器 | |
| CN101052136A (zh) | 一种背板及实现方法 | |
| CN1741186A (zh) | 存储器阵列的逻辑结构 | |
| CN85108621A (zh) | 半导体集成电路器件 | |
| CN1862968A (zh) | 电路布置以及设计电路布置的方法 | |
| CN1272847C (zh) | 时钟信号传输电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170601 Address after: Delaware Patentee after: III Holding 12 limited liability company Address before: Japan Osaka kamato City Patentee before: Matsushita Electric Industrial Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061108 Termination date: 20180924 |