JP2004119443A - 半導体集積回路の電源配線方法および半導体集積回路 - Google Patents
半導体集積回路の電源配線方法および半導体集積回路 Download PDFInfo
- Publication number
- JP2004119443A JP2004119443A JP2002277141A JP2002277141A JP2004119443A JP 2004119443 A JP2004119443 A JP 2004119443A JP 2002277141 A JP2002277141 A JP 2002277141A JP 2002277141 A JP2002277141 A JP 2002277141A JP 2004119443 A JP2004119443 A JP 2004119443A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring
- logic cell
- cell
- functional block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【課題】配線領域を侵害することなく、論理セルへの電源設定を行うことができる。
【解決手段】複数の機能ブロック５０１，５０２からなる半導体集積回路の機能ブロック間に配置された論理セル５０５に対して電源を供給する半導体集積回路の電源配線方法であって、機能ブロック内の論理セル列と機能ブロック間に配置された論理セル列を合わせることにより、機能ブロック間論理セル５０５に対して機能ブロック内の論理セル５０３と同様の電源設定を行う。これにより、機能ブロック内の論理セル５０３を配置する論理セル配置領域５０４と同様な論理セル配置領域５１０を機能ブロック間にも設定することで、機能ブロック間に配置された論理セル５０５に対しても機能ブロック内の論理セル電源供給方式と同様の電源設定が可能となる。
【選択図】 図１
【解決手段】複数の機能ブロック５０１，５０２からなる半導体集積回路の機能ブロック間に配置された論理セル５０５に対して電源を供給する半導体集積回路の電源配線方法であって、機能ブロック内の論理セル列と機能ブロック間に配置された論理セル列を合わせることにより、機能ブロック間論理セル５０５に対して機能ブロック内の論理セル５０３と同様の電源設定を行う。これにより、機能ブロック内の論理セル５０３を配置する論理セル配置領域５０４と同様な論理セル配置領域５１０を機能ブロック間にも設定することで、機能ブロック間に配置された論理セル５０５に対しても機能ブロック内の論理セル電源供給方式と同様の電源設定が可能となる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路において、ブロック間配線に挿入するリピータセルに対して電源を設定する半導体集積回の電源配線方法および半導体集積回路に関するものである。
【０００２】
【従来の技術】
機能ブロック間を接続する信号配線の配線遅延抑制手段として、図１２（ａ）に示すように、ブロック間配線に対して論理セル１００，１０１を挿入するリピータセル挿入方式がよく用いられる。ブロック間配線に挿入されたリピータセルに対して、電源を設定する場合、例えば機能ブロックの回りに設定した電源に直接接続しようとした場合、論理セルの電源レイヤーとブロックの回りに設定した電源レイヤーを接続するビアが設定される。このように設定されたビアが機能ブロック周辺に存在すると配線領域を侵害し、ブロック間配線を行うことが困難になる。そのため、通常前記リピータセルは図１２（ｂ）に示すように、ブロック内部に移動したり、図１２（ｃ）に示すように、リピータセル専用ブロック１０３を作成する方法が用いられていた。
【０００３】
また、従来ブロック間にセルを配置する場合は、ブロック間の配線領域上に電源配線を設定し、前記電源下にセルを配置し、セル電源配線及びセルグランド配線はブロック間の電源と交差するように設けられ、コンタクトを介して、前記ブロック間の電源配線と接続されている（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特開２０００−３３１０５１号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、現在の大規模微細化プロセスでは、ＬＳＩの集積度が格段に向上しているため、ブロック間の信号配線に挿入されるリピータ数は数千個に上る。このような状況の中で、前記リピータセル挿入処理方法を用いた場合、リピータセル挿入後の処理（ブロック内への移動、リピータ専用ブロックの作成）に多くの工数が必要となる。よってＬＳＩの設計期間を短縮するためには、リピータセルを機能ブロック間に配置できることが必要になる。そのためには、配線領域を侵害しないリピータセルへの電源設定方法が必要である。
【０００６】
したがって、この発明の目的は、配線領域を侵害することなく、論理セルへの電源設定を行うことができる半導体集積回路の電源配線方法および半導体集積回路を提供することである。
【０００７】
【課題を解決するための手段】
上記課題を解決するためにこの発明の請求項１記載の半導体集積回路の電源配線方法は、複数の機能ブロックからなる半導体集積回路の前記機能ブロック間に配置された論理セルに対して電源を供給する半導体集積回路の電源配線方法であって、前記機能ブロック内の論理セル列と前記機能ブロック間に配置された論理セル列を合わせることにより、前記機能ブロック間論理セルに対して前記機能ブロック内の論理セルと同様の電源設定を行う。
【０００８】
このように、機能ブロック内の論理セル列と機能ブロック間に配置された論理セル列を合わせることにより、機能ブロック間論理セルに対して機能ブロック内の論理セルと同様の電源設定を行うので、機能ブロック内の論理セルを配置する論理セル配置領域と同様な論理セル配置領域を機能ブロック間にも設定する。これにより、機能ブロック間に配置された論理セルに対しても機能ブロック内の論理セル電源供給方式と同様の電源設定が可能となる。また、機能ブロック間論理セルに対し配線領域を侵害しない電源設定が可能となり、ブロック間配線に対する論理セル挿入工数を削減することが可能になる。
【０００９】
請求項２記載の半導体集積回路の電源配線方法は、複数の機能ブロックからなる半導体集積回路の前記機能ブロック間に配置された論理セルに対して電源を供給する半導体集積回路の電源配線方法であって、前記機能ブロック内の一端にセル電源配線もしくはセルグランド配線を前記機能ブロックの高さで設定し、他端に前記機能ブロック内の一端に設定した配線と異なる電源用配線を前記機能ブロックの高さで設定し、前記論理セルの電源をそれぞれ前記論理セルの両側に存在する電源用配線に片方ずつ接続することにより、前記論理セルへの電源設定を行う。
【００１０】
このように、機能ブロック内の一端側にセル電源配線もしくはセルグランド配線を機能ブロックの高さで設定し、他端側に機能ブロック内の一端側に設定した配線と異なる電源用配線を機能ブロックの高さで設定し、論理セルの電源をそれぞれ論理セルの両側に存在する電源用配線に片方ずつ接続することにより、論理セルへの電源設定を行うので、機能ブロック間に配置された論理セルの左右にはセル電源配線とセルグランド配線の対が存在することになる。このような状態で、論理セルの電源をそれぞれ片側のみに接続することにより、全ての論理セル電源の配線レイヤーのみで電源設定を行うことができ、配線領域を確保することができる。
【００１１】
請求項３記載の半導体集積回路の電源配線方法は、複数の機能ブロックからなる半導体集積回路の前記機能ブロック間に配置された論理セルに対して電源を供給する半導体集積回路の電源配線方法であって、前記機能ブロック外の一端側にセル電源配線もしくはセルグランド配線を前記機能ブロックの高さで設定し、前記機能ブロック外の他端側に前記機能ブロック外の一端側に設定した配線と異なる電源用配線を前記機能ブロックの高さで設定し、前記論理セルの電源をそれぞれ前記論理セルの両側に存在する電源用配線に片方ずつ接続することにより、前記論理セルへの電源設定を行う。
【００１２】
このように、機能ブロック外の一端側にセル電源配線もしくはセルグランド配線を機能ブロックの高さで設定し、機能ブロック外の他端側に機能ブロック外の一端側に設定した配線と異なる電源用配線を機能ブロックの高さで設定し、論理セルの電源をそれぞれ論理セルの両側に存在する電源用配線に片方ずつ接続することにより、論理セルへの電源設定を行うので、機能ブロック間に配置された論理セルの左右にはセル電源配線とセルグランド配線の対が存在することになる。このような状態で、論理セルの電源をそれぞれ片側のみに接続することにより、全ての論理セル電源の配線レイヤーのみで電源設定を行うことが可能となり、かつ、機能ブロック間に配置されている論理セル数に応じて、機能ブロックの両側に設定する電源幅を変化させることができ、より最適化された電源設定を行うことが可能となる。
【００１３】
請求項４記載の半導体集積回路の電源配線方法は、請求項３記載の半導体集積回路の電源配線方法において、機能ブロック間に配置された論理セルの左右両側に電源用配線が存在している状態から前記機能ブロックが略９０°回転しているとき、前記機能ブロックの上側に設定された前記電源用配線を前記機能ブロックの左右どちらかに延長し、前記機能ブロックの下側に設定された前記電源用配線を前記機能ブロックの上側に設定された電源用配線を延長した方向とは逆方向に延長した電源用配線設定を行う。
【００１４】
このように、機能ブロック間に配置された論理セルの左右両側に電源用配線が存在している状態から機能ブロックが略９０°回転しているとき、前記機能ブロックの上側に設定された電源用配線を機能ブロックの左右どちらかに延長し、機能ブロックの下側に設定された電源用配線を機能ブロックの上側に設定された電源用配線を延長した方向とは逆方向に延長した電源用配線設定を行うので、機能ブロックが回転して配置され、論理セルの電源が上下方向に設定された場合でも、機能ブロック間に配置された論理セルの左右にはセル電源配線とセルグランド配線の対が存在することになる。このような状態で、論理セルの電源をそれぞれ左右の電源用配線に片方ずつ接続することにより、機能ブロックが回転されブロック内の電源方向が変更された場合でも電源設定が可能となる。
【００１５】
請求項５記載の半導体集積回路の電源配線方法は、複数の機能ブロックからなる半導体集積回路の前記機能ブロックの上下間に配置された論理セルの左右両側に電源用配線を設定する半導体集積回路の電源配線方法であって、前記機能ブロックの上端にセル電源配線もしくはセルグランド配線を前記機能ブロックの幅で設定し、前記機能ブロックの下端に前記機能ブロックの上端に設定した配線とは異なる電源用配線を前記機能ブロックの幅で設定し、前記機能ブロックの上下間に配置された前記論理セルに対して、前記論理セルの上側に存在する前記機能ブロックの下端に設定した電源用配線から前記論理セル方向に電源用配線を設定し、前記論理セルの下側に存在する前記機能ブロックの上側に設定した電源用配線から前記論理セル方向に電源用配線を設定することで、前記論理セルの左右にセル電源配線とセルグランド配線を設定する。
【００１６】
このように、機能ブロックの上端にセル電源配線もしくはセルグランド配線を機能ブロックの幅で設定し、機能ブロックの下端に機能ブロックの上端に設定した配線とは異なる電源用配線を機能ブロックの幅で設定し、機能ブロックの上下間に配置された論理セルに対して、論理セルの上側に存在する機能ブロックの下端に設定した電源用配線から論理セル方向に電源用配線を設定し、論理セルの下側に存在する機能ブロックの上側に設定した電源用配線から論理セル方向に電源用配線を設定することで、論理セルの左右にセル電源配線とセルグランド配線を設定するので、機能ブロック間論理セルの電源設定に際して論理セルの両側にセル電源配線とセルグランド配線の対が存在しない場合、論理セルの左右にセル電源配線とセルグランド配線の対を設定することができ、このような場合でも論理セルへの電源設定が可能となる。
【００１７】
請求項６記載の半導体集積回路の電源配線方法は、請求項３記載の半導体集積回路の電源配線方法において、機能ブロック間に配置された論理セル数、位置によって、前記機能ブロック外に設定された電源用配線形状を変更させる。
【００１８】
このように、機能ブロック間に配置された論理セル数、位置によって、機能ブロック外に設定された電源用配線形状を変更させるので、機能ブロックの両端に電源用配線を設定する際に、機能ブロック間に配置されている論理セルの配置位置を考慮して、必要な部分にだけ電源用配線を設定することができる。これにより、不要な部分の電源設定を行わないため、さらに配線領域を侵害しない電源設定が可能になる。
【００１９】
請求項７記載の半導体集積回路の電源配線方法は、複数の異なる電源系統を有する機能ブロックからなる半導体集積回路の前記機能ブロック間に配置された論理セルに対して電源を供給する半導体集積回路の電源配線方法であって、前記論理セルの左右に存在する機能ブロックのうち前記論理セルと同系統電源を有する機能ブロックの左側もしくは右側の少なくとも一方の側に設定された電源用配線を前記機能ブロックの上側もしくは下側に通し、前記機能ブロックの他方の側に設定された電源用配線との間に前記論理セルを挟み込むように設定し、前記論理セルの電源をそれぞれ前記論理セルの左右に存在する前記電源用配線に片方ずつ接続することにより、前記論理セルへの電源設定を行う。
【００２０】
このように、論理セルの左右に存在する機能ブロックのうち論理セルと同系統電源を有する機能ブロックの左側もしくは右側の少なくとも一方の側に設定された電源用配線を機能ブロックの上側もしくは下側に通し、機能ブロックの他方の側に設定された電源用配線との間に論理セルを挟み込むように設定し、論理セルの電源をそれぞれ論理セルの左右に存在する電源用配線に片方ずつ接続することにより、論理セルへの電源設定を行うので、ＬＳＩ設定において、複数の電源系統が存在し、機能ブロック間に配置された論理セルの左右に存在する機能ブロックの電源系統が異なる場合、同電源系統の機能ブロックからブロック間に配置された論理セルへの電源設定を行うことが可能となる。
【００２１】
請求項８記載の半導体集積回路は、複数の機能ブロック間に論理セルが配置された半導体集積回路であって、前記機能ブロック内に設定した論理セル配置領域と連続した論理セル配置領域を前記機能ブロック間に設定した。
【００２２】
このように、機能ブロック内に設定した論理セル配置領域と連続した論理セル配置領域を機能ブロック間に設定したので、機能ブロック間に配置された論理セルに対しても機能ブロック内の論理セル電源供給方式と同様の電源設定が可能となる。
【００２３】
請求項９記載の半導体集積回路は、複数の機能ブロック間に論理セルが配置された半導体集積回路であって、前記機能ブロック内の一端側にセル電源配線もしくはセルグランド配線を前記機能ブロックの高さで設定し、他端側に前記機能ブロック内の一端側に設定した配線と異なる電源用配線を前記機能ブロックの高さで設定し、前記論理セルの両側に前記セル電源配線と前記セルグランド配線の対が存在する。
【００２４】
このように、機能ブロック内の一端側にセル電源配線もしくはセルグランド配線を機能ブロックの高さで設定し、他端側に機能ブロック内の一端側に設定した配線と異なる電源用配線を機能ブロックの高さで設定し、論理セルの両側にセル電源配線とセルグランド配線の対が存在するので、論理セルの電源をそれぞれ片側のみに接続することにより、全ての論理セル電源の配線レイヤーのみで電源設定を行うことができ、配線領域を確保することができる。
【００２５】
請求項１０記載の半導体集積回路は、複数の機能ブロック間に論理セルが配置された半導体集積回路であって、前記機能ブロック外の一端側にセル電源配線もしくはセルグランド配線を前記機能ブロックの高さで設定し、前記機能ブロック外の他端側に前記機能ブロック外の一端側に設定した配線と異なる電源用配線を前記機能ブロックの高さで設定し、前記論理セルの両側に前記セル電源配線と前記セルグランド配線の対が存在する。
【００２６】
このように、機能ブロック外の一端側にセル電源配線もしくはセルグランド配線を機能ブロックの高さで設定し、機能ブロック外の他端側に機能ブロック外の一端側に設定した配線と異なる電源用配線を機能ブロックの高さで設定し、論理セルの両側にセル電源配線とセルグランド配線の対が存在するので、論理セルの電源をそれぞれ片側のみに接続することにより、全ての論理セル電源の配線レイヤーのみで電源設定を行うことが可能となり、かつ、機能ブロック間に配置されている論理セル数に応じて、機能ブロックの両側に設定する電源幅を変化させることができ、より最適化された電源設定を行うことが可能となる。
【００２７】
請求項１１記載の半導体集積回路は、請求項１０記載の半導体集積回路において、機能ブロックが略９０°回転することで電源用配線が上下方向に配線され、前記機能ブロックの上側に設定された前記電源用配線を前記機能ブロックの左右どちらかに延長し、前記機能ブロックの下側に設定された前記電源用配線を前記機能ブロックの上側に設定された電源用配線を延長した方向とは逆方向に延長した。
【００２８】
このように、機能ブロックが略９０°回転することで電源用配線が上下方向に配線され、機能ブロックの上側に設定された電源用配線を機能ブロックの左右どちらかに延長し、機能ブロックの下側に設定された電源用配線を機能ブロックの上側に設定された電源用配線を延長した方向とは逆方向に延長したので、機能ブロックが回転されブロック内の電源方向が変更された場合でも電源設定が可能となる。
【００２９】
請求項１２記載の半導体集積回路は、複数の機能ブロックの上下間に、複数の機能ブロックの上下間に論理セルが配置され、この論理セルの左右両側に電源用配線が設定される半導体集積回路であって、前記機能ブロックの上端にセル電源配線もしくはセルグランド配線を前記機能ブロックの幅で設定し、前記機能ブロックの下端に前記機能ブロックの上端に設定した配線とは異なる電源用配線を前記機能ブロックの幅で設定し、前記機能ブロックの上下間に配置された前記論理セルに対して、前記論理セルの上側に存在する前記機能ブロックの下端に設定した電源用配線から前記論理セル方向に電源用配線を設定し、前記論理セルの下側に存在する前記機能ブロックの上側に設定した電源用配線から前記論理セル方向に電源用配線を設定した。
【００３０】
このように、機能ブロックの上端にセル電源配線もしくはセルグランド配線を機能ブロックの幅で設定し、機能ブロックの下端に機能ブロックの上端に設定した配線とは異なる電源用配線を機能ブロックの幅で設定し、機能ブロックの上下間に配置された論理セルに対して、論理セルの上側に存在する機能ブロックの下端に設定した電源用配線から論理セル方向に電源用配線を設定し、論理セルの下側に存在する機能ブロックの上側に設定した電源用配線から論理セル方向に電源用配線を設定したので、機能ブロック間論理セルの電源設定に際して論理セルの両側にセル電源配線とセルグランド配線の対が存在しない場合でも論理セルへの電源設定が可能となる。
【００３１】
請求項１３記載の半導体集積回路は、複数の異なる電源系統を有する機能ブロック間に論理セルが配置された半導体集積回路であって、前記論理セルの左右に存在する機能ブロックのうち前記論理セルと同系統電源を有する機能ブロックの左側もしくは右側の少なくとも一方の側に設定された電源用配線を前記機能ブロックの上側もしくは下側に通し、前記機能ブロックの他方の側に延長してこの他方の側に設定された電源用配線との間に前記論理セルを挟み込むように設定した。
【００３２】
このように、論理セルの左右に存在する機能ブロックのうち論理セルと同系統電源を有する機能ブロックの左側もしくは右側の少なくとも一方の側に設定された電源用配線を機能ブロックの上側もしくは下側に通し、機能ブロックの他方の側に設定された電源用配線との間に論理セルを挟み込むように設定したので、ＬＳＩ設定において、複数の電源系統が存在し、機能ブロック間に配置された論理セルの左右に存在する機能ブロックの電源系統が異なる場合、同電源系統の機能ブロックからブロック間に配置された論理セルへの電源設定を行うことが可能となる。
【００３３】
【発明の実施の形態】
この発明の第１の実施の形態を図１および図２に基づいて説明する。図１（ａ）はこの発明の第１の実施の形態において機能ブロック内外の配置領域を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図、図２（ａ）はこの発明の第１の実施の形態において機能ブロック内に設定した論理セル配置領域を示す説明図、（ｂ）は機能ブロック内に論理セルが配置された状態を示す説明図である。
【００３４】
複数の機能ブロックからなる半導体集積回路の機能ブロックを設計する場合、図２（ａ）に示すように論理セルを配置するための領域２０１〜２１１をあらかじめ設定する必要がある。通常、機能ブロックの論理セルの配置はこの前記領域に応じて行われる（図２（ｂ））。前記機能ブロック内に設定した前記論理セル配置領域と同様な論理セル配置領域をブロック間にも設定する。
【００３５】
図１（ａ）には機能ブロック５０１，５０２に論理セル５０３が配置された状態を示している。機能ブロック内の論理セル列と機能ブロック間に配置された論理セル列を合わせることにより、機能ブロック間論理セル５０５に対して機能ブロック内の論理セル５０３と同様の電源設定を行う。
【００３６】
この場合、前記論理セル５０３は論理セル配置領域５０４内に収められている。通常、論理セル配置領域５０４は、ブロック内の論理セル５０３と同じ高さの領域であり、この前記論理セル配置領域５０４をブロック内の論理セル５０３を配置する前にブロック内に設定し、論理セル配置処理を行う。ブロック間についても論理セル配置領域５１０の設定を行う。このとき、前記機能ブロック５０１，５０２に設定した前記論理セル配置領域５０４と前記ブロック間論理セル配置領域５１０が同じ高さでずれがないように設定する。このような設定を行うことで、図１（ｂ）に示すように、ブロック間論理セル電源５２１をブロック内に設定した論理セル電源５２０と共有することができ、ブロック間論理セルに対して、ブロック内と同様の電源設定を行うことができる。
【００３７】
この発明の第２の実施の形態を図３および図４に基づいて説明する。図３（ａ）はこの発明の第２の実施の形態において機能ブロック内の両側に電源を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図である。
【００３８】
複数の機能ブロックからなる半導体集積回路の機能ブロックを設計する段階で、前記機能ブロック内の左端に前記機能ブロックの高さで、論理電源配線（以後、ＶＤＤ配線と記す）または、論理グランド配線（以後、ＶＳＳ配線と記す）を設定する。また前記機能ブロック内の右端に前記機能ブロックの高さで、既に設定している左端の電源用電源とは異なる電源設定を行う。このようにして前記機能ブロックを設計しておけば、ブロック間に配置された論理セルの左右にはＶＤＤ配線とＶＳＳ配線の対が存在することになる。
【００３９】
図３（ａ）は機能ブロック６０１に論理セル６０２が配置され、前記機能ブロック内の左右辺に電源用配線としてＶＤＤ配線６０３とＶＳＳ配線６０４を前記機能ブロックの高さで設定している状態を示している。機能ブロック６０１内の一端側にセル電源配線６０３もしくはセルグランド配線６０４を機能ブロック６０１の高さで設定し、他端側に機能ブロック６０１内の一端側に設定した配線と異なる電源用配線を機能ブロック６０１の高さで設定し、論理セル６０５，６０６，６０７の電源をそれぞれ論理セルの両側に存在する電源用配線６０３，６０４に片方ずつ接続することにより、論理セルへの電源設定を行う。
【００４０】
この場合、前記ＶＤＤ配線６０３と前記ＶＳＳ配線６０４は論理セルの電源が設定されている配線レイヤーと同一のレイヤーを用いる。このとき、ブロック内の論理セル電源とブロック端に設定したＶＤＤ配線６０３、ＶＳＳ配線６０４とは接続されている。このような電源設定をあらかじめ機能ブロックに対して行うことにより、ブロック間に配置された論理セル６０５，６０６，６０７の左右にはＶＤＤ配線６０３とＶＳＳ配線６０４が存在することになる。次にブロック間に配置された前記論理セルの電源をブロック内に設定した前記ＶＤＤ配線６０３、前記ＶＳＳ配線６０４と接続する（配線６０８〜６１３）。この処理を行った状態を図３（ｂ）に示している。
【００４１】
通常、論理セルへ電源を供給する場合は、図４に示したように、セルの両側にＶＤＤ配線７０１，７０２、ＶＳＳ配線７０３，７０４を設定し、両側に対して電源接続を行う。この用に電源接続を行った場合、図中に示すように配線の乗り換え７０５が起こり、配線領域の減少に繋がる。一方図３（ｂ）のように片側だけで接続した場合、配線の乗り換えが起こらないため、配線領域を確保することができる。
【００４２】
この発明の第３の実施の形態を図５に基づいて説明する。図５（ａ）はこの発明の第３の実施の形態において機能ブロック外の両側に電源を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図である。
【００４３】
複数の機能ブロックからなる半導体集積回路の機能ブロックの左側にＶＤＤ配線またはＶＳＳ配線を設定し、右側には左側に設定した電源用配線と異なる配線を設定する。設定された左右の電源はブロック内の論理セル電源が接続されている。このように前記機能ブロックの両側に電源を設定しておけば、ブロック間に配置された論理セルの左右にはＶＤＤ配線とＶＳＳ配線の対が存在することになる。
【００４４】
図５（ａ）は機能ブロック８０１に論理セル８０２が配置され、前記機能ブロック外の左右辺に電源用配線としてＶＤＤ配線８０３とＶＳＳ配線８０４を設定している状態を示している。機能ブロック外の一端側にセル電源配線８０３もしくはセルグランド配線８０４を機能ブロック８０１の高さで設定し、機能ブロック８０１外の他端側に機能ブロック８０１外の一端側に設定した配線と異なる電源用配線を機能ブロック８０１の高さで設定し、論理セル８０５，８０６，８０７の電源をそれぞれ論理セルの両側に存在する電源用配線８０３，８０４に片方ずつ接続することにより、論理セルへの電源設定を行う。
【００４５】
この場合、前記ＶＤＤ配線８０３と前記ＶＳＳ配線８０４は論理セルの電源が設定されている配線レイヤーと同一のレイヤーを用いる。ブロックの両端に設定した前記ＶＤＤ配線８０３、前記ＶＳＳ配線８０４はブロック内の論理セルの電源と接続されている。このような電源設定をあらかじめ機能ブロックに対して行うことにより、ブロック間に配置された論理セル８０５〜８０７の左右にはＶＤＤ配線８０３とＶＳＳ配線８０４が存在することになる。次にブロック間に配置された論理セルの電源をブロック内に設定したＶＤＤ配線８０３、ＶＳＳ配線８０４と接続する（配線８０８〜８１３）。この処理を行った状態を図５（ｂ）に示している。
【００４６】
このように論理セルと電源設定を行うと、配線の乗り換えが起こらないため、配線領域を確保することができる。またブロック間に配置されたリピータセル数や、論理セル配置領域内に配置される論理セル数に応じてブロック外に設定される電源配線の幅を変化させることが可能になるため、第２の実施の形態に示した電源設定方法よりもさらに最適な電源設定が可能となる。
【００４７】
この発明の第４の実施の形態を図６および図７に基づいて説明する。図６（ａ）はこの発明の第４の実施の形態において機能ブロック外の両側に電源を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図である。
【００４８】
ＬＳＩチップのレイアウト処理を行うにあたり、一部の機能ブロックを回転する場合がある。この場合、ブロック内に設定した論理セル配置領域も同様に回転され、論理セルの電源配線が上下方向に配線される。この場合、第３の実施の形態に記載したように機能ブロックの左右に電源設定を行うことができない。そのため、このように前記機能ブロックが回転して配置され、論理セルの電源が上下方向に設定された場合は、前記機能ブロックの上下方向に、ＶＤＤ配線、ＶＳＳ配線の一方ずつを設定し、上側に設定した電源配線を機能ブロックの右側にも延長して設定し、下側に設定した電源配線を機能ブロックの左側にも延長して設定する「すだれ型電源設定」を行う（図７）。このように前記機能ブロックに電源を設定しておけば、ブロック間に配置された論理セルの左右にはＶＤＤ配線とＶＳＳ配線の対が存在することになる。
【００４９】
図６（ａ）は機能ブロック９０１が回転して配置された場合の電源設定方法を示している。機能ブロック間に配置された論理セルの左右両側に電源用配線が存在している状態から機能ブロック９０１が略９０°回転しているとき、機能ブロックの上側に設定された電源用配線９０９を機能ブロック９０１の左右どちらかに延長し、機能ブロック９０１の下側に設定された電源用配線９１０を機能ブロック９０１の上側に設定された電源用配線９０９を延長した方向とは逆方向に延長した電源用配線設定を行う。このような状態で、論理セルの電源をそれぞれ左右の電源用配線に片方ずつ接続する。
【００５０】
この場合、前記機能ブロック９０１が回転された場合、配線領域の方向が変わるため、図中に示したように論理セルの電源配線９０２〜９０８が上下方向に設定される。このような場合、ブロックの上下にＶＤＤ配線９０９、ＶＳＳ配線９１０を行う。次に前記上側のＶＤＤ配線９０９をブロック左側にも延長し（図６（ａ）の延長部９１１）、同様に前記下側のＶＳＳ配線をブロック右側にも延長する（図６（ａ）の延長部９１２）ことで「すだれ型配線」を設定する。このような電源設定を行うことで、これまでに説明した実施の形態３と同様に配線９１３〜９１８を設定することが可能となり、かつ機能ブロック９０１が回転している場合にも対応できる。
【００５１】
この発明の第５の実施の形態を図８および図９に基づいて説明する。図８（ａ）はこの発明の第５の実施の形態において機能ブロック上下に電源配線を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図である。
【００５２】
これまで説明した実施の形態のブロック間論理セルの電源設定には必ず前記論理セルの両側にＶＤＤ配線とＶＳＳ配線の対が存在する必要がある。しかしながら、図９のようなブロック配置を考えた場合、図中の斜線部分Ａにはこれまでの方法ではＶＤＤ配線とＶＳＳ配線の対を設定することができない。この様な場合には機能ブロックの上下にもＶＤＤ配線とＶＳＳ配線を設定し、ブロックの上下からＶＤＤ配線、ＶＳＳ配線の支線を引き出す。こうすることで、図９の斜線部分Ａに配置された論理セルの左右にＶＤＤ配線とＶＳＳ配線の対を設定することができる。
【００５３】
すなわち、図８（ａ）のように機能ブロック１００１〜１００３が配置されている状態を考えた場合、領域１００４に配置された論理セル１０１４〜１０１９に対しては、前述した実施の形態３を用いることで電源設定を行うことができる。しかしながら、領域１００５に配置された論理セルに対してはこれまでに説明した方法では電源設定を行うことができない。
【００５４】
そこで、機能ブロック１００１〜１００３の上端にセル電源配線１００６もしくはセルグランド配線１００７を機能ブロックの幅で設定し、機能ブロックの下端に機能ブロックの上端に設定した配線とは異なる電源用配線を機能ブロックの幅で設定し、機能ブロックの上下間に配置された論理セル１０１４〜１０１９に対して、論理セルの上側に存在する機能ブロックの下端に設定した電源用配線から論理セル方向に電源用配線を設定し、論理セルの下側に存在する機能ブロックの上側に設定した電源用配線から論理セル方向に電源用配線を設定することで、論理セルの左右にセル電源配線とセルグランド配線を設定する。
【００５５】
この場合、機能ブロック内の上下端に対してＶＤＤ配線１００６、ＶＳＳ配線１００７を設定し、そこから図８（ｂ）に示すように、領域１００５内に電源配線支線１００８〜１０１３を引き出せば、領域１００５内に設定された論理セルの左右にＶＤＤ配線とＶＳＳ配線の対を設定することができ、実施の形態３と同様の配線１０２０〜１０２９を論理セルに対して行うことが可能になる。
【００５６】
この発明の第６の実施の形態を図１０に基づいて説明する。図１０はこの発明の第６の実施の形態の説明図である。
【００５７】
複数の機能ブロックからなる半導体集積回路の機能ブロックの両端に電源配線を設定する際に、ブロック間に配置されている論理セルの配置位置を考慮して、必要な部分にだけ電源配線を設定する。
【００５８】
すなわち、図１０に示すように、第３の実施の形態において、機能ブロック間に配置された論理セル数、位置によって、機能ブロック外に設定された電源用配線形状を変更させる。第３の実施の形態では、ブロック外の左右に電源配線を設定する場合を説明したが、本実施の形態では機能ブロック間に配置された論理セルの配置位置近傍のみに電源配線を設定する（図１０の配線部１１０１〜１１０６）。この方法により、不必要な領域に電源配線を設定する必要がなく、第３の実施の形態の方法よりも配線領域を確保できる。
【００５９】
この発明の第７の実施の形態を図１１に基づいて説明する。図１１（ａ）はこの発明の第７の実施の形態において電源配線を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図である。
【００６０】
ＬＳＩ設計において、複数の電源系統が存在する（例えば、３．３Ｖ系の機能ブロックと１．８Ｖ系の機能ブロック）場合、ブロック間に配置された論理セルの左右に存在する機能ブロックの電源系統が異なる可能性がある。この場合、上述した第３の実施の形態等の電源設定方法を行うことはできない。そのために、ブロック間に配置された論理セルと同電源系統のブロックから電源を設定するために、前記機能ブロックの左右に設定されている電源配線を用いて、ブロックの左側に設定された電源配線を機能ブロックの下側、右側にも設定、ブロックの右側に設定された電源配線を機能ブロックの上側、左側にも設定することで、同電源系統の機能ブロックからブロック間に配置された論理セルへの電源設定を行うことが可能となる。
【００６１】
図１１（ａ）には電源系統ＰＯＷ１で駆動する機能ブロック１２０１と、電源系統ＰＯＷ２で駆動する機能ブロック１２０２と、電源系統ＰＯＷ１で駆動するブロック間に配置された論理セル１２０３〜１２０５を示している。この場合、前記論理セル１２０３〜１２０５に対しては前記機能ブロック１２０２からは供給することは出来ないため、実施の形態３のような方法での電源供給は不可能である。そのため、図１１（ｂ）に示すように、前記機能ブロック１２０１の左側に設定されたＶＤＤ配線１２０６を前記機能ブロックの下側に延長し（配線１２０７）、さらに右側にも延長し、前記論理セル１２０３〜１２０５をＶＳＳ配線１２０９で挟み込むように配線を設定する（配線１２０８）。また、図示しないが、機能ブロックの右側に設定された電源配線を機能ブロックの左側に存在する電源配線を延長して設定した電源と重ならないように機能ブロックの左側に延長して設定してもよい。このように電源配線を設定することでブロック間の論理セルに対して同一電源系統を用いてＶＤＤ配線とＶＳＳ配線を設定することができ、実施の形態３と同様の配線１２１０〜１２１５を設定することが可能となる。
【００６２】
なお、本実施の形態では機能ブロック内外の左側（下側）にＶＤＤ電源、右側（上側）にＶＳＳ電源を設定しているが、左側（下側）にＶＳＳ電源、右側（上側）にＶＤＤ電源を設定した場合も同様の効果が得られる。またブロック内に設定するＶＤＤ電源、ＶＳＳ電源を論理セルの電源に用いられている配線レイヤーと異なる配線レイヤーで設定した場合、論理セルの電源と電源接続を行ったときに、ビアを打つため配線領域を確保する電源設定を行うことができない。
【００６３】
【発明の効果】
この発明の請求項１記載の半導体集積回路の電源配線方法によれば、機能ブロック内の論理セル列と機能ブロック間に配置された論理セル列を合わせることにより、機能ブロック間論理セルに対して機能ブロック内の論理セルと同様の電源設定を行うので、機能ブロック内の論理セルを配置する論理セル配置領域と同様な論理セル配置領域を機能ブロック間にも設定する。これにより、機能ブロック間に配置された論理セルに対しても機能ブロック内の論理セル電源供給方式と同様の電源設定が可能となる。また、機能ブロック間論理セルに対し配線領域を侵害しない電源設定が可能となり、ブロック間配線に対する論理セル挿入工数を削減することが可能になる。
【００６４】
この発明の請求項２記載の半導体集積回路の電源配線方法によれば、機能ブロック内の一端側にセル電源配線もしくはセルグランド配線を機能ブロックの高さで設定し、他端側に機能ブロック内の一端側に設定した配線と異なる電源用配線を機能ブロックの高さで設定し、論理セルの電源をそれぞれ論理セルの両側に存在する電源用配線に片方ずつ接続することにより、論理セルへの電源設定を行うので、機能ブロック間に配置された論理セルの左右にはセル電源配線とセルグランド配線の対が存在することになる。このような状態で、論理セルの電源をそれぞれ片側のみに接続することにより、全ての論理セル電源の配線レイヤーのみで電源設定を行うことができ、配線領域を確保することができる。
【００６５】
この発明の請求項３記載の半導体集積回路の電源配線方法によれば、機能ブロック外の一端側にセル電源配線もしくはセルグランド配線を機能ブロックの高さで設定し、機能ブロック外の他端側に機能ブロック外の一端側に設定した配線と異なる電源用配線を機能ブロックの高さで設定し、論理セルの電源をそれぞれ論理セルの両側に存在する電源用配線に片方ずつ接続することにより、論理セルへの電源設定を行うので、機能ブロック間に配置された論理セルの左右にはセル電源配線とセルグランド配線の対が存在することになる。このような状態で、論理セルの電源をそれぞれ片側のみに接続することにより、全ての論理セル電源の配線レイヤーのみで電源設定を行うことが可能となり、かつ、機能ブロック間に配置されている論理セル数に応じて、機能ブロックの両側に設定する電源幅を変化させることができ、より最適化された電源設定を行うことが可能となる。
【００６６】
請求項４では、機能ブロック間に配置された論理セルの左右両側に電源用配線が存在している状態から機能ブロックが略９０°回転しているとき、前記機能ブロックの上側に設定された電源用配線を機能ブロックの左右どちらかに延長し、機能ブロックの下側に設定された電源用配線を機能ブロックの上側に設定された電源用配線を延長した方向とは逆方向に延長した電源用配線設定を行うので、機能ブロックが回転して配置され、論理セルの電源が上下方向に設定された場合でも、機能ブロック間に配置された論理セルの左右にはセル電源配線とセルグランド配線の対が存在することになる。このような状態で、論理セルの電源をそれぞれ左右の電源用配線に片方ずつ接続することにより、機能ブロックが回転されブロック内の電源方向が変更された場合でも電源設定が可能となる。
【００６７】
この発明の請求項５記載の半導体集積回路の電源配線方法によれば、機能ブロックの上端にセル電源配線もしくはセルグランド配線を機能ブロックの幅で設定し、機能ブロックの下端に機能ブロックの上端に設定した配線とは異なる電源用配線を機能ブロックの幅で設定し、機能ブロックの上下間に配置された論理セルに対して、論理セルの上側に存在する機能ブロックの下端に設定した電源用配線から論理セル方向に電源用配線を設定し、論理セルの下側に存在する機能ブロックの上側に設定した電源用配線から論理セル方向に電源用配線を設定することで、論理セルの左右にセル電源配線とセルグランド配線を設定するので、機能ブロック間論理セルの電源設定に際して論理セルの両側にセル電源配線とセルグランド配線の対が存在しない場合、論理セルの左右にセル電源配線とセルグランド配線の対を設定することができ、このような場合でも論理セルへの電源設定が可能となる。
【００６８】
請求項６では、機能ブロック間に配置された論理セル数、位置によって、機能ブロック外に設定された電源用配線形状を変更させるので、機能ブロックの両端に電源用配線を設定する際に、機能ブロック間に配置されている論理セルの配置位置を考慮して、必要な部分にだけ電源用配線を設定することができる。これにより、不要な部分の電源設定を行わないため、さらに配線領域を侵害しない電源設定が可能になる。
【００６９】
この発明の請求項７記載の半導体集積回路の電源配線方法によれば、論理セルの左右に存在する機能ブロックのうち論理セルと同系統電源を有する機能ブロックの左側もしくは右側の少なくとも一方の側に設定された電源用配線を機能ブロックの上側もしくは下側に通し、機能ブロックの他方の側に設定された電源用配線との間に論理セルを挟み込むように設定し、論理セルの電源をそれぞれ論理セルの左右に存在する電源用配線に片方ずつ接続することにより、論理セルへの電源設定を行うので、ＬＳＩ設定において、複数の電源系統が存在し、機能ブロック間に配置された論理セルの左右に存在する機能ブロックの電源系統が異なる場合、同電源系統の機能ブロックからブロック間に配置された論理セルへの電源設定を行うことが可能となる。
【００７０】
この発明の請求項８記載の半導体集積回路によれば、機能ブロック内に設定した論理セル配置領域と連続した論理セル配置領域を機能ブロック間に設定したので、機能ブロック間に配置された論理セルに対しても機能ブロック内の論理セル電源供給方式と同様の電源設定が可能となる。
【００７１】
この発明の請求項９記載の半導体集積回路によれば、機能ブロック内の一端側にセル電源配線もしくはセルグランド配線を機能ブロックの高さで設定し、他端側に機能ブロック内の一端側に設定した配線と異なる電源用配線を機能ブロックの高さで設定し、論理セルの両側にセル電源配線とセルグランド配線の対が存在するので、論理セルの電源をそれぞれ片側のみに接続することにより、全ての論理セル電源の配線レイヤーのみで電源設定を行うことができ、配線領域を確保することができる。
【００７２】
この発明の請求項１０記載の半導体集積回路によれば、機能ブロック外の一端側にセル電源配線もしくはセルグランド配線を機能ブロックの高さで設定し、機能ブロック外の他端側に機能ブロック外の一端側に設定した配線と異なる電源用配線を機能ブロックの高さで設定し、論理セルの両側にセル電源配線とセルグランド配線の対が存在するので、論理セルの電源をそれぞれ片側のみに接続することにより、全ての論理セル電源の配線レイヤーのみで電源設定を行うことが可能となり、かつ、機能ブロック間に配置されている論理セル数に応じて、機能ブロックの両側に設定する電源幅を変化させることができ、より最適化された電源設定を行うことが可能となる。
【００７３】
請求項１１では、機能ブロックが略９０°回転することで電源用配線が上下方向に配線され、機能ブロックの上側に設定された電源用配線を機能ブロックの左右どちらかに延長し、機能ブロックの下側に設定された電源用配線を機能ブロックの上側に設定された電源用配線を延長した方向とは逆方向に延長したので、機能ブロックが回転されブロック内の電源方向が変更された場合でも電源設定が可能となる。
【００７４】
この発明の請求項１２記載の半導体集積回路によれば、機能ブロックの上端にセル電源配線もしくはセルグランド配線を機能ブロックの幅で設定し、機能ブロックの下端に機能ブロックの上端に設定した配線とは異なる電源用配線を機能ブロックの幅で設定し、機能ブロックの上下間に配置された論理セルに対して、論理セルの上側に存在する機能ブロックの下端に設定した電源用配線から論理セル方向に電源用配線を設定し、論理セルの下側に存在する機能ブロックの上側に設定した電源用配線から論理セル方向に電源用配線を設定することで、論理セルの左右にセル電源配線とセルグランド配線を設定したので、機能ブロック間論理セルの電源設定に際して論理セルの両側にセル電源配線とセルグランド配線の対が存在しない場合でも論理セルへの電源設定が可能となる。
【００７５】
この発明の請求項１３記載の半導体集積回路によれば、論理セルの左右に存在する機能ブロックのうち論理セルと同系統電源を有する機能ブロックの左側もしくは右側の少なくとも一方の側に設定された電源用配線を機能ブロックの上側もしくは下側に通し、機能ブロックの他方の側に設定された電源用配線との間に論理セルを挟み込むように設定したので、ＬＳＩ設定において、複数の電源系統が存在し、機能ブロック間に配置された論理セルの左右に存在する機能ブロックの電源系統が異なる場合、同電源系統の機能ブロックからブロック間に配置された論理セルへの電源設定を行うことが可能となる。
【図面の簡単な説明】
【図１】（ａ）はこの発明の第１の実施の形態において機能ブロック内外の配置領域を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図である。
【図２】（ａ）はこの発明の第１の実施の形態において機能ブロック内に設定した論理セル配置領域を示す説明図、（ｂ）は機能ブロック内に論理セルが配置された状態を示す説明図である。
【図３】（ａ）はこの発明の第２の実施の形態において機能ブロック内の両側に電源を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図である。
【図４】論理セルの両側にＶＤＤ配線、ＶＳＳ配線が存在した場合の論理セル電源との接続を示した説明図である。
【図５】（ａ）はこの発明の第３の実施の形態において機能ブロック外の両側に電源を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図である。
【図６】（ａ）はこの発明の第４の実施の形態において機能ブロック外の両側に電源を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図である。
【図７】この発明の第４の実施の形態の説明図である。
【図８】（ａ）はこの発明の第５の実施の形態において機能ブロック上下に電源配線を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図である。
【図９】この発明の第５の実施の形態の説明図である。
【図１０】この発明の第６の実施の形態の説明図である。
【図１１】（ａ）はこの発明の第７の実施の形態において電源配線を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図である。
【図１２】従来のリピータ挿入方法を示す説明図である。
【符号の説明】
１００ リピータセル
１０１ リピータセル
１０３ リピータ専用ブロック
２０１〜２１１ 論理セル配置領域
５０１ 機能ブロック
５０２ 機能ブロック
５０３ 論理セル
５０４ 論理セル配置領域
５０５ 論理セル
５１０ ブロック外論理セル配置領域
５２０ ブロック内論理セル電源
５２１ ブロック外論理セル電源
６０１ 機能ブロック
６０２ 論理セル
６０３ ＶＤＤ配線
６０４ ＶＳＳ配線
６０５，６０６，６０７ 論理セル
６０８〜６１３ 電源配線
７０１，７０２ ＶＤＤ配線
７０３，７０４ ＶＳＳ配線
７０５ 配線乗り換え
８０１ 機能ブロック
８０２ 論理セル
８０３ ＶＤＤ配線
８０４ ＶＳＳ配線
８０５，８０６，８０７ 論理セル
８０８〜８１３ 電源配線
９０１ 機能ブロック
９０２〜９０８ 電源配線
９０９，９１１ ＶＤＤ配線
９１０，９１２ ＶＳＳ配線
９１３〜９１８ 電源配線
１００１〜１００３ 機能ブロック
１００６ ＶＳＳ配線
１００７ ＶＤＤ配線
１００８〜１０１３ 支線電源配線
１０１４〜１０１９ 論理セル
１０２０〜１０２９ 電源配線
１１０１〜１１０６ 電源配線
１２０１ 機能ブロック
１２０２ 機能ブロック
１２０３〜１２０５ 論理セル
１２０５〜１２０７ ＶＤＤ配線
１２０８ ＶＳＳ配線
１２０９〜１２１４ 電源配線
【発明の属する技術分野】
この発明は、半導体集積回路において、ブロック間配線に挿入するリピータセルに対して電源を設定する半導体集積回の電源配線方法および半導体集積回路に関するものである。
【０００２】
【従来の技術】
機能ブロック間を接続する信号配線の配線遅延抑制手段として、図１２（ａ）に示すように、ブロック間配線に対して論理セル１００，１０１を挿入するリピータセル挿入方式がよく用いられる。ブロック間配線に挿入されたリピータセルに対して、電源を設定する場合、例えば機能ブロックの回りに設定した電源に直接接続しようとした場合、論理セルの電源レイヤーとブロックの回りに設定した電源レイヤーを接続するビアが設定される。このように設定されたビアが機能ブロック周辺に存在すると配線領域を侵害し、ブロック間配線を行うことが困難になる。そのため、通常前記リピータセルは図１２（ｂ）に示すように、ブロック内部に移動したり、図１２（ｃ）に示すように、リピータセル専用ブロック１０３を作成する方法が用いられていた。
【０００３】
また、従来ブロック間にセルを配置する場合は、ブロック間の配線領域上に電源配線を設定し、前記電源下にセルを配置し、セル電源配線及びセルグランド配線はブロック間の電源と交差するように設けられ、コンタクトを介して、前記ブロック間の電源配線と接続されている（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特開２０００−３３１０５１号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、現在の大規模微細化プロセスでは、ＬＳＩの集積度が格段に向上しているため、ブロック間の信号配線に挿入されるリピータ数は数千個に上る。このような状況の中で、前記リピータセル挿入処理方法を用いた場合、リピータセル挿入後の処理（ブロック内への移動、リピータ専用ブロックの作成）に多くの工数が必要となる。よってＬＳＩの設計期間を短縮するためには、リピータセルを機能ブロック間に配置できることが必要になる。そのためには、配線領域を侵害しないリピータセルへの電源設定方法が必要である。
【０００６】
したがって、この発明の目的は、配線領域を侵害することなく、論理セルへの電源設定を行うことができる半導体集積回路の電源配線方法および半導体集積回路を提供することである。
【０００７】
【課題を解決するための手段】
上記課題を解決するためにこの発明の請求項１記載の半導体集積回路の電源配線方法は、複数の機能ブロックからなる半導体集積回路の前記機能ブロック間に配置された論理セルに対して電源を供給する半導体集積回路の電源配線方法であって、前記機能ブロック内の論理セル列と前記機能ブロック間に配置された論理セル列を合わせることにより、前記機能ブロック間論理セルに対して前記機能ブロック内の論理セルと同様の電源設定を行う。
【０００８】
このように、機能ブロック内の論理セル列と機能ブロック間に配置された論理セル列を合わせることにより、機能ブロック間論理セルに対して機能ブロック内の論理セルと同様の電源設定を行うので、機能ブロック内の論理セルを配置する論理セル配置領域と同様な論理セル配置領域を機能ブロック間にも設定する。これにより、機能ブロック間に配置された論理セルに対しても機能ブロック内の論理セル電源供給方式と同様の電源設定が可能となる。また、機能ブロック間論理セルに対し配線領域を侵害しない電源設定が可能となり、ブロック間配線に対する論理セル挿入工数を削減することが可能になる。
【０００９】
請求項２記載の半導体集積回路の電源配線方法は、複数の機能ブロックからなる半導体集積回路の前記機能ブロック間に配置された論理セルに対して電源を供給する半導体集積回路の電源配線方法であって、前記機能ブロック内の一端にセル電源配線もしくはセルグランド配線を前記機能ブロックの高さで設定し、他端に前記機能ブロック内の一端に設定した配線と異なる電源用配線を前記機能ブロックの高さで設定し、前記論理セルの電源をそれぞれ前記論理セルの両側に存在する電源用配線に片方ずつ接続することにより、前記論理セルへの電源設定を行う。
【００１０】
このように、機能ブロック内の一端側にセル電源配線もしくはセルグランド配線を機能ブロックの高さで設定し、他端側に機能ブロック内の一端側に設定した配線と異なる電源用配線を機能ブロックの高さで設定し、論理セルの電源をそれぞれ論理セルの両側に存在する電源用配線に片方ずつ接続することにより、論理セルへの電源設定を行うので、機能ブロック間に配置された論理セルの左右にはセル電源配線とセルグランド配線の対が存在することになる。このような状態で、論理セルの電源をそれぞれ片側のみに接続することにより、全ての論理セル電源の配線レイヤーのみで電源設定を行うことができ、配線領域を確保することができる。
【００１１】
請求項３記載の半導体集積回路の電源配線方法は、複数の機能ブロックからなる半導体集積回路の前記機能ブロック間に配置された論理セルに対して電源を供給する半導体集積回路の電源配線方法であって、前記機能ブロック外の一端側にセル電源配線もしくはセルグランド配線を前記機能ブロックの高さで設定し、前記機能ブロック外の他端側に前記機能ブロック外の一端側に設定した配線と異なる電源用配線を前記機能ブロックの高さで設定し、前記論理セルの電源をそれぞれ前記論理セルの両側に存在する電源用配線に片方ずつ接続することにより、前記論理セルへの電源設定を行う。
【００１２】
このように、機能ブロック外の一端側にセル電源配線もしくはセルグランド配線を機能ブロックの高さで設定し、機能ブロック外の他端側に機能ブロック外の一端側に設定した配線と異なる電源用配線を機能ブロックの高さで設定し、論理セルの電源をそれぞれ論理セルの両側に存在する電源用配線に片方ずつ接続することにより、論理セルへの電源設定を行うので、機能ブロック間に配置された論理セルの左右にはセル電源配線とセルグランド配線の対が存在することになる。このような状態で、論理セルの電源をそれぞれ片側のみに接続することにより、全ての論理セル電源の配線レイヤーのみで電源設定を行うことが可能となり、かつ、機能ブロック間に配置されている論理セル数に応じて、機能ブロックの両側に設定する電源幅を変化させることができ、より最適化された電源設定を行うことが可能となる。
【００１３】
請求項４記載の半導体集積回路の電源配線方法は、請求項３記載の半導体集積回路の電源配線方法において、機能ブロック間に配置された論理セルの左右両側に電源用配線が存在している状態から前記機能ブロックが略９０°回転しているとき、前記機能ブロックの上側に設定された前記電源用配線を前記機能ブロックの左右どちらかに延長し、前記機能ブロックの下側に設定された前記電源用配線を前記機能ブロックの上側に設定された電源用配線を延長した方向とは逆方向に延長した電源用配線設定を行う。
【００１４】
このように、機能ブロック間に配置された論理セルの左右両側に電源用配線が存在している状態から機能ブロックが略９０°回転しているとき、前記機能ブロックの上側に設定された電源用配線を機能ブロックの左右どちらかに延長し、機能ブロックの下側に設定された電源用配線を機能ブロックの上側に設定された電源用配線を延長した方向とは逆方向に延長した電源用配線設定を行うので、機能ブロックが回転して配置され、論理セルの電源が上下方向に設定された場合でも、機能ブロック間に配置された論理セルの左右にはセル電源配線とセルグランド配線の対が存在することになる。このような状態で、論理セルの電源をそれぞれ左右の電源用配線に片方ずつ接続することにより、機能ブロックが回転されブロック内の電源方向が変更された場合でも電源設定が可能となる。
【００１５】
請求項５記載の半導体集積回路の電源配線方法は、複数の機能ブロックからなる半導体集積回路の前記機能ブロックの上下間に配置された論理セルの左右両側に電源用配線を設定する半導体集積回路の電源配線方法であって、前記機能ブロックの上端にセル電源配線もしくはセルグランド配線を前記機能ブロックの幅で設定し、前記機能ブロックの下端に前記機能ブロックの上端に設定した配線とは異なる電源用配線を前記機能ブロックの幅で設定し、前記機能ブロックの上下間に配置された前記論理セルに対して、前記論理セルの上側に存在する前記機能ブロックの下端に設定した電源用配線から前記論理セル方向に電源用配線を設定し、前記論理セルの下側に存在する前記機能ブロックの上側に設定した電源用配線から前記論理セル方向に電源用配線を設定することで、前記論理セルの左右にセル電源配線とセルグランド配線を設定する。
【００１６】
このように、機能ブロックの上端にセル電源配線もしくはセルグランド配線を機能ブロックの幅で設定し、機能ブロックの下端に機能ブロックの上端に設定した配線とは異なる電源用配線を機能ブロックの幅で設定し、機能ブロックの上下間に配置された論理セルに対して、論理セルの上側に存在する機能ブロックの下端に設定した電源用配線から論理セル方向に電源用配線を設定し、論理セルの下側に存在する機能ブロックの上側に設定した電源用配線から論理セル方向に電源用配線を設定することで、論理セルの左右にセル電源配線とセルグランド配線を設定するので、機能ブロック間論理セルの電源設定に際して論理セルの両側にセル電源配線とセルグランド配線の対が存在しない場合、論理セルの左右にセル電源配線とセルグランド配線の対を設定することができ、このような場合でも論理セルへの電源設定が可能となる。
【００１７】
請求項６記載の半導体集積回路の電源配線方法は、請求項３記載の半導体集積回路の電源配線方法において、機能ブロック間に配置された論理セル数、位置によって、前記機能ブロック外に設定された電源用配線形状を変更させる。
【００１８】
このように、機能ブロック間に配置された論理セル数、位置によって、機能ブロック外に設定された電源用配線形状を変更させるので、機能ブロックの両端に電源用配線を設定する際に、機能ブロック間に配置されている論理セルの配置位置を考慮して、必要な部分にだけ電源用配線を設定することができる。これにより、不要な部分の電源設定を行わないため、さらに配線領域を侵害しない電源設定が可能になる。
【００１９】
請求項７記載の半導体集積回路の電源配線方法は、複数の異なる電源系統を有する機能ブロックからなる半導体集積回路の前記機能ブロック間に配置された論理セルに対して電源を供給する半導体集積回路の電源配線方法であって、前記論理セルの左右に存在する機能ブロックのうち前記論理セルと同系統電源を有する機能ブロックの左側もしくは右側の少なくとも一方の側に設定された電源用配線を前記機能ブロックの上側もしくは下側に通し、前記機能ブロックの他方の側に設定された電源用配線との間に前記論理セルを挟み込むように設定し、前記論理セルの電源をそれぞれ前記論理セルの左右に存在する前記電源用配線に片方ずつ接続することにより、前記論理セルへの電源設定を行う。
【００２０】
このように、論理セルの左右に存在する機能ブロックのうち論理セルと同系統電源を有する機能ブロックの左側もしくは右側の少なくとも一方の側に設定された電源用配線を機能ブロックの上側もしくは下側に通し、機能ブロックの他方の側に設定された電源用配線との間に論理セルを挟み込むように設定し、論理セルの電源をそれぞれ論理セルの左右に存在する電源用配線に片方ずつ接続することにより、論理セルへの電源設定を行うので、ＬＳＩ設定において、複数の電源系統が存在し、機能ブロック間に配置された論理セルの左右に存在する機能ブロックの電源系統が異なる場合、同電源系統の機能ブロックからブロック間に配置された論理セルへの電源設定を行うことが可能となる。
【００２１】
請求項８記載の半導体集積回路は、複数の機能ブロック間に論理セルが配置された半導体集積回路であって、前記機能ブロック内に設定した論理セル配置領域と連続した論理セル配置領域を前記機能ブロック間に設定した。
【００２２】
このように、機能ブロック内に設定した論理セル配置領域と連続した論理セル配置領域を機能ブロック間に設定したので、機能ブロック間に配置された論理セルに対しても機能ブロック内の論理セル電源供給方式と同様の電源設定が可能となる。
【００２３】
請求項９記載の半導体集積回路は、複数の機能ブロック間に論理セルが配置された半導体集積回路であって、前記機能ブロック内の一端側にセル電源配線もしくはセルグランド配線を前記機能ブロックの高さで設定し、他端側に前記機能ブロック内の一端側に設定した配線と異なる電源用配線を前記機能ブロックの高さで設定し、前記論理セルの両側に前記セル電源配線と前記セルグランド配線の対が存在する。
【００２４】
このように、機能ブロック内の一端側にセル電源配線もしくはセルグランド配線を機能ブロックの高さで設定し、他端側に機能ブロック内の一端側に設定した配線と異なる電源用配線を機能ブロックの高さで設定し、論理セルの両側にセル電源配線とセルグランド配線の対が存在するので、論理セルの電源をそれぞれ片側のみに接続することにより、全ての論理セル電源の配線レイヤーのみで電源設定を行うことができ、配線領域を確保することができる。
【００２５】
請求項１０記載の半導体集積回路は、複数の機能ブロック間に論理セルが配置された半導体集積回路であって、前記機能ブロック外の一端側にセル電源配線もしくはセルグランド配線を前記機能ブロックの高さで設定し、前記機能ブロック外の他端側に前記機能ブロック外の一端側に設定した配線と異なる電源用配線を前記機能ブロックの高さで設定し、前記論理セルの両側に前記セル電源配線と前記セルグランド配線の対が存在する。
【００２６】
このように、機能ブロック外の一端側にセル電源配線もしくはセルグランド配線を機能ブロックの高さで設定し、機能ブロック外の他端側に機能ブロック外の一端側に設定した配線と異なる電源用配線を機能ブロックの高さで設定し、論理セルの両側にセル電源配線とセルグランド配線の対が存在するので、論理セルの電源をそれぞれ片側のみに接続することにより、全ての論理セル電源の配線レイヤーのみで電源設定を行うことが可能となり、かつ、機能ブロック間に配置されている論理セル数に応じて、機能ブロックの両側に設定する電源幅を変化させることができ、より最適化された電源設定を行うことが可能となる。
【００２７】
請求項１１記載の半導体集積回路は、請求項１０記載の半導体集積回路において、機能ブロックが略９０°回転することで電源用配線が上下方向に配線され、前記機能ブロックの上側に設定された前記電源用配線を前記機能ブロックの左右どちらかに延長し、前記機能ブロックの下側に設定された前記電源用配線を前記機能ブロックの上側に設定された電源用配線を延長した方向とは逆方向に延長した。
【００２８】
このように、機能ブロックが略９０°回転することで電源用配線が上下方向に配線され、機能ブロックの上側に設定された電源用配線を機能ブロックの左右どちらかに延長し、機能ブロックの下側に設定された電源用配線を機能ブロックの上側に設定された電源用配線を延長した方向とは逆方向に延長したので、機能ブロックが回転されブロック内の電源方向が変更された場合でも電源設定が可能となる。
【００２９】
請求項１２記載の半導体集積回路は、複数の機能ブロックの上下間に、複数の機能ブロックの上下間に論理セルが配置され、この論理セルの左右両側に電源用配線が設定される半導体集積回路であって、前記機能ブロックの上端にセル電源配線もしくはセルグランド配線を前記機能ブロックの幅で設定し、前記機能ブロックの下端に前記機能ブロックの上端に設定した配線とは異なる電源用配線を前記機能ブロックの幅で設定し、前記機能ブロックの上下間に配置された前記論理セルに対して、前記論理セルの上側に存在する前記機能ブロックの下端に設定した電源用配線から前記論理セル方向に電源用配線を設定し、前記論理セルの下側に存在する前記機能ブロックの上側に設定した電源用配線から前記論理セル方向に電源用配線を設定した。
【００３０】
このように、機能ブロックの上端にセル電源配線もしくはセルグランド配線を機能ブロックの幅で設定し、機能ブロックの下端に機能ブロックの上端に設定した配線とは異なる電源用配線を機能ブロックの幅で設定し、機能ブロックの上下間に配置された論理セルに対して、論理セルの上側に存在する機能ブロックの下端に設定した電源用配線から論理セル方向に電源用配線を設定し、論理セルの下側に存在する機能ブロックの上側に設定した電源用配線から論理セル方向に電源用配線を設定したので、機能ブロック間論理セルの電源設定に際して論理セルの両側にセル電源配線とセルグランド配線の対が存在しない場合でも論理セルへの電源設定が可能となる。
【００３１】
請求項１３記載の半導体集積回路は、複数の異なる電源系統を有する機能ブロック間に論理セルが配置された半導体集積回路であって、前記論理セルの左右に存在する機能ブロックのうち前記論理セルと同系統電源を有する機能ブロックの左側もしくは右側の少なくとも一方の側に設定された電源用配線を前記機能ブロックの上側もしくは下側に通し、前記機能ブロックの他方の側に延長してこの他方の側に設定された電源用配線との間に前記論理セルを挟み込むように設定した。
【００３２】
このように、論理セルの左右に存在する機能ブロックのうち論理セルと同系統電源を有する機能ブロックの左側もしくは右側の少なくとも一方の側に設定された電源用配線を機能ブロックの上側もしくは下側に通し、機能ブロックの他方の側に設定された電源用配線との間に論理セルを挟み込むように設定したので、ＬＳＩ設定において、複数の電源系統が存在し、機能ブロック間に配置された論理セルの左右に存在する機能ブロックの電源系統が異なる場合、同電源系統の機能ブロックからブロック間に配置された論理セルへの電源設定を行うことが可能となる。
【００３３】
【発明の実施の形態】
この発明の第１の実施の形態を図１および図２に基づいて説明する。図１（ａ）はこの発明の第１の実施の形態において機能ブロック内外の配置領域を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図、図２（ａ）はこの発明の第１の実施の形態において機能ブロック内に設定した論理セル配置領域を示す説明図、（ｂ）は機能ブロック内に論理セルが配置された状態を示す説明図である。
【００３４】
複数の機能ブロックからなる半導体集積回路の機能ブロックを設計する場合、図２（ａ）に示すように論理セルを配置するための領域２０１〜２１１をあらかじめ設定する必要がある。通常、機能ブロックの論理セルの配置はこの前記領域に応じて行われる（図２（ｂ））。前記機能ブロック内に設定した前記論理セル配置領域と同様な論理セル配置領域をブロック間にも設定する。
【００３５】
図１（ａ）には機能ブロック５０１，５０２に論理セル５０３が配置された状態を示している。機能ブロック内の論理セル列と機能ブロック間に配置された論理セル列を合わせることにより、機能ブロック間論理セル５０５に対して機能ブロック内の論理セル５０３と同様の電源設定を行う。
【００３６】
この場合、前記論理セル５０３は論理セル配置領域５０４内に収められている。通常、論理セル配置領域５０４は、ブロック内の論理セル５０３と同じ高さの領域であり、この前記論理セル配置領域５０４をブロック内の論理セル５０３を配置する前にブロック内に設定し、論理セル配置処理を行う。ブロック間についても論理セル配置領域５１０の設定を行う。このとき、前記機能ブロック５０１，５０２に設定した前記論理セル配置領域５０４と前記ブロック間論理セル配置領域５１０が同じ高さでずれがないように設定する。このような設定を行うことで、図１（ｂ）に示すように、ブロック間論理セル電源５２１をブロック内に設定した論理セル電源５２０と共有することができ、ブロック間論理セルに対して、ブロック内と同様の電源設定を行うことができる。
【００３７】
この発明の第２の実施の形態を図３および図４に基づいて説明する。図３（ａ）はこの発明の第２の実施の形態において機能ブロック内の両側に電源を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図である。
【００３８】
複数の機能ブロックからなる半導体集積回路の機能ブロックを設計する段階で、前記機能ブロック内の左端に前記機能ブロックの高さで、論理電源配線（以後、ＶＤＤ配線と記す）または、論理グランド配線（以後、ＶＳＳ配線と記す）を設定する。また前記機能ブロック内の右端に前記機能ブロックの高さで、既に設定している左端の電源用電源とは異なる電源設定を行う。このようにして前記機能ブロックを設計しておけば、ブロック間に配置された論理セルの左右にはＶＤＤ配線とＶＳＳ配線の対が存在することになる。
【００３９】
図３（ａ）は機能ブロック６０１に論理セル６０２が配置され、前記機能ブロック内の左右辺に電源用配線としてＶＤＤ配線６０３とＶＳＳ配線６０４を前記機能ブロックの高さで設定している状態を示している。機能ブロック６０１内の一端側にセル電源配線６０３もしくはセルグランド配線６０４を機能ブロック６０１の高さで設定し、他端側に機能ブロック６０１内の一端側に設定した配線と異なる電源用配線を機能ブロック６０１の高さで設定し、論理セル６０５，６０６，６０７の電源をそれぞれ論理セルの両側に存在する電源用配線６０３，６０４に片方ずつ接続することにより、論理セルへの電源設定を行う。
【００４０】
この場合、前記ＶＤＤ配線６０３と前記ＶＳＳ配線６０４は論理セルの電源が設定されている配線レイヤーと同一のレイヤーを用いる。このとき、ブロック内の論理セル電源とブロック端に設定したＶＤＤ配線６０３、ＶＳＳ配線６０４とは接続されている。このような電源設定をあらかじめ機能ブロックに対して行うことにより、ブロック間に配置された論理セル６０５，６０６，６０７の左右にはＶＤＤ配線６０３とＶＳＳ配線６０４が存在することになる。次にブロック間に配置された前記論理セルの電源をブロック内に設定した前記ＶＤＤ配線６０３、前記ＶＳＳ配線６０４と接続する（配線６０８〜６１３）。この処理を行った状態を図３（ｂ）に示している。
【００４１】
通常、論理セルへ電源を供給する場合は、図４に示したように、セルの両側にＶＤＤ配線７０１，７０２、ＶＳＳ配線７０３，７０４を設定し、両側に対して電源接続を行う。この用に電源接続を行った場合、図中に示すように配線の乗り換え７０５が起こり、配線領域の減少に繋がる。一方図３（ｂ）のように片側だけで接続した場合、配線の乗り換えが起こらないため、配線領域を確保することができる。
【００４２】
この発明の第３の実施の形態を図５に基づいて説明する。図５（ａ）はこの発明の第３の実施の形態において機能ブロック外の両側に電源を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図である。
【００４３】
複数の機能ブロックからなる半導体集積回路の機能ブロックの左側にＶＤＤ配線またはＶＳＳ配線を設定し、右側には左側に設定した電源用配線と異なる配線を設定する。設定された左右の電源はブロック内の論理セル電源が接続されている。このように前記機能ブロックの両側に電源を設定しておけば、ブロック間に配置された論理セルの左右にはＶＤＤ配線とＶＳＳ配線の対が存在することになる。
【００４４】
図５（ａ）は機能ブロック８０１に論理セル８０２が配置され、前記機能ブロック外の左右辺に電源用配線としてＶＤＤ配線８０３とＶＳＳ配線８０４を設定している状態を示している。機能ブロック外の一端側にセル電源配線８０３もしくはセルグランド配線８０４を機能ブロック８０１の高さで設定し、機能ブロック８０１外の他端側に機能ブロック８０１外の一端側に設定した配線と異なる電源用配線を機能ブロック８０１の高さで設定し、論理セル８０５，８０６，８０７の電源をそれぞれ論理セルの両側に存在する電源用配線８０３，８０４に片方ずつ接続することにより、論理セルへの電源設定を行う。
【００４５】
この場合、前記ＶＤＤ配線８０３と前記ＶＳＳ配線８０４は論理セルの電源が設定されている配線レイヤーと同一のレイヤーを用いる。ブロックの両端に設定した前記ＶＤＤ配線８０３、前記ＶＳＳ配線８０４はブロック内の論理セルの電源と接続されている。このような電源設定をあらかじめ機能ブロックに対して行うことにより、ブロック間に配置された論理セル８０５〜８０７の左右にはＶＤＤ配線８０３とＶＳＳ配線８０４が存在することになる。次にブロック間に配置された論理セルの電源をブロック内に設定したＶＤＤ配線８０３、ＶＳＳ配線８０４と接続する（配線８０８〜８１３）。この処理を行った状態を図５（ｂ）に示している。
【００４６】
このように論理セルと電源設定を行うと、配線の乗り換えが起こらないため、配線領域を確保することができる。またブロック間に配置されたリピータセル数や、論理セル配置領域内に配置される論理セル数に応じてブロック外に設定される電源配線の幅を変化させることが可能になるため、第２の実施の形態に示した電源設定方法よりもさらに最適な電源設定が可能となる。
【００４７】
この発明の第４の実施の形態を図６および図７に基づいて説明する。図６（ａ）はこの発明の第４の実施の形態において機能ブロック外の両側に電源を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図である。
【００４８】
ＬＳＩチップのレイアウト処理を行うにあたり、一部の機能ブロックを回転する場合がある。この場合、ブロック内に設定した論理セル配置領域も同様に回転され、論理セルの電源配線が上下方向に配線される。この場合、第３の実施の形態に記載したように機能ブロックの左右に電源設定を行うことができない。そのため、このように前記機能ブロックが回転して配置され、論理セルの電源が上下方向に設定された場合は、前記機能ブロックの上下方向に、ＶＤＤ配線、ＶＳＳ配線の一方ずつを設定し、上側に設定した電源配線を機能ブロックの右側にも延長して設定し、下側に設定した電源配線を機能ブロックの左側にも延長して設定する「すだれ型電源設定」を行う（図７）。このように前記機能ブロックに電源を設定しておけば、ブロック間に配置された論理セルの左右にはＶＤＤ配線とＶＳＳ配線の対が存在することになる。
【００４９】
図６（ａ）は機能ブロック９０１が回転して配置された場合の電源設定方法を示している。機能ブロック間に配置された論理セルの左右両側に電源用配線が存在している状態から機能ブロック９０１が略９０°回転しているとき、機能ブロックの上側に設定された電源用配線９０９を機能ブロック９０１の左右どちらかに延長し、機能ブロック９０１の下側に設定された電源用配線９１０を機能ブロック９０１の上側に設定された電源用配線９０９を延長した方向とは逆方向に延長した電源用配線設定を行う。このような状態で、論理セルの電源をそれぞれ左右の電源用配線に片方ずつ接続する。
【００５０】
この場合、前記機能ブロック９０１が回転された場合、配線領域の方向が変わるため、図中に示したように論理セルの電源配線９０２〜９０８が上下方向に設定される。このような場合、ブロックの上下にＶＤＤ配線９０９、ＶＳＳ配線９１０を行う。次に前記上側のＶＤＤ配線９０９をブロック左側にも延長し（図６（ａ）の延長部９１１）、同様に前記下側のＶＳＳ配線をブロック右側にも延長する（図６（ａ）の延長部９１２）ことで「すだれ型配線」を設定する。このような電源設定を行うことで、これまでに説明した実施の形態３と同様に配線９１３〜９１８を設定することが可能となり、かつ機能ブロック９０１が回転している場合にも対応できる。
【００５１】
この発明の第５の実施の形態を図８および図９に基づいて説明する。図８（ａ）はこの発明の第５の実施の形態において機能ブロック上下に電源配線を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図である。
【００５２】
これまで説明した実施の形態のブロック間論理セルの電源設定には必ず前記論理セルの両側にＶＤＤ配線とＶＳＳ配線の対が存在する必要がある。しかしながら、図９のようなブロック配置を考えた場合、図中の斜線部分Ａにはこれまでの方法ではＶＤＤ配線とＶＳＳ配線の対を設定することができない。この様な場合には機能ブロックの上下にもＶＤＤ配線とＶＳＳ配線を設定し、ブロックの上下からＶＤＤ配線、ＶＳＳ配線の支線を引き出す。こうすることで、図９の斜線部分Ａに配置された論理セルの左右にＶＤＤ配線とＶＳＳ配線の対を設定することができる。
【００５３】
すなわち、図８（ａ）のように機能ブロック１００１〜１００３が配置されている状態を考えた場合、領域１００４に配置された論理セル１０１４〜１０１９に対しては、前述した実施の形態３を用いることで電源設定を行うことができる。しかしながら、領域１００５に配置された論理セルに対してはこれまでに説明した方法では電源設定を行うことができない。
【００５４】
そこで、機能ブロック１００１〜１００３の上端にセル電源配線１００６もしくはセルグランド配線１００７を機能ブロックの幅で設定し、機能ブロックの下端に機能ブロックの上端に設定した配線とは異なる電源用配線を機能ブロックの幅で設定し、機能ブロックの上下間に配置された論理セル１０１４〜１０１９に対して、論理セルの上側に存在する機能ブロックの下端に設定した電源用配線から論理セル方向に電源用配線を設定し、論理セルの下側に存在する機能ブロックの上側に設定した電源用配線から論理セル方向に電源用配線を設定することで、論理セルの左右にセル電源配線とセルグランド配線を設定する。
【００５５】
この場合、機能ブロック内の上下端に対してＶＤＤ配線１００６、ＶＳＳ配線１００７を設定し、そこから図８（ｂ）に示すように、領域１００５内に電源配線支線１００８〜１０１３を引き出せば、領域１００５内に設定された論理セルの左右にＶＤＤ配線とＶＳＳ配線の対を設定することができ、実施の形態３と同様の配線１０２０〜１０２９を論理セルに対して行うことが可能になる。
【００５６】
この発明の第６の実施の形態を図１０に基づいて説明する。図１０はこの発明の第６の実施の形態の説明図である。
【００５７】
複数の機能ブロックからなる半導体集積回路の機能ブロックの両端に電源配線を設定する際に、ブロック間に配置されている論理セルの配置位置を考慮して、必要な部分にだけ電源配線を設定する。
【００５８】
すなわち、図１０に示すように、第３の実施の形態において、機能ブロック間に配置された論理セル数、位置によって、機能ブロック外に設定された電源用配線形状を変更させる。第３の実施の形態では、ブロック外の左右に電源配線を設定する場合を説明したが、本実施の形態では機能ブロック間に配置された論理セルの配置位置近傍のみに電源配線を設定する（図１０の配線部１１０１〜１１０６）。この方法により、不必要な領域に電源配線を設定する必要がなく、第３の実施の形態の方法よりも配線領域を確保できる。
【００５９】
この発明の第７の実施の形態を図１１に基づいて説明する。図１１（ａ）はこの発明の第７の実施の形態において電源配線を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図である。
【００６０】
ＬＳＩ設計において、複数の電源系統が存在する（例えば、３．３Ｖ系の機能ブロックと１．８Ｖ系の機能ブロック）場合、ブロック間に配置された論理セルの左右に存在する機能ブロックの電源系統が異なる可能性がある。この場合、上述した第３の実施の形態等の電源設定方法を行うことはできない。そのために、ブロック間に配置された論理セルと同電源系統のブロックから電源を設定するために、前記機能ブロックの左右に設定されている電源配線を用いて、ブロックの左側に設定された電源配線を機能ブロックの下側、右側にも設定、ブロックの右側に設定された電源配線を機能ブロックの上側、左側にも設定することで、同電源系統の機能ブロックからブロック間に配置された論理セルへの電源設定を行うことが可能となる。
【００６１】
図１１（ａ）には電源系統ＰＯＷ１で駆動する機能ブロック１２０１と、電源系統ＰＯＷ２で駆動する機能ブロック１２０２と、電源系統ＰＯＷ１で駆動するブロック間に配置された論理セル１２０３〜１２０５を示している。この場合、前記論理セル１２０３〜１２０５に対しては前記機能ブロック１２０２からは供給することは出来ないため、実施の形態３のような方法での電源供給は不可能である。そのため、図１１（ｂ）に示すように、前記機能ブロック１２０１の左側に設定されたＶＤＤ配線１２０６を前記機能ブロックの下側に延長し（配線１２０７）、さらに右側にも延長し、前記論理セル１２０３〜１２０５をＶＳＳ配線１２０９で挟み込むように配線を設定する（配線１２０８）。また、図示しないが、機能ブロックの右側に設定された電源配線を機能ブロックの左側に存在する電源配線を延長して設定した電源と重ならないように機能ブロックの左側に延長して設定してもよい。このように電源配線を設定することでブロック間の論理セルに対して同一電源系統を用いてＶＤＤ配線とＶＳＳ配線を設定することができ、実施の形態３と同様の配線１２１０〜１２１５を設定することが可能となる。
【００６２】
なお、本実施の形態では機能ブロック内外の左側（下側）にＶＤＤ電源、右側（上側）にＶＳＳ電源を設定しているが、左側（下側）にＶＳＳ電源、右側（上側）にＶＤＤ電源を設定した場合も同様の効果が得られる。またブロック内に設定するＶＤＤ電源、ＶＳＳ電源を論理セルの電源に用いられている配線レイヤーと異なる配線レイヤーで設定した場合、論理セルの電源と電源接続を行ったときに、ビアを打つため配線領域を確保する電源設定を行うことができない。
【００６３】
【発明の効果】
この発明の請求項１記載の半導体集積回路の電源配線方法によれば、機能ブロック内の論理セル列と機能ブロック間に配置された論理セル列を合わせることにより、機能ブロック間論理セルに対して機能ブロック内の論理セルと同様の電源設定を行うので、機能ブロック内の論理セルを配置する論理セル配置領域と同様な論理セル配置領域を機能ブロック間にも設定する。これにより、機能ブロック間に配置された論理セルに対しても機能ブロック内の論理セル電源供給方式と同様の電源設定が可能となる。また、機能ブロック間論理セルに対し配線領域を侵害しない電源設定が可能となり、ブロック間配線に対する論理セル挿入工数を削減することが可能になる。
【００６４】
この発明の請求項２記載の半導体集積回路の電源配線方法によれば、機能ブロック内の一端側にセル電源配線もしくはセルグランド配線を機能ブロックの高さで設定し、他端側に機能ブロック内の一端側に設定した配線と異なる電源用配線を機能ブロックの高さで設定し、論理セルの電源をそれぞれ論理セルの両側に存在する電源用配線に片方ずつ接続することにより、論理セルへの電源設定を行うので、機能ブロック間に配置された論理セルの左右にはセル電源配線とセルグランド配線の対が存在することになる。このような状態で、論理セルの電源をそれぞれ片側のみに接続することにより、全ての論理セル電源の配線レイヤーのみで電源設定を行うことができ、配線領域を確保することができる。
【００６５】
この発明の請求項３記載の半導体集積回路の電源配線方法によれば、機能ブロック外の一端側にセル電源配線もしくはセルグランド配線を機能ブロックの高さで設定し、機能ブロック外の他端側に機能ブロック外の一端側に設定した配線と異なる電源用配線を機能ブロックの高さで設定し、論理セルの電源をそれぞれ論理セルの両側に存在する電源用配線に片方ずつ接続することにより、論理セルへの電源設定を行うので、機能ブロック間に配置された論理セルの左右にはセル電源配線とセルグランド配線の対が存在することになる。このような状態で、論理セルの電源をそれぞれ片側のみに接続することにより、全ての論理セル電源の配線レイヤーのみで電源設定を行うことが可能となり、かつ、機能ブロック間に配置されている論理セル数に応じて、機能ブロックの両側に設定する電源幅を変化させることができ、より最適化された電源設定を行うことが可能となる。
【００６６】
請求項４では、機能ブロック間に配置された論理セルの左右両側に電源用配線が存在している状態から機能ブロックが略９０°回転しているとき、前記機能ブロックの上側に設定された電源用配線を機能ブロックの左右どちらかに延長し、機能ブロックの下側に設定された電源用配線を機能ブロックの上側に設定された電源用配線を延長した方向とは逆方向に延長した電源用配線設定を行うので、機能ブロックが回転して配置され、論理セルの電源が上下方向に設定された場合でも、機能ブロック間に配置された論理セルの左右にはセル電源配線とセルグランド配線の対が存在することになる。このような状態で、論理セルの電源をそれぞれ左右の電源用配線に片方ずつ接続することにより、機能ブロックが回転されブロック内の電源方向が変更された場合でも電源設定が可能となる。
【００６７】
この発明の請求項５記載の半導体集積回路の電源配線方法によれば、機能ブロックの上端にセル電源配線もしくはセルグランド配線を機能ブロックの幅で設定し、機能ブロックの下端に機能ブロックの上端に設定した配線とは異なる電源用配線を機能ブロックの幅で設定し、機能ブロックの上下間に配置された論理セルに対して、論理セルの上側に存在する機能ブロックの下端に設定した電源用配線から論理セル方向に電源用配線を設定し、論理セルの下側に存在する機能ブロックの上側に設定した電源用配線から論理セル方向に電源用配線を設定することで、論理セルの左右にセル電源配線とセルグランド配線を設定するので、機能ブロック間論理セルの電源設定に際して論理セルの両側にセル電源配線とセルグランド配線の対が存在しない場合、論理セルの左右にセル電源配線とセルグランド配線の対を設定することができ、このような場合でも論理セルへの電源設定が可能となる。
【００６８】
請求項６では、機能ブロック間に配置された論理セル数、位置によって、機能ブロック外に設定された電源用配線形状を変更させるので、機能ブロックの両端に電源用配線を設定する際に、機能ブロック間に配置されている論理セルの配置位置を考慮して、必要な部分にだけ電源用配線を設定することができる。これにより、不要な部分の電源設定を行わないため、さらに配線領域を侵害しない電源設定が可能になる。
【００６９】
この発明の請求項７記載の半導体集積回路の電源配線方法によれば、論理セルの左右に存在する機能ブロックのうち論理セルと同系統電源を有する機能ブロックの左側もしくは右側の少なくとも一方の側に設定された電源用配線を機能ブロックの上側もしくは下側に通し、機能ブロックの他方の側に設定された電源用配線との間に論理セルを挟み込むように設定し、論理セルの電源をそれぞれ論理セルの左右に存在する電源用配線に片方ずつ接続することにより、論理セルへの電源設定を行うので、ＬＳＩ設定において、複数の電源系統が存在し、機能ブロック間に配置された論理セルの左右に存在する機能ブロックの電源系統が異なる場合、同電源系統の機能ブロックからブロック間に配置された論理セルへの電源設定を行うことが可能となる。
【００７０】
この発明の請求項８記載の半導体集積回路によれば、機能ブロック内に設定した論理セル配置領域と連続した論理セル配置領域を機能ブロック間に設定したので、機能ブロック間に配置された論理セルに対しても機能ブロック内の論理セル電源供給方式と同様の電源設定が可能となる。
【００７１】
この発明の請求項９記載の半導体集積回路によれば、機能ブロック内の一端側にセル電源配線もしくはセルグランド配線を機能ブロックの高さで設定し、他端側に機能ブロック内の一端側に設定した配線と異なる電源用配線を機能ブロックの高さで設定し、論理セルの両側にセル電源配線とセルグランド配線の対が存在するので、論理セルの電源をそれぞれ片側のみに接続することにより、全ての論理セル電源の配線レイヤーのみで電源設定を行うことができ、配線領域を確保することができる。
【００７２】
この発明の請求項１０記載の半導体集積回路によれば、機能ブロック外の一端側にセル電源配線もしくはセルグランド配線を機能ブロックの高さで設定し、機能ブロック外の他端側に機能ブロック外の一端側に設定した配線と異なる電源用配線を機能ブロックの高さで設定し、論理セルの両側にセル電源配線とセルグランド配線の対が存在するので、論理セルの電源をそれぞれ片側のみに接続することにより、全ての論理セル電源の配線レイヤーのみで電源設定を行うことが可能となり、かつ、機能ブロック間に配置されている論理セル数に応じて、機能ブロックの両側に設定する電源幅を変化させることができ、より最適化された電源設定を行うことが可能となる。
【００７３】
請求項１１では、機能ブロックが略９０°回転することで電源用配線が上下方向に配線され、機能ブロックの上側に設定された電源用配線を機能ブロックの左右どちらかに延長し、機能ブロックの下側に設定された電源用配線を機能ブロックの上側に設定された電源用配線を延長した方向とは逆方向に延長したので、機能ブロックが回転されブロック内の電源方向が変更された場合でも電源設定が可能となる。
【００７４】
この発明の請求項１２記載の半導体集積回路によれば、機能ブロックの上端にセル電源配線もしくはセルグランド配線を機能ブロックの幅で設定し、機能ブロックの下端に機能ブロックの上端に設定した配線とは異なる電源用配線を機能ブロックの幅で設定し、機能ブロックの上下間に配置された論理セルに対して、論理セルの上側に存在する機能ブロックの下端に設定した電源用配線から論理セル方向に電源用配線を設定し、論理セルの下側に存在する機能ブロックの上側に設定した電源用配線から論理セル方向に電源用配線を設定することで、論理セルの左右にセル電源配線とセルグランド配線を設定したので、機能ブロック間論理セルの電源設定に際して論理セルの両側にセル電源配線とセルグランド配線の対が存在しない場合でも論理セルへの電源設定が可能となる。
【００７５】
この発明の請求項１３記載の半導体集積回路によれば、論理セルの左右に存在する機能ブロックのうち論理セルと同系統電源を有する機能ブロックの左側もしくは右側の少なくとも一方の側に設定された電源用配線を機能ブロックの上側もしくは下側に通し、機能ブロックの他方の側に設定された電源用配線との間に論理セルを挟み込むように設定したので、ＬＳＩ設定において、複数の電源系統が存在し、機能ブロック間に配置された論理セルの左右に存在する機能ブロックの電源系統が異なる場合、同電源系統の機能ブロックからブロック間に配置された論理セルへの電源設定を行うことが可能となる。
【図面の簡単な説明】
【図１】（ａ）はこの発明の第１の実施の形態において機能ブロック内外の配置領域を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図である。
【図２】（ａ）はこの発明の第１の実施の形態において機能ブロック内に設定した論理セル配置領域を示す説明図、（ｂ）は機能ブロック内に論理セルが配置された状態を示す説明図である。
【図３】（ａ）はこの発明の第２の実施の形態において機能ブロック内の両側に電源を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図である。
【図４】論理セルの両側にＶＤＤ配線、ＶＳＳ配線が存在した場合の論理セル電源との接続を示した説明図である。
【図５】（ａ）はこの発明の第３の実施の形態において機能ブロック外の両側に電源を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図である。
【図６】（ａ）はこの発明の第４の実施の形態において機能ブロック外の両側に電源を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図である。
【図７】この発明の第４の実施の形態の説明図である。
【図８】（ａ）はこの発明の第５の実施の形態において機能ブロック上下に電源配線を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図である。
【図９】この発明の第５の実施の形態の説明図である。
【図１０】この発明の第６の実施の形態の説明図である。
【図１１】（ａ）はこの発明の第７の実施の形態において電源配線を設定した状態を示す説明図、（ｂ）は電源配線完了状態を示す説明図である。
【図１２】従来のリピータ挿入方法を示す説明図である。
【符号の説明】
１００ リピータセル
１０１ リピータセル
１０３ リピータ専用ブロック
２０１〜２１１ 論理セル配置領域
５０１ 機能ブロック
５０２ 機能ブロック
５０３ 論理セル
５０４ 論理セル配置領域
５０５ 論理セル
５１０ ブロック外論理セル配置領域
５２０ ブロック内論理セル電源
５２１ ブロック外論理セル電源
６０１ 機能ブロック
６０２ 論理セル
６０３ ＶＤＤ配線
６０４ ＶＳＳ配線
６０５，６０６，６０７ 論理セル
６０８〜６１３ 電源配線
７０１，７０２ ＶＤＤ配線
７０３，７０４ ＶＳＳ配線
７０５ 配線乗り換え
８０１ 機能ブロック
８０２ 論理セル
８０３ ＶＤＤ配線
８０４ ＶＳＳ配線
８０５，８０６，８０７ 論理セル
８０８〜８１３ 電源配線
９０１ 機能ブロック
９０２〜９０８ 電源配線
９０９，９１１ ＶＤＤ配線
９１０，９１２ ＶＳＳ配線
９１３〜９１８ 電源配線
１００１〜１００３ 機能ブロック
１００６ ＶＳＳ配線
１００７ ＶＤＤ配線
１００８〜１０１３ 支線電源配線
１０１４〜１０１９ 論理セル
１０２０〜１０２９ 電源配線
１１０１〜１１０６ 電源配線
１２０１ 機能ブロック
１２０２ 機能ブロック
１２０３〜１２０５ 論理セル
１２０５〜１２０７ ＶＤＤ配線
１２０８ ＶＳＳ配線
１２０９〜１２１４ 電源配線
Claims (13)
- 複数の機能ブロックからなる半導体集積回路の前記機能ブロック間に配置された論理セルに対して電源を供給する半導体集積回路の電源配線方法であって、前記機能ブロック内の論理セル列と前記機能ブロック間に配置された論理セル列を合わせることにより、前記機能ブロック間論理セルに対して前記機能ブロック内の論理セルと同様の電源設定を行うことを特徴とする半導体集積回路の電源配線方法。
- 複数の機能ブロックからなる半導体集積回路の前記機能ブロック間に配置された論理セルに対して電源を供給する半導体集積回路の電源配線方法であって、前記機能ブロック内の一端側にセル電源配線もしくはセルグランド配線を前記機能ブロックの高さで設定し、他端側に前記機能ブロック内の一端側に設定した配線と異なる電源用配線を前記機能ブロックの高さで設定し、前記論理セルの電源をそれぞれ前記論理セルの両側に存在する電源用配線に片方ずつ接続することにより、前記論理セルへの電源設定を行うことを特徴とする半導体集積回路の電源配線方法。
- 複数の機能ブロックからなる半導体集積回路の前記機能ブロック間に配置された論理セルに対して電源を供給する半導体集積回路の電源配線方法であって、前記機能ブロック外の一端側にセル電源配線もしくはセルグランド配線を前記機能ブロックの高さで設定し、前記機能ブロック外の他端側に前記機能ブロック外の一端側に設定した配線と異なる電源用配線を前記機能ブロックの高さで設定し、前記論理セルの電源をそれぞれ前記論理セルの両側に存在する電源用配線に片方ずつ接続することにより、前記論理セルへの電源設定を行うことを特徴とする半導体集積回路の電源配線方法。
- 機能ブロック間に配置された論理セルの左右両側に電源用配線が存在している状態から前記機能ブロックが略９０°回転しているとき、前記機能ブロックの上側に設定された前記電源用配線を前記機能ブロックの左右どちらかに延長し、前記機能ブロックの下側に設定された前記電源用配線を前記機能ブロックの上側に設定された電源用配線を延長した方向とは逆方向に延長した電源用配線設定を行う請求項３記載の半導体集積回路の電源配線方法。
- 複数の機能ブロックからなる半導体集積回路の前記機能ブロックの上下間に配置された論理セルの左右両側に電源用配線を設定する半導体集積回路の電源配線方法であって、前記機能ブロックの上端にセル電源配線もしくはセルグランド配線を前記機能ブロックの幅で設定し、前記機能ブロックの下端に前記機能ブロックの上端に設定した配線とは異なる電源用配線を前記機能ブロックの幅で設定し、前記機能ブロックの上下間に配置された前記論理セルに対して、前記論理セルの上側に存在する前記機能ブロックの下端に設定した電源用配線から前記論理セル方向に電源用配線を設定し、前記論理セルの下側に存在する前記機能ブロックの上側に設定した電源用配線から前記論理セル方向に電源用配線を設定することで、前記論理セルの左右にセル電源配線とセルグランド配線を設定することを特徴とする半導体集積回路の電源配線方法。
- 機能ブロック間に配置された論理セル数、位置によって、前記機能ブロック外に設定された電源用配線形状を変更させる請求項３記載の半導体集積回路の電源配線方法。
- 複数の異なる電源系統を有する機能ブロックからなる半導体集積回路の前記機能ブロック間に配置された論理セルに対して電源を供給する半導体集積回路の電源配線方法であって、前記論理セルの左右に存在する機能ブロックのうち前記論理セルと同系統電源を有する機能ブロックの左側もしくは右側の少なくとも一方の側に設定された電源用配線を前記機能ブロックの上側もしくは下側に通し、前記機能ブロックの他方の側に設定された電源用配線との間に前記論理セルを挟み込むように設定し、前記論理セルの電源をそれぞれ前記論理セルの左右に存在する前記電源用配線に片方ずつ接続することにより、前記論理セルへの電源設定を行うことを特徴とする半導体集積回路の電源配線方法。
- 複数の機能ブロック間に論理セルが配置された半導体集積回路であって、前記機能ブロック内に設定した論理セル配置領域と連続した論理セル配置領域を前記機能ブロック間に設定したことを特徴とする半導体集積回路。
- 複数の機能ブロック間に論理セルが配置された半導体集積回路であって、前記機能ブロック内の一端側にセル電源配線もしくはセルグランド配線を前記機能ブロックの高さで設定し、他端側に前記機能ブロック内の一端側に設定した配線と異なる電源用配線を前記機能ブロックの高さで設定し、前記論理セルの両側に前記セル電源配線と前記セルグランド配線の対が存在することを特徴とする半導体集積回路。
- 複数の機能ブロック間に論理セルが配置された半導体集積回路であって、前記機能ブロック外の一端側にセル電源配線もしくはセルグランド配線を前記機能ブロックの高さで設定し、前記機能ブロック外の他端側に前記機能ブロック外の一端側に設定した配線と異なる電源用配線を前記機能ブロックの高さで設定し、前記論理セルの両側に前記セル電源配線と前記セルグランド配線の対が存在することを特徴とする半導体集積回路。
- 機能ブロックが略９０°回転することで電源用配線が上下方向に配線され、前記機能ブロックの上側に設定された前記電源用配線を前記機能ブロックの左右どちらかに延長し、前記機能ブロックの下側に設定された前記電源用配線を前記機能ブロックの上側に設定された電源用配線を延長した方向とは逆方向に延長した請求項１０記載の半導体集積回路。
- 複数の機能ブロックの上下間に論理セルが配置され、この論理セルの左右両側に電源用配線が設定される半導体集積回路であって、前記機能ブロックの上端にセル電源配線もしくはセルグランド配線を前記機能ブロックの幅で設定し、前記機能ブロックの下端に前記機能ブロックの上端に設定した配線とは異なる電源用配線を前記機能ブロックの幅で設定し、前記機能ブロックの上下間に配置された前記論理セルに対して、前記論理セルの上側に存在する前記機能ブロックの下端に設定した電源用配線から前記論理セル方向に電源用配線を設定し、前記論理セルの下側に存在する前記機能ブロックの上側に設定した電源用配線から前記論理セル方向に電源用配線を設定したことを特徴とする半導体集積回路。
- 複数の異なる電源系統を有する機能ブロック間に論理セルが配置された半導体集積回路であって、前記論理セルの左右に存在する機能ブロックのうち前記論理セルと同系統電源を有する機能ブロックの左側もしくは右側の少なくとも一方の側に設定された電源用配線を前記機能ブロックの上側もしくは下側に通し、前記機能ブロックの他方の側に設定された電源用配線との間に前記論理セルを挟み込むように設定したことを特徴とする半導体集積回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002277141A JP3790202B2 (ja) | 2002-09-24 | 2002-09-24 | 半導体集積回路の電源配線方法および半導体集積回路 |
| US10/653,940 US7093222B2 (en) | 2002-09-24 | 2003-09-04 | Power supply wiring method for semiconductor integrated circuit and semiconductor integrated circuit |
| CNB031601650A CN1284110C (zh) | 2002-09-24 | 2003-09-24 | 半导体集成电路的电源布线方法与半导体集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002277141A JP3790202B2 (ja) | 2002-09-24 | 2002-09-24 | 半導体集積回路の電源配線方法および半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004119443A true JP2004119443A (ja) | 2004-04-15 |
| JP3790202B2 JP3790202B2 (ja) | 2006-06-28 |
Family
ID=31987039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002277141A Expired - Lifetime JP3790202B2 (ja) | 2002-09-24 | 2002-09-24 | 半導体集積回路の電源配線方法および半導体集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7093222B2 (ja) |
| JP (1) | JP3790202B2 (ja) |
| CN (1) | CN1284110C (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060190893A1 (en) * | 2005-02-24 | 2006-08-24 | Icera Inc. | Logic cell layout architecture with shared boundary |
| US7266787B2 (en) * | 2005-02-24 | 2007-09-04 | Icera, Inc. | Method for optimising transistor performance in integrated circuits |
| TWI361362B (en) * | 2008-03-25 | 2012-04-01 | Realtek Semiconductor Corp | Integrated circuit design method applied to a plurality of library cells and integrated circuit design system thereof |
| US9478609B2 (en) * | 2014-07-10 | 2016-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit with multiple cells having different heights |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59155144A (ja) | 1983-02-24 | 1984-09-04 | Toshiba Corp | 半導体集積回路装置 |
| JPH073840B2 (ja) | 1987-08-31 | 1995-01-18 | 株式会社東芝 | 半導体集積回路 |
| JP2668981B2 (ja) | 1988-09-19 | 1997-10-27 | 富士通株式会社 | 半導体集積回路 |
| US5283753A (en) | 1991-07-25 | 1994-02-01 | Motorola, Inc. | Firm function block for a programmable block architected heterogeneous integrated circuit |
| JP3420694B2 (ja) | 1996-12-27 | 2003-06-30 | 株式会社東芝 | スタンダードセル方式の集積回路 |
| JP3461443B2 (ja) | 1998-04-07 | 2003-10-27 | 松下電器産業株式会社 | 半導体装置、半導体装置の設計方法、記録媒体および半導体装置の設計支援装置 |
| JP2000331051A (ja) | 1999-05-20 | 2000-11-30 | Matsushita Electric Ind Co Ltd | 半導体集積回路の配線方法 |
| US6388332B1 (en) * | 1999-08-10 | 2002-05-14 | Philips Electronics North America Corporation | Integrated circuit power and ground routing |
| US6308309B1 (en) | 1999-08-13 | 2001-10-23 | Xilinx, Inc. | Place-holding library elements for defining routing paths |
| US6467074B1 (en) * | 2000-03-21 | 2002-10-15 | Ammocore Technology, Inc. | Integrated circuit architecture with standard blocks |
| US6651236B2 (en) | 2000-09-13 | 2003-11-18 | Ricoh Company, Ltd. | Semiconductor integrated circuit device, and method of placement and routing for such device |
| US6557153B1 (en) * | 2000-11-15 | 2003-04-29 | Reshape, Inc. | Method and system for implementing a user interface for performing physical design operations on an integrated circuit netlist |
-
2002
- 2002-09-24 JP JP2002277141A patent/JP3790202B2/ja not_active Expired - Lifetime
-
2003
- 2003-09-04 US US10/653,940 patent/US7093222B2/en not_active Expired - Lifetime
- 2003-09-24 CN CNB031601650A patent/CN1284110C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1494027A (zh) | 2004-05-05 |
| CN1284110C (zh) | 2006-11-08 |
| US7093222B2 (en) | 2006-08-15 |
| US20040060030A1 (en) | 2004-03-25 |
| JP3790202B2 (ja) | 2006-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100337407B1 (ko) | Lsi논리회로의배선레이아웃방법 | |
| KR100740963B1 (ko) | 배선 접속부 설계 방법 및 반도체 장치 | |
| JP2008244501A (ja) | 半導体集積回路装置 | |
| US8239809B2 (en) | 3-dimensional integrated circuit designing method | |
| JP2742735B2 (ja) | 半導体集積回路装置およびそのレイアウト設計方法 | |
| JP2002190526A (ja) | フリップチップ型半導体装置 | |
| JPH05121548A (ja) | クロツク供給回路及びクロツク供給回路を有する集積回路 | |
| JP2007250933A (ja) | 半導体集積回路およびそのレイアウト設計方法 | |
| JP2004119443A (ja) | 半導体集積回路の電源配線方法および半導体集積回路 | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| JPH0494556A (ja) | 集積回路のセルレイアウト方法 | |
| JP2002124572A (ja) | 自動配置配線装置及びそれを用いる配置配線方法 | |
| JP2009026868A (ja) | 半導体集積回路およびその設計方法 | |
| JP2008060211A (ja) | 半導体装置及びその製造方法 | |
| JP3718468B2 (ja) | 半導体集積回路 | |
| JP2010040537A (ja) | 半導体集積回路及びその設計方法 | |
| JP4209577B2 (ja) | ビア形成領域決定方法 | |
| JP2007066974A (ja) | 半導体集積回路および半導体集積回路のレイアウト方法 | |
| US20140191403A1 (en) | Multi-die semiconductor package and method of manufacturing thereof | |
| JP3541782B2 (ja) | 半導体集積回路の設計方法 | |
| JP2002164436A (ja) | 半導体集積回路装置及びその配置配線方法 | |
| JP2003167934A (ja) | 半導体集積回路の自動レイアウト方法 | |
| US20080141186A1 (en) | Semiconductor integrated circuit and design method for semiconductor integrated circuit | |
| JP5035003B2 (ja) | 配線レイアウト装置、配線レイアウト方法及び配線レイアウトプログラム | |
| JP2002343867A (ja) | 半導体集積回路装置、および階層レイアウト設計装置とその方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041119 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051215 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060330 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3790202 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |