CN1832175A - 半导体集成电路装置及其设计装置与程序 - Google Patents
半导体集成电路装置及其设计装置与程序 Download PDFInfo
- Publication number
- CN1832175A CN1832175A CNA2006100589882A CN200610058988A CN1832175A CN 1832175 A CN1832175 A CN 1832175A CN A2006100589882 A CNA2006100589882 A CN A2006100589882A CN 200610058988 A CN200610058988 A CN 200610058988A CN 1832175 A CN1832175 A CN 1832175A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- unit
- tap
- diffusion region
- trap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000009792 diffusion process Methods 0.000 claims abstract description 180
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000013461 design Methods 0.000 claims abstract description 21
- 230000007246 mechanism Effects 0.000 claims description 32
- 239000012535 impurity Substances 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 14
- 238000006073 displacement reaction Methods 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000004364 calculation method Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 13
- DCRGHMJXEBSRQG-UHFFFAOYSA-N 1-[1-(cyclooctylmethyl)-5-(hydroxymethyl)-3,6-dihydro-2H-pyridin-4-yl]-3-ethyl-2-benzimidazolone Chemical compound O=C1N(CC)C2=CC=CC=C2N1C(CC1)=C(CO)CN1CC1CCCCCCC1 DCRGHMJXEBSRQG-UHFFFAOYSA-N 0.000 description 22
- 230000008859 change Effects 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 210000001503 joint Anatomy 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
输入在衬底表面具有分别供给形成有源元件的阱的电位的抽头、和导电型与阱相反的源极扩散区的单元，将单元的抽头转换成与源极扩散区相同的导电型，作为源极区，自由地将单元的阱电位设定为任意电位。当单元中存在抽头和源极的短路部，并且短路部为导电型与抽头相同的扩散区时，将短路部转换成与源极扩散区相同的导电型，作为源极区。
Description
技术领域
本发明涉及半导体集成电路装置及其设计方法、设计装置与程序，特别是涉及标准单元方式的半导体集成电路装置和该单元的设计方法、装置与程序。
背景技术
在采用标准单元等库的半导体的布局设计中，过去采用的技术是，例如为了控制MOS晶体管的阈值，将衬底或阱的电位设定成电源电位，或与电源电压不同的电位。在该技术中，采用的方法是将用于供给阱电位的抽头配置在单元内，或在单元列之间适当配置抽头单元等。在专利文献1中，记载了以下的结构：在将多个具有用于向与电源电位不同的衬底或阱电位供电的杂质扩散区(相邻的单元和单元之间进行电连接)的单元串联配置进行布局时，在单元之间，配置有用于增强供电的增强供电用单元。增强供电用单元具有：将相邻的单元具有的杂质扩散区进行电连接的杂质扩散区；和设置在布线层、与杂质扩散区进行了电连接的供电用布线，该布线层形成在杂质扩散区的上层。源极扩散区和电源布线层的布线通过接点连接。另外，关于抽头的配置，例如在专利文献2中，公开了以下的布局方法：通过决定阱中的抽头数的合理数量，削减抽头数，来实现高密度集成。
专利文献1：特开2003-309178号公报
专利文献2：特开2004-319855号公报
图12是表示具有阱电位供电用抽头的单元的典型结构(双阱，twin well)的一例的图。在N阱(n-well)101中，设有由P+扩散区(也称“P+扩散层”)构成的源/漏极103，在P阱(p-well)102中，设有由N+扩散区(也称“N+扩散层”)构成的源/漏极104。在N阱101和P阱102中，分别设有由N+扩散区、P+扩散区构成的抽头106、107，并分别通过接点112、113与布线层的电源VDD、GND布线110、111连接，N阱101、P阱102的电位分别固定为电源VDD、GND(接地)。并且，通过与电源VDD、GND布线110、111连接的布线118、119，电源电位、GND电位被供给到源/漏极103、104的源极。在图12中，105为由多晶硅等构成的栅电极，通过栅极氧化膜配置在源极和漏极的扩散区之间的衬底上，2个栅电极105分别形成N阱101内的P沟道MOS晶体管和P阱102内的N沟道MOS晶体管的共用栅极。通过连接N阱101内的P沟道MOS晶体管的漏极和P阱102内的N沟道MOS晶体管的漏极，从而成为CMOS倒相器。
为了可向此种单元供给任意的阱电位，需要重新设计能够相对VDD或GND独立地供给抽头电位的单元等。并且，有时采用一种连接(称为“对接连接(バッティング接続)”)，通过在单元内，配置为导电型相互不同的扩散区(抽头和源极)的一部分相互连接，来使其电短路。在该对接连接中，只有抽头(源极)与供电用的金属布线连接，而通过对接连接从抽头(源极)向源极(抽头)供给电位。因此，当通过单纯地删除单元内的抽头，另行设置供给任意阱电位的布局的方法，试图减轻新的设计负担时，在带有对接连接的单元中，由于该抽头的删除，相对应的源极将变成电浮置状态，而不能准确地工作。如此，无论如何，都需要重新设计单元，需要设计、验证的时间，负担增加。
发明内容
本发明者独自发明了一种全新的设计方法与装置以及半导体装置，可以有效利用单元库资源，能够实现从阱电位为电源电位的单元向供给任意阱电位的单元的转换。
本申请所公开的发明，大致为以下的结构。
本发明的一种方式(侧面)所涉及的半导体集成电路装置，在衬底表面具有供给形成有源元件的阱的电位的抽头，并使上述抽头与源极扩散区为相同导电型。
本发明的半导体集成电路装置，具有：相同导电型的第一、第二扩散区，相向配置在衬底表层，并将配置栅极的区域夹在中间；与上述第一、第二扩散区导电型相同的第三扩散区，离开上述第一、第二扩散区，配置在衬底表层；和将上述第一扩散区和上述第三扩散区进行电连接的短路部。在本发明中，上述短路部由配置在衬底表层的第四扩散区构成。
在本发明中，电源电位或接地电位经由接点从布线层供给到上述第三扩散区。
本发明的半导体集成电路装置，具有第二单元，该第二单元相对于具有：在衬底上形成的阱；供给上述阱的电位的抽头；和形成在上述阱上、与上述阱的导电型相反的源极扩散区的单元库的第一单元，将上述抽头的导电型转换成与上述源极扩散区相同的导电型，使上述抽头的导电型与上述源极扩散区的导电型相同。
在本发明中，在上述第二单元中，在与利用上述源极扩散区置换了的上述抽头不同的位置，还具有供给上述阱的电位的抽头。
在本发明中，除了上述第二单元以外，还具有单元，该单元具有供给上述阱的电位的抽头。
本发明的半导体集成电路装置，具有：第一单元和第二单元，该第一单元具有：在衬底上形成的阱；供给上述阱电位的抽头；和形成在上述阱上、与上述阱的导电型相反的源极扩散区，该第二单元相对于上述第一单元，构成为：使上述抽头的导电型与上述源极扩散区的导电型相同。
在本发明中，在上述第一单元中，上述抽头由一个或多个抽头单元构成，该抽头单元分别具有杂质扩散区和接点，上述第二单元，将上述第一单元中的上述抽头单元用置换用的抽头单元置换而成，该置换用的抽头单元具有杂质扩散区和接点，该杂质扩散区的导电型与上述源极扩散区的导电型相同。
在本发明中，在上述第一单元中，构成上述抽头的杂质扩散区配置为：与上述源极扩散区至少在一部分连接。
在本发明中，也可以构成为：配设在衬底上层的布线层上、向上述源极扩散区供给电源电位的布线，从衬底上方看，与上述源极扩散区重叠配置，向上述源极扩散区供给电源电位的布线和上述源极扩散区，横跨相邻的多个单元延续配置，在供给上述阱电位的抽头上，可自由供给与供向上述源极扩散区的供电电位不同的电位。
本发明的其他方式(侧面)的半导体集成电路的设计方法，具有：输入单元的步骤，该单元在衬底表面具有供给形成有源元件的阱的电位的抽头；和将上述单元的上述抽头转换成与上述源极扩散区相同的导电型的步骤，并构成为：可将上述单元的阱电位自由设定为任意电位。
本发明是利用计算机进行的半导体集成电路的设计方法，提供一种含有以下步骤的半导体集成电路的设计方法：从存储了单元信息的单元库存储机构，输入单元信息，该单元具有供给形成有源元件的阱的电位的抽头、和与上述阱导电型相反的源极扩散区；对上述单元，将上述抽头转换成与上述源极扩散区相同的导电型；和将转换所得到的单元，作为可将单元的阱电位自由设定为任意电位的扩展单元，存储在扩展单元库存储机构。在本发明中，在将上述单元的上述抽头转换成与上述源极扩散区相同的导电型时，将上述单元的上述抽头的属性信息，置换成上述源极扩散区的属性信息，从而生成上述扩展单元。在本发明中，当上述单元为具有连接上述抽头和上述源极扩散区的短路部的单元、上述短路部为与上述抽头导电型相同的扩散区时，也可以将上述短路部转换成与上述源极扩散区相同的导电型，作为源极区。
本发明的其他方式(侧面)的半导体集成电路的自动设计装置，具有：从库输入单元信息的机构，该单元在衬底表面具有供给形成有源元件的阱的电位的抽头；和将上述单元的上述抽头转换成与上述源极扩散区相同的导电型，生成新的单元的机构。在本发明中，也可以另行设置供给上述阱电位的抽头，使其可自由设定任意电位作为上述阱电位。
本发明的半导体集成电路的自动设计装置，具有：单元库存储机构，存储单元的信息；扩展单元库存储机构，存储扩展单元的信息，该扩展单元可将上述单元的阱电位自由设定为任意电位；和变更机构，从上述单元库存储机构输入单元的信息，判断该单元是否是具有供给形成有源元件的阱的电位的抽头的单元，当该单元为具有上述抽头的单元时，将上述单元的上述抽头转换成与源极扩散区相同的导电型，并将转换得到的单元的信息，作为可将上述单元的阱电位自由设定为任意电位的扩展单元，存储在上述扩展单元库存储机构。在本发明中，也可以是：上述变更机构，在将上述单元的上述抽头转换成与上述源极扩散区相同的导电型时，将上述单元的上述抽头的属性信息，置换成上述源极扩散区的属性信息，生成上述扩展单元。
在本发明中，也可以是：具有存储了置换单元的置换单元存储机构，该置换单元由预定的导电型的杂质扩散区和接点构成，上述变更机构，利用上述置换单元存储机构的置换单元，将上述抽头置换成源极扩散区。
在本发明中，另行设置供给上述阱电位的抽头，使其可自由设定任意电位作为上述阱电位。
在本发明中，配设在衬底上层的布线层上、向上述源极扩散区供给电源电位的布线，从衬底上方看，与上述源极扩散区重叠配置，向上述源极扩散区供给电源电位的布线和上述源极扩散区，横跨相邻的多个单元延续配置，在供给上述阱电位的抽头上，可自由供给与供向上述源极扩散区的供电电位不同的电位。
在本发明中，上述变更机构，当上述单元为具有连接上述抽头和上述源极扩散区的短路部的单元，上述短路部为与上述抽头导电型相同的扩散区时，将上述短路部转换成与上述源极扩散区相同的导电型，作为源极区。
本发明的其他方式的计算机程序，由使构成半导体集成电路的自动设计装置的计算机运行以下处理的程序构成：从库输入单元信息，该单元在衬底表面具有供给形成有源元件的阱的电位的抽头；和将上述单元的上述抽头转换成与上述源极扩散区相同的导电型，生成新的单元。
本发明的计算机程序，由使计算机运行下述处理的程序构成：上述该计算机，构成半导体集成电路的自动设计装置，具有：单元库存储机构，存储单元的信息；和扩展单元库存储部，存储了扩展单元的信息，该扩展单元可将上述单元的阱电位自由设定为任意电位，上述处理包括：从上述单元库存储机构输入单元的布局信息，判断该单元是否是在衬底表面具有供给形成有源元件的阱电位的抽头的单元；和当该单元为具有上述抽头的单元时，将上述单元的上述抽头转换成与源极扩散区相同的导电型，并将转换得到的单元，作为可将上述单元的阱电位自由设定为任意电位的扩展单元，存储在上述扩展单元库存储机构。在本发明中，也可以使上述计算机运行以下的处理：在将上述单元的上述抽头转换成与上述源极扩散区相同的导电型时，将上述单元的上述抽头的属性信息，置换成上述源极扩散区的属性信息，从而生成上述扩展单元。
根据本发明，通过转换具有供给电源、GND电位作为阱电位的抽头的原有单元，可将其置换成供给任意电位作为阱电位的单元，从而可以实现单元库资源的有效利用。
并且，根据本发明，通过自动进行向供给任意电位作为阱电位的单元的转换，可防止因单元设计而增加工作负担。
而且，根据本发明，将电源电位供电用布线、和与该布线以接点连接的扩散区配置在互相叠加(重叠)的位置，从而可抑制晶片面积的增加。
附图说明
图1(A)、(B)是用于说明本发明一个实施例的图。
图2是示意性地表示图1(A)的沿X1-X2线的截面的图。
图3是示意性地表示图1(B)的沿Y1-Y2线的截面的图。
图4是示意性地表示本发明一个实施例的单元列的图。
图5(A)、(B)、(C)、(D)是用于说明本发明其他实施例的图。
图6(A)、(B)、(C)是用于说明本发明一个实施例的布局数据的图。
图7是用于说明本发明一个实施例的布局数据的阶层结构的图。
图8(A)、(B)是示意性地表示本发明一个实施例的置换单元的图。
图9是表示本发明一个实施例的置换后的单元的布局数据的图。
图10是表示本发明一个实施例的半导体自动设计装置的结构和处理顺序的图。
图11(A)、(B)是表示本发明其他的实施例的结构的图。
图12是表示具有现有的抽头的单元的结构的图。
具体实施方式
为了更详细地说明本发明，下面参照附图进行说明。本发明是输入在衬底表面具有供给形成有源元件的阱的电位的抽头的单元，将单元的上述抽头转换成与源极扩散区相同的导电型，并将其作为新的源极区，将上述单元的阱电位自由设定为任意电位。下面结合实施例详细说明。
图1(A)是表示将阱电位固定为电源电位(GND电位)的单元的结构的图。另外，虽然不作特别限制，在图1中表示了在半导体衬底上具有N阱和P阱的双阱结构的单元。本发明当然并非限定于此种双阱，当然也可适用于例如在P型衬底(P-substrate)上具有N阱的CMOS。图1(A)表示存储在半导体自动设计装置的单元库中的单元的结构，半导体装置以阶层结构表示。
在图1(A)中，在N阱101、P阱102内的表层，分别具有由P+扩散区(也称“P+扩散层”)构成的源/漏极103、和由N+扩散区(也称“N+扩散层”)构成的源/漏极104，在源极和漏极之间的区域，经由配设在衬底上的未图示的栅极氧化膜，设有栅电极105。在衬底表面具有抽头106、107，该抽头106、107使N阱电位为电源电位VDD，使P阱电位为接地电位GND，并具有短路部(N+扩散区)108和短路部(P+扩散区)109，该短路部(N+扩散区)108将N阱101内的抽头106(N+扩散区)和源极(P+扩散区)进行电短路，该短路部(P+扩散区)109将P阱102内的抽头107(P+扩散区)和源极(N+扩散区)进行电短路。另外，图1(A)所示图的单元的信息，注册在半导体设计自动化装置的单元库(未图示，图10的单元库存储机构)中。在此，将N阱101的抽头106和源极进行电短路的短路部(N+扩散区)108，可视为抽头106的一部分。另一方面，如果将短路部108作为P+扩散区，那么短路部108可视为源极的一部分。将P阱102的抽头107和源极进行电短路的短路部(P+扩散区)109，可视为抽头107的一部分。另一方面，如果将短路部109作为N+扩散区，那么短路部109可视为源极的一部分。如此，抽头和源极在一部分连接(P+扩散区和N+扩散区形成为在一部分连接)，例如经制造时的硅化物工艺使其互相短路。并且，虽然与本发明的主题没有直接关系，通过抽出各层(属性)，可自动生成各层中的布局信息。
本发明是转换例如存储在单元库中的图1(A)的单元，生成可供给任意阱电位的单元。
图1(B)是表示转换图1(A)所示的单元、生成可供给任意阱电位的单元的结构的图。
参照图1(B)，将图1(A)的N阱101内的抽头106的杂质扩散区(N+扩散区)作为与图1(A)导电型相反的P+扩散区，作为源极区103A；将图1(A)的P阱内的抽头107的杂质扩散区(P+扩散区)作为导电型相反的N+扩散区，作为源极区104A。然后，短路部108A、109A也分别与源极区103A、104A相同的导电型。向N阱101供给任意阱电位的抽头106(N+扩散区和接点)、向P阱102供给任意阱电位的抽头107(P+扩散区和接点)，分别与源极区103A、104A相对，设置在其外侧(图1的上侧和下侧)。向抽头106、107，分别从供给任意电位的布线114、115通过接点116、117供给任意的电位(阱电位)。
图2是示意性地表示图1(A)的沿X1-X 2线的截面的图。参照图2，构成为在半导体衬底100上具有N阱101和P阱102的双阱结构，在N阱101内，抽头106(N+扩散区)和源极103(P+扩散区)利用短路部108(N+扩散区)连接，P阱102内的抽头107(P+扩散区)和源极104(N+扩散区)利用短路部109(P+扩散区)连接。
图3是示意性地表示图1(B)的沿Y1-Y2线的截面的图。参照图3，构成为在半导体衬底100上具有N阱101和P阱102的双阱结构，在N阱101内的源极103A(P+扩散区)上，从电源布线110经由接点112供给电源电位VDD，源极103A(P+扩散区)经由短路部108A(P+扩散区)和MOS晶体管的源极103(P+扩散区)连接。在P阱102内的源极104A(N+扩散区)上，从GND布线111经由接点113供给GND电位，源极104A(N+扩散区)经由短路部109A(N+扩散区)和MOS晶体管的源极104(N+扩散区)连接。在N阱101内，在源极103A的外侧，设有抽头106(N+扩散区)，经由布线114、接点116被供给任意电位。并且，在P阱102内，在源极104A的外侧，设有抽头107(P+扩散区)，经由布线115、接点117被供给任意电位。通过将图1(A)、图2所示的单元如后面所述自动转换而得到图1(B)、图3所示结构的单元。即，可大幅度地缩短向阱供给任意电位的单元的设计工序、TAT，可实现单元库的有效利用。
另外，在本实施例中，也可以使图1(A)的单元和图1(B)的单元(将抽头转换成源极扩散区后的单元)混在一起而配置。此时，优选的是，采用在某个区域中，由将抽头转换成源极扩散区后的单元(参照图1(B))构成宏(マクロ)，在另外的区域，由抽头转换前的单元(参照图1(A))构成宏的方法。
图4是表示本发明其他实施例的布局结构的图，表示在多个单元配置成的一列之中的2个单元(单元1、单元2)。图4的单元1，是图1(B)的单元，单元2是用于向阱供给任意电位的抽头单元。即，在一个单元列内，至少配置有一个抽头单元。更详细而言，在图4的单元1中，连接N阱101内的源/漏极103的源极扩散区和源极扩散区103A的短路部108A，由P+扩散区构成，连接P阱102内的源/漏极104的源极扩散区和源极扩散区104A的短路部109A，由N+扩散区构成。抽头单元2，具有向N阱101、P阱102供给任意电位的抽头106、107。如此，也可以在单元列的单元间配置抽头单元。在单元2中，抽头106由N+扩散区和接点116构成，从布线114供给任意的电位。抽头107由P+扩散区和接点117构成，从布线115供给任意的电位。即，在N阱101、P阱102中，从布线114、115向抽头106、107供给任意的电位。
并且，在图4所示的结构中，N阱101的源极103A和P阱102的源极104A，相对于单元列(单元1、单元2、…)共同连接而设置，经由接点112、113和电源布线110、GND布线111连接，在单元1中，经由短路部108A、109A，向源/漏极103和104各自的源极供给VDD、GND电位。电源布线110、GND布线111分别配置在与源极103A、104A重叠的位置。另外，也可以是将含有图1(A)的单元(阱电位、VDD、GND电位)的电路块和含有图1(B)的单元(阱电位为任意)的电路块设置在相同列的结构。
图5是表示本发明其他实施例的结构的图。图5(A)是表示将阱电位固定为电源电位的单元的结构的图，向N阱101供给电源电位VDD的抽头106，以由N+扩散区和接点构成的单元A(参照图5(C))为单位，多个该单元A排列成一列。向P阱102供给GND电位的抽头107，以由P+扩散区和接点构成的单元B(参照图5(D))为单位，多个单元B排列成一列。
图5(B)所示的单元，是将图5(A)所示的单元，按照本发明，转换成了供给任意阱电位的结构的单元。如图5(B)所示，将由P+扩散区和接点构成的单元B(参照图5(D))作为N阱101的源极103A使用。将由N+扩散区和接点构成的单元A(参照图5(C))作为P阱102的源极104A使用。
而且，将由N+扩散区和接点构成的单元A(参照图5(C))作为N阱的抽头106利用。然后，将由P+扩散区和接点构成的单元B(参照图5(D))作为P阱的抽头107利用。另外，在图5(A)所示的例中，例如分别构成抽头106、107的单元A、B，配置在所有的抽头区域(在图5中，为9个)，但是当然也可以有空位。
图6是用于说明本发明一个实施例的布局数据的图。单元库的布局数据，由具有层的属性的图形信息构成。作为属性，在本实施例中，具有层信息。从1层到6层，由P阱、N阱、P+扩散层、N+扩散层、多晶硅、接点构成，11层为金属1层(第一金属布线层)。进行从图1(A)的单元向图1(B)的单元的转换时，对于图1(A)的抽头106的属性，进行从N+扩散层向P+扩散层的转换。此时，如图6所示，通过将形成图1(A)的抽头的属性的4层(N+扩散层)变换成3层(P+扩散层)，即可进行向图1(B)的单元的源极103A的转换。
在本实施例中，布局数据如图7所示，可采取阶层结构。例如单元C(向阱供给电源电位VDD的抽头单元)，将多个由N+扩散区和接点构成的单元A排列成一列，构成N阱的抽头106，将多个由P+扩散区和接点构成的单元B排列成一列，构成P阱的抽头107。
相对于图7的单元，将由N+扩散区和接点构成的单元A，用由P+扩散区和接点构成的单元E(参照图8(B))置换，将由P+扩散区和接点构成的单元B，用由N+扩散区和接点构成的单元D(参照图8(A))置换，即可得到如图9所示的单元的布局数据。即，得到将供给阱电位的抽头置换成了源极的单元。
其次，对本发明一个实施例的单元变更的方法和系统进行说明。图10是表示本发明一个实施例的装置的结构的图。在单元库存储机构10中，存储有具有例如图7等所示的布局数据(作为属性，具有层信息，采取阶层结构)的单元。
在置换用单元存储机构11中，存储有置换用单元(参照例如图8(A)、图8(B))。
抽头-源极变更机构12，读出单元库存储机构10中存储的单元信息，检索含有供给阱电位的抽头的单元，将该单元用杂质扩散区的导电型与抽头相反的置换用单元(参照图8(A)、图8(B))进行置换。
此时，抽头-源极变更机构12，相对于单元信息，检索在导电型与阱相同的杂质扩散区，是否有连接着供电用的金属布线或接点的部分，当在导电型与阱相同的杂质扩散区，存在连接着供电用的金属布线或接点的部分时，就判断该部分为抽头。如果结合图7所示例的情况进行说明，就是与N阱101相同的导电型(N+扩散层)，连接着供电用的金属布线和接点的单元A所连接着的部分106，作为抽头被检索。对于P阱，也是单元B的排列作为抽头107被检索。
抽头-源极变更机构12，将图7的单元A用由P+扩散区和接点构成的单元E(参照图8(B))置换，将由P+扩散区和接点构成的单元B用由N+扩散区和接点构成的单元D(参照图8(A))置换。并且，图7的短路部108、109，当其与源/漏极为相反的导电型时，也以掺杂的杂质作为相反的导电型，得到图9的短路部108A、109A。
并且，为了相对源极电位独立地供给阱电位，也可以重新增加抽头。
被置换了的单元，被存储在扩展单元库存储机构13中。布局机构14(布局工具)，在配置向阱供给任意电位的单元时，用扩展单元库存储机构13中存储的单元的布局数据(参照例如图1(B))进行布局。在配置向阱供给固定电位的单元时，用单元库存储机构10中存储的单元的布局数据(参照例如图1(A))进行布局。
另外，图10所示的系统，安装在构成半导体设计自动化装置的计算机系统(具有输入输出装置、存储器等的EWS(工程工作站)、或个人计算机)等中，可通过计算机软件的控制来实现。
图11是表示本发明其他实施例的结构的图。参照图11(A)，源极103A、104A(参照例如图1(B)、图4等)和供给源极电位的电源布线110、111(VDD或GND，或者VDD和GND二者)，连续地配置在相邻单元间，从上面看衬底表面，为相互重叠地配置。
图11(B)是表示图11(A)的Y方向的截面的图。如图11(B)所示，N阱101的源极103A和VDD布线110、P阱102的源极104A和GND布线111重叠配置。通过所述的结构，抑制晶片面积的增加。
上面结合上述实施例说明了本发明，但本发明并不只限于上述实施例的结构，当然也包含在本发明的范围内、只要是本领域普通技术人员即可能得到的各种变形、修改。
Claims (15)
1.一种半导体集成电路装置，其特征在于，
具有第二单元，该第二单元相对于具有：在衬底上形成的阱；供给上述阱的电位的抽头；和形成在上述阱上、与上述阱的导电型相反的有源元件的源极扩散区的第一单元，形成为：
将上述抽头的导电型转换成与上述源极扩散区相同的导电型，使上述抽头的导电型与上述源极扩散区的导电型相同。
2.根据权利要求1所述的半导体集成电路装置，其特征在于，
在上述第二单元中，在与利用上述源极扩散区置换了的上述抽头不同的位置，还具有供给上述阱的电位的抽头。
3.根据权利要求1所述的半导体集成电路装置，其特征在于，
除了上述第二单元以外，还具有单元，该单元具有供给上述阱的电位的抽头。
4.根据权利要求1所述的半导体集成电路装置，其特征在于，
具有上述第一单元。
5.根据权利要求1所述的半导体集成电路装置，其特征在于，
在上述第一单元中，上述抽头由一个或多个抽头单元构成，该抽头单元分别具有杂质扩散区和接点，
上述第二单元，将上述第一单元中的上述抽头单元利用置换用的抽头单元置换而成，该置换用的抽头单元具有杂质扩散区和接点，该杂质扩散区的导电型与上述源极扩散区的导电型相同。
6.根据权利要求1所述的半导体集成电路装置，其特征在于，
在上述第一单元中，构成上述抽头的杂质扩散区配置为：与上述源极扩散区至少在一部分连接。
7.根据权利要求1所述的半导体集成电路装置，其特征在于，
构成为：
配设在衬底上层的布线层上、向上述源极扩散区供给电源电位的布线，从衬底上方看，与上述源极扩散区重叠配置，
向上述源极扩散区供给电源电位的布线和上述源极扩散区，横跨相邻的多个单元延续配置，
在供给上述阱的电位的抽头上，可自由供给与供向上述源极扩散区的供电电位不同的电位。
8.一种半导体集成电路的自动设计装置，其特征在于，
具有：
单元库存储部，存储单元的信息；
扩展单元库存储部，存储扩展单元的信息，该扩展单元可将上述单元的阱电位自由设定为任意电位；和
变更部，从上述单元库存储部输入单元的信息，判断该单元是否是具有供给形成有源元件的阱的电位的抽头的单元，当该单元为具有上述抽头的单元时，将上述单元的上述抽头转换成与源极扩散区相同的导电型，并将转换得到的单元的信息，作为可将上述单元的阱电位自由设定为任意电位的扩展单元，存储在上述扩展单元库存储部。
9.根据权利要求8所述的半导体集成电路的自动设计装置，其特征在于，
上述变更部，在将上述单元的上述抽头转换成与上述源极扩散区相同的导电型时，将上述单元的上述抽头的属性信息，置换成上述源极扩散区的属性信息，生成上述扩展单元。
10.根据权利要求8所述的半导体集成电路的自动设计装置，其特征在于，
具有存储了置换单元的置换单元存储部，该置换单元由预定的导电型的杂质扩散区和接点构成，
上述变更部，利用上述置换单元存储部的置换单元，将上述抽头置换成源极扩散区。
11.根据权利要求8所述的半导体集成电路的自动设计装置，其特征在于，
另行设置供给上述阱电位的抽头，使其可自由设定任意电位作为上述阱电位。
12.根据权利要求8所述的半导体集成电路的自动设计装置，其特征在于，
构成为：
配设在衬底上层的布线层上、向上述源极扩散区供给电源电位的布线，从衬底上方看，与上述源极扩散区重叠配置，
对上述源极扩散区供给电源电位的布线和上述源极扩散区，横跨相邻的多个单元延续配置，
在供给上述阱的电位的抽头上，可自由供给与供向上述源极扩散区的供电电位不同的电位。
13.根据权利要求8所述的半导体集成电路的自动设计装置，其特征在于，
上述变更部在上述单元为具有连接上述抽头和上述源极扩散区的短路部的单元、上述短路部为与上述抽头导电型相同的扩散区时，将上述短路部转换成与上述源极扩散区相同的导电型，并作为源极区。
14.一种程序，使计算机运行下述处理：
上述该计算机，构成半导体集成电路的自动设计装置，具有：
单元库存储机构，存储单元的信息；和
扩展单元库存储机构，存储了扩展单元的信息，该扩展单元可将上述单元的阱电位自由设定为任意电位，
上述处理包括：
从上述单元库存储机构输入单元的布局信息，判断该单元是否是在衬底表面具有供给形成有源元件的阱的电位的抽头的单元；和
当该单元为具有上述抽头的单元时，将上述单元的上述抽头转换成与源极扩散区相同的导电型，并将转换得到的单元，作为可将上述单元的阱电位自由设定为任意电位的扩展单元，存储在上述扩展单元库存储机构。
15.根据权利要求14所述的程序，其特征在于，
使上述计算机运行以下的处理：
在将上述单元的上述抽头转换成与上述源极扩散区相同的导电型时，将上述单元的上述抽头的属性信息，置换成上述源极扩散区的属性信息，从而生成上述扩展单元。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005067127A JP4827422B2 (ja) | 2005-03-10 | 2005-03-10 | 半導体集積回路装置の設計方法と装置並びにプログラム |
| JP2005-067127 | 2005-03-10 | ||
| JP2005067127 | 2005-03-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1832175A true CN1832175A (zh) | 2006-09-13 |
| CN1832175B CN1832175B (zh) | 2011-09-07 |
Family
ID=36969905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006100589882A Expired - Fee Related CN1832175B (zh) | 2005-03-10 | 2006-03-09 | 半导体集成电路装置及其设计装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7687864B2 (zh) |
| JP (1) | JP4827422B2 (zh) |
| CN (1) | CN1832175B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101673711A (zh) * | 2008-09-11 | 2010-03-17 | 株式会社瑞萨科技 | 半导体集成电路器件及其制造方法 |
| CN110034107A (zh) * | 2018-01-11 | 2019-07-19 | 三星电子株式会社 | 半导体装置、设计其版图的方法以及其制造方法 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009032788A (ja) * | 2007-07-25 | 2009-02-12 | Renesas Technology Corp | 半導体装置 |
| JP5155617B2 (ja) * | 2007-07-27 | 2013-03-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2009158728A (ja) * | 2007-12-27 | 2009-07-16 | Renesas Technology Corp | 半導体装置 |
| US8079008B2 (en) * | 2008-03-31 | 2011-12-13 | Broadcom Corporation | High-speed low-leakage-power standard cell library |
| JP5638760B2 (ja) * | 2008-08-19 | 2014-12-10 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5357473B2 (ja) | 2008-09-09 | 2013-12-04 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP5410082B2 (ja) | 2008-12-12 | 2014-02-05 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP5230593B2 (ja) * | 2009-12-25 | 2013-07-10 | パナソニック株式会社 | 半導体装置及びその設計方法 |
| CN102870207A (zh) | 2010-10-26 | 2013-01-09 | 松下电器产业株式会社 | 半导体装置 |
| US8896082B1 (en) * | 2012-03-23 | 2014-11-25 | Actlight, S.A. | Solar cell systems and integration with CMOS circuitry |
| JP5938277B2 (ja) | 2012-06-08 | 2016-06-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9799575B2 (en) | 2015-12-16 | 2017-10-24 | Pdf Solutions, Inc. | Integrated circuit containing DOEs of NCEM-enabled fill cells |
| US9805994B1 (en) | 2015-02-03 | 2017-10-31 | Pdf Solutions, Inc. | Mesh-style NCEM pads, and process for making semiconductor dies, chips, and wafers using in-line measurements from such pads |
| US10199283B1 (en) | 2015-02-03 | 2019-02-05 | Pdf Solutions, Inc. | Method for processing a semiconductor wager using non-contact electrical measurements indicative of a resistance through a stitch, where such measurements are obtained by scanning a pad comprised of at least three parallel conductive stripes using a moving stage with beam deflection to account for motion of the stage |
| US10593604B1 (en) | 2015-12-16 | 2020-03-17 | Pdf Solutions, Inc. | Process for making semiconductor dies, chips, and wafers using in-line measurements obtained from DOEs of NCEM-enabled fill cells |
| US10978438B1 (en) | 2015-12-16 | 2021-04-13 | Pdf Solutions, Inc. | IC with test structures and E-beam pads embedded within a contiguous standard cell area |
| US10269783B2 (en) * | 2016-01-22 | 2019-04-23 | Arm Limited | Implant structure for area reduction |
| US9929063B1 (en) | 2016-04-04 | 2018-03-27 | Pdf Solutions, Inc. | Process for making an integrated circuit that includes NCEM-Enabled, tip-to-side gap-configured fill cells, with NCEM pads formed from at least three conductive stripes positioned between adjacent gates |
| US9653446B1 (en) | 2016-04-04 | 2017-05-16 | Pdf Solutions, Inc. | Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, TS-short-configured, and AA-short-configured, NCEM-enabled fill cells |
| US9905553B1 (en) | 2016-04-04 | 2018-02-27 | Pdf Solutions, Inc. | Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, GATECNT-short-configured, and metal-short-configured, NCEM-enabled fill cells |
| US9748153B1 (en) | 2017-03-29 | 2017-08-29 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second does of standard cell compatible, NCEM-enabled fill cells, with the first DOE including side-to-side short configured fill cells, and the second DOE including tip-to-side short configure |
| US9773774B1 (en) | 2017-03-30 | 2017-09-26 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including chamfer short configured fill cells, and the second DOE including corner short configured fill cells |
| US9768083B1 (en) | 2017-06-27 | 2017-09-19 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including snake open configured fill cells |
| US9786649B1 (en) | 2017-06-27 | 2017-10-10 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including via open configured fill cells, and the second DOE including stitch open configured fill cells |
| US10096530B1 (en) | 2017-06-28 | 2018-10-09 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including stitch open configured fill cells |
| US9865583B1 (en) | 2017-06-28 | 2018-01-09 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including snake open configured fill cells, and the second DOE including stitch open configured fill cells |
| US20210249400A1 (en) | 2020-02-07 | 2021-08-12 | Renesas Electronics Corporation | Semiconductor device |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58211222A (ja) * | 1982-05-31 | 1983-12-08 | Sharp Corp | 定電圧回路 |
| JPH04267553A (ja) * | 1991-02-22 | 1992-09-24 | Fujitsu Ltd | 半導体集積回路 |
| JP3097186B2 (ja) * | 1991-06-04 | 2000-10-10 | ソニー株式会社 | 固体撮像装置 |
| KR950009815B1 (ko) * | 1991-12-23 | 1995-08-28 | 삼성전자주식회사 | 트리플웰 구조를 가지는 고집적 반도체 메모리 장치 |
| JP2953482B2 (ja) * | 1992-01-17 | 1999-09-27 | 日本電気株式会社 | Ｃｍｏｓ集積回路 |
| US5473183A (en) * | 1992-02-21 | 1995-12-05 | Sony Corporation | Semiconductor device of a first conductivity type which has a first well of a second conductivity type formed therein and a second well of the first conductivity type formed in the first well and a pair of MOSFET formed in the first and second wells |
| JP3635681B2 (ja) * | 1994-07-15 | 2005-04-06 | ソニー株式会社 | バイアス回路の調整方法、電荷転送装置、及び電荷検出装置とその調整方法 |
| JP3641511B2 (ja) * | 1995-06-16 | 2005-04-20 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6023186A (en) * | 1996-04-30 | 2000-02-08 | Kabushiki Kaisha Toshiba | CMOS integrated circuit device and inspection method thereof |
| US6750527B1 (en) * | 1996-05-30 | 2004-06-15 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device having a plurality of wells, test method of testing the semiconductor integrated circuit device, and test device which executes the test method |
| US6285052B1 (en) * | 1997-09-26 | 2001-09-04 | Advanced Micro Devices, Inc. | Integrated capacitor |
| JP3257525B2 (ja) | 1998-10-20 | 2002-02-18 | 日本電気株式会社 | 半導体集積回路装置 |
| JP2000332118A (ja) * | 1999-05-24 | 2000-11-30 | Matsushita Electric Ind Co Ltd | スタンダードセルと半導体集積回路装置とそのレイアウト設計方法 |
| JP4521088B2 (ja) * | 2000-03-27 | 2010-08-11 | 株式会社東芝 | 半導体装置 |
| US6376870B1 (en) * | 2000-09-08 | 2002-04-23 | Texas Instruments Incorporated | Low voltage transistors with increased breakdown voltage to substrate |
| US6586817B1 (en) * | 2001-05-18 | 2003-07-01 | Sun Microsystems, Inc. | Device including a resistive path to introduce an equivalent RC circuit |
| US6403992B1 (en) * | 2001-06-05 | 2002-06-11 | Integrated Technology Express Inc. | Complementary metal-oxide semiconductor device |
| US6784500B2 (en) * | 2001-08-31 | 2004-08-31 | Analog Devices, Inc. | High voltage integrated circuit amplifier |
| JP2003309178A (ja) * | 2003-04-11 | 2003-10-31 | Matsushita Electric Ind Co Ltd | 半導体装置のレイアウト構造およびレイアウト設計方法 |
| JP2004319855A (ja) | 2003-04-17 | 2004-11-11 | Seiko Epson Corp | レイアウト設計方法、集積回路、及び電子機器 |
-
2005
- 2005-03-10 JP JP2005067127A patent/JP4827422B2/ja active Active
-
2006
- 2006-03-09 CN CN2006100589882A patent/CN1832175B/zh not_active Expired - Fee Related
- 2006-03-09 US US11/371,078 patent/US7687864B2/en active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101673711A (zh) * | 2008-09-11 | 2010-03-17 | 株式会社瑞萨科技 | 半导体集成电路器件及其制造方法 |
| CN101673711B (zh) * | 2008-09-11 | 2014-06-04 | 瑞萨电子株式会社 | 半导体集成电路器件及其制造方法 |
| CN110034107A (zh) * | 2018-01-11 | 2019-07-19 | 三星电子株式会社 | 半导体装置、设计其版图的方法以及其制造方法 |
| CN110034107B (zh) * | 2018-01-11 | 2024-05-10 | 三星电子株式会社 | 半导体装置、设计其版图的方法以及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060202231A1 (en) | 2006-09-14 |
| US7687864B2 (en) | 2010-03-30 |
| JP4827422B2 (ja) | 2011-11-30 |
| JP2006253375A (ja) | 2006-09-21 |
| CN1832175B (zh) | 2011-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1832175A (zh) | 半导体集成电路装置及其设计装置与程序 | |
| CN1160861C (zh) | 使用参考电压产生负电压 | |
| CN2736921Y (zh) | 标准元件单元反偏压架构 | |
| US6938226B2 (en) | 7-tracks standard cell library | |
| CN1838411A (zh) | 半导体集成电路器件及固定其阱势的设计方法 | |
| CN1707799A (zh) | 半导体集成电路、升压电路和电容器 | |
| US10847523B1 (en) | Stacked memory and ASIC device | |
| CN101038918A (zh) | 半导体集成电路设备及虚拟图案排列方法 | |
| CN1949522A (zh) | 非易失性存储单元与集成电路 | |
| CN1299351C (zh) | 半导体器件及其制造方法 | |
| CN1750251A (zh) | 半导体装置的设计方法及半导体装置 | |
| US6396087B1 (en) | Semiconductor integrated circuit | |
| CN1126111C (zh) | 多端口随机存取存储器的整体布线管理装置与方法 | |
| CN101038790A (zh) | 由低电压晶体管实现的用于半导体存储器的电平转换器 | |
| US20080197416A1 (en) | Semiconductor protection circuit, method for fabricating the same and method for operating semiconductor protection circuit | |
| CN1681125A (zh) | 半导体集成电路 | |
| CN1542960A (zh) | 半导体器件及其设计方法 | |
| CN1286118C (zh) | 半导体存储器件 | |
| CN1822347A (zh) | 半导体集成电路及半导体集成电路的配置布线方法 | |
| CN1697184A (zh) | 半导体存储装置 | |
| US7423453B1 (en) | Efficient integrated circuit layout scheme to implement a scalable switching network used in interconnection fabric | |
| CN1356726A (zh) | 半导体存储器及其制造方法 | |
| CN1146050C (zh) | 具有两对晶体管和一对负载元件的静态存储单元 | |
| CN1976031A (zh) | 布图设计方法和布图设计工具 | |
| CN1217414C (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder |
Address after: Tokyo, Japan Patentee after: Renesas Electronics Corporation Address before: Kanagawa, Japan Patentee before: Renesas Electronics Corporation |
|
| CP02 | Change in the address of a patent holder | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110907 Termination date: 20190309 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |