JP2003309178A - 半導体装置のレイアウト構造およびレイアウト設計方法 - Google Patents

Abstract

(57)【要約】 【課題】 基板またはウェル電位を電源電位と独立に給
電可能なレイアウト構造において、レイアウト面積の増
大を抑えつつ、基板またはウェル電位や電源電位の電位
降下を抑える。 【解決手段】 電源電位と異なる基板またはウェル電位
を給電するための不純物拡散領域を有するセルを複数個
直列に配置してレイアウトを構成する際に、セル同士の
間に、補強給電を行うための補強給電用セルを配置す
る。不純物拡散領域１０３、１０４はそれぞれ連続して
接続される。補強給電用セルの給電用配線３０５からは
正の電位ＮＷＶＤＤが、給電用配線３０６からは負の電
位ＰＷＶＳＳが、基板またはウェル電位の補強のために、
それぞれ給電される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
レイアウト構造に関するものであり、特に、基板または
ウェル電位を電源電位と独立に給電可能なレイアウト構
造と、このような構造のレイアウト設計方法に関する技
術に属する。

【０００２】

【従来の技術】近年、ＭＯＳ（Metal Oxide Semiconduc
tor ）トランジスタを用いたＬＳＩにおいて、スタンバ
イ電流を低減させることが重要になっている。しかしな
がら、プロセスの微細化やＬＳＩの低電圧化に伴う閾値
電圧の低下によって、トランジスタのオフ状態における
リーク電流は、無視できない程度にまで増大している。

【０００３】このような問題に対し、基板またはウェル
電位をソース電位と異なる値に設定し、閾値電圧を見か
け上高く設定することによって、トランジスタのリーク
電流を低減させる方法が知られている。この方法では、
Ｎ型トランジスタについては基板電位をソース電位より
も低く設定し、Ｐ型トランジスタについては基板電位を
ソース電位よりも高く設定する。また、この方法を用い
るためには、自動配置配線を用いたＬＳＩ設計におい
て、スタンダードセルライブラリに含まれるセルデータ
について、基板またはウェル電位をソース電位と異なる
値に設定可能にする必要がある。

【０００４】図１０は従来のセルレイアウト構造の一例
を示す図である。図１０に示すレイアウト構造では、Ｐ
型ＭＯＳトランジスタ（以下「ＰＭＯＳ」と記す）ＴＰ
７の基板またはウェルはＮウェル上高濃度Ｎ型不純物拡
散領域７０３からコンタクトホールを介し、正の電源電
位ＶＤＤが給電されるＶＤＤ配線７０５に接続されてい
る。また、ＰＭＯＳ ＴＰ７のソース７０１はコンタク
トホールを介しＶＤＤ配線７０５に接続されている。一
方、ＮＭＯＳトランジスタ（以下「ＮＭＯＳ」と記す）
ＴＮ７の基板またはウェルはＰウェル上高濃度Ｐ型不純
物拡散領域７０４からコンタクトホールを介し、負の電
源電位ＶＳＳが給電されるＶＳＳ配線７０６に接続され
ている。また、ＮＭＯＳ ＴＮ７のソース７０２はコン
タクトホールを介しＶＳＳ配線７０６に接続されてい
る。このため、図１０に示す構造では、基板またはウェ
ル電位とソース電位とは共有されており、基板またはウ
ェル電位をソース電位すなわち電源電位と異なる電位に
設定することができない。

【０００５】図１１は従来のセルレイアウト構造の一例
を示す図であり、基板またはウェル電位と電源電位とが
分離して給電可能に構成された構造を示す図である。す
なわち、図１１の構造では、ＰＭＯＳ ＴＰ８の基板ま
たはウェル電位はＶＤＤ配線８０５とは分離した配線８
０７から給電することができ、ＮＭＯＳ ＴＮ８の基板
またはウェル電位はＶＳＳ配線８０６とは分離した配線
８０８から給電することができる。このため、図１１に
示す構造では、基板またはウェル電位として、ソース電
位とは異なる電位を給電することができる。

【０００６】図１２は従来のセルレイアウト構造の一例
を示す図であり、基板またはウェル電位と電源電位とが
分離して給電可能に構成された構造を示す図である（特
開平１０−１５４７５６号公報参照）。図１２におい
て、ＶＤＤ配線９０１およびＶＳＳ配線９０２はセル内
配線のための第１の配線層の上層に形成された第２の配
線層に設けられている。ＰＭＯＳ ＴＰ９の基板または
ウェル電位はＰＭＯＳ基板またはＮウェル上の高濃度Ｎ
型不純物拡散領域９０４から給電され、ＶＤＤ配線９０
１からは給電されない。また、ＮＭＯＳ ＴＮ９の基板
またはウェル電位はＮＭＯＳ基板またはＰウェル上の高
濃度Ｐ型不純物拡散領域９０３から給電され、ＶＳＳ配
線９０２からは給電されない。基板またはウェル電位を
給電する配線は、電源配線や信号線に用いられない配線
層に設けられる。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
レイアウト構造には、以下のような問題がある。

【０００８】まず、図１１に示すレイアウト構造では、
図１０の構造と比べて、各電源配線８０５〜８０８の配
線幅が狭くなる。このため、電源配線のシート抵抗が増
加し、給電経路において電位降下が生じやすくなる。例
えばソース電位が下がると、トランジスタの能力が低下
し、ひいてはＬＳＩの性能が劣化する。一方、電源配線
の配線幅を広く保とうとすると、その分、セルを高くす
る必要が生じ、セル面積が増大する。さらに、電源配線
の配線幅が狭くなると、駆動能力の高いトランジスタが
接続されたときにＥＭ（Electro-Migration ）等の現象
が生じやすくなり、配線の信頼性が低下する。このた
め、トランジスタサイズを制限する等の対処が必要にな
る。

【０００９】また、図１２のセルレイアウト構造では、
電源配線を第２の配線層にのみ形成している。このた
め、自動配置配線等を用いたＬＳＩ設計において、第２
の配線層における配線レイアウトの自由度を上げたい場
合には、電源配線の配線幅を狭めざるを得ず、これによ
り、配線抵抗によって電源電位が降下する。このため、
ソース電位が下がり、トランジスタの能力が低下し、ひ
いてはＬＳＩの性能が劣化する。

【００１０】また、図１２のセルレイアウト構造では、
基板またはウェル電位の給電が不純物拡散領域によって
行われている。不純物拡散領域は配線層に比べて１桁以
上シート抵抗が高いため、電位降下が生じやすい。この
ため、基板またはウェル電位が安定せず、トランジスタ
の閾値変動等が生じ、ＬＳＩ動作の信頼性が低下した
り、スタンバイリーク電流が十分抑制できない、といっ
た問題が生じる。また、電位降下を防ぐために、補強配
線を所定間隔で挿入する方法も考えらるが、この場合で
も、配線層を用いた場合に比べて補強配線の本数を大幅
に増やす必要があるので、チップ面積の増大が懸念され
る。

【００１１】前記の問題に鑑み、本発明は、基板または
ウェル電位を電源電位と独立に給電可能なレイアウト構
造において、レイアウト面積の増大を抑えつつ、基板ま
たはウェル電位や電源電位の電位降下を抑えることを課
題とする。

【００１２】

【課題を解決するための手段】前記の課題を解決するた
めに、請求項１の発明が講じた解決手段は、半導体装置
のレイアウト構造として、複数のセルが直列に配置され
たセル行と、前記セル行において前記セル同士の間のい
ずれかに配置された補強給電用セルとを備え、前記各セ
ルは、電源電位と異なる基板またはウェル電位を給電す
るための不純物拡散領域を有し、この不純物拡散領域は
隣接するセル同士で電気的に接続されるものであり、前
記補強給電用セルは、隣接するセルが有する前記不純物
拡散領域を電気的に接続する給電用不純物拡散領域と、
前記給電用不純物拡散領域の上層に形成された配線層に
設けられ、前記給電用不純物拡散領域と電気的に接続さ
れた給電用配線とを備えたものである。

【００１３】請求項１の発明によると、補強給電用セル
の給電用配線から基板またはウェル電位を補強給電する
ことができるので、基板またはウェル電位の給電経路に
おける電位降下を防ぐことができ、基板またはウェル電
位をより安定させることができる。

【００１４】そして、請求項２の発明では、前記請求項
１の半導体装置のレイアウト構造における補強給電用セ
ルは、前記セル行においてほぼ一定間隔で配置されてい
るものとする。

【００１５】また、請求項３の発明では、前記請求項１
の半導体装置のレイアウト構造において、前記セル行は
複数個設けられており、前記補強給電用セルは、セル行
に直交する方向においてほぼ直線状になるように前記各
セル行に配置されているものとする。

【００１６】また、請求項４の発明が講じた解決手段
は、レイアウト設計方法として、複数のセルを直列に配
置しセル行を形成する第１のステップと、前記セル行に
おいて前記セル同士の間のいずれかに補強給電用セルを
配置する第２のステップとを備え、前記各セルは、電源
電位と異なる基板またはウェル電位を給電するための不
純物拡散領域を有し、この不純物拡散領域は隣接するセ
ル同士で電気的に接続されるものであり、前記補強給電
用セルは、隣接するセルが有する前記不純物拡散領域と
電気的に接続される給電用不純物拡散領域と、前記補強
給電用不純物拡散領域の上層に形成された配線層に設け
られ、前記給電用不純物拡散領域と電気的に接続された
給電用配線とを備えたものである。

【００１７】請求項４の発明によると、給電用配線から
基板またはウェル電位を補強給電できる補強給電用セル
が挿入されたレイアウト構造を、設計することができ
る。

【００１８】そして、請求項５の発明では、前記請求項
４のレイアウト設計方法における第２のステップは、前
記補強給電用セルを前記セル行においてほぼ一定間隔で
配置するものとする。

【００１９】また、請求項６の発明では、前記請求項４
のレイアウト設計方法において、前記第１のステップ
は、前記セル行を複数個設けるものとし、前記第２のス
テップは、前記補強給電用セルをセル行に直交する方向
においてほぼ直線状になるように前記各セル行に配置す
るものとする。

【００２０】

【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら説明する。

【００２１】（第１の実施形態）図１は本発明の第１の
実施形態に係る半導体装置のレイアウト構造を示す図で
ある。同図中、（ａ）は基板またはウェル電位と電源電
位とが分離されたセルのレイアウト構造を示す平面図、
（ｂ）は図１（ａ）のＡ−Ａ断面図、（ｃ）は図１
（ａ）のＢ−Ｂ断面図である。

【００２２】図１（ａ）において、ＴＰ１はＮウェル上
の高濃度Ｐ型不純物拡散領域１０１によって形成された
ソース・ドレインとゲート電極とからなるＰ型ＭＯＳト
ランジスタ（以下「ＰＭＯＳ」と記す）であり、ＴＮ１
はＰウェル上の高濃度Ｎ型不純物拡散領域１０２によっ
て形成されたソース・ドレインとゲート電極とからなる
Ｎ型ＭＯＳトランジスタ（以下ＮＭＯＳと記す）であ
る。

【００２３】１０３はＮウェル上に高濃度Ｐ型不純物拡
散領域１０１と分離して形成され、ＰＭＯＳ ＴＰ１の
基板またはウェル電位を給電するための高濃度Ｎ型不純
物拡散領域であり、１０４はＰウェル上に高濃度Ｎ型不
純物拡散領域１０２と分離して形成され、ＮＭＯＳ Ｔ
Ｎ１の基板またはウェル電位を給電するための高濃度Ｐ
型不純物拡散領域である。

【００２４】また、基板上層には第１および第２の配線
層が形成されている。第１の配線層において、高濃度Ｎ
型不純物拡散領域１０３の上方には正の電位ＮＷＶＤＤ
が給電された配線（以下「ＮＷＶＤＤ配線」と記す）１
０５が設けられ、高濃度Ｐ型不純物拡散領域１０４の上
方には負の電位ＰＷＶＳＳが給電された配線（以下「Ｐ
ＷＶＳＳ配線」と記す）１０６が設けられている。また
第２の配線層において、ＮＷＶＤＤ配線１０５の上方に
は正の電源電位ＶＤＤが給電された配線（以下「ＶＤＤ
配線」と記す）１０７が設けられ、ＰＷＶＳＳ配線１０
６の上方には負の電源電位ＶＳＳが給電された配線（以
下「ＶＳＳ配線」と記す）１０８が設けられている。な
お、図示の都合上、図１（ａ）において、高濃度Ｎ型不
純物拡散領域１０３およびＮＷＶＤＤ配線１０５をＶＤ
Ｄ配線１０７よりも優先して示し、高濃度Ｐ型不純物拡
散領域１０４およびＰＷＶＳＳ配線１０６をＶＳＳ配線
１０８よりも優先して示している。

【００２５】ＮＷＶＤＤ配線１０５とＮ型不純物拡散領
域１０３とはコンタクトホールによって接続されてお
り、これにより、ＰＭＯＳ ＴＰ１には基板またはウェ
ル電位として正の電位ＮＷＶＤＤが給電される。また、
ＶＤＤ配線１０７とＰ型不純物拡散領域１０１とはコン
タクトホールおよび第１の配線層に設けられた配線１１
１を介して接続されており、これにより、ＰＭＯＳ Ｔ
Ｐ１のソース電位として電源電位ＶＤＤが給電される。

【００２６】一方、ＰＷＶＳＳ配線１０６とＰ型不純物
拡散領域１０４とはコンタクトホールによって接続され
ており、これにより、ＮＭＯＳ ＴＮ１には基板または
ウェル電位として負の電位ＰＷＶＳＳが給電される。ま
た、ＶＳＳ配線１０８とＮ型不純物拡散領域１０２とは
コンタクトホールおよび第１の配線層に設けられた配線
１１２を介して接続されており、これにより、ＮＭＯＳ
ＴＮ１のソース電位として電源電位ＶＳＳが給電され
る。

【００２７】図１（ｂ）において、Ｐウェル上高濃度Ｐ
型不純物拡散領域１０４はサリサイド層１０９を有して
いる。ここで、「サリサイド」とは自己整合的に形成し
た高融点金属シリサイドのことをいい、不純物拡散領域
とタングステン、チタン、コバルト等の高融点金属層と
の合金を熱処理等により形成することによって、低抵抗
化したものである。なお、ＰＷＶＳＳ配線１０６と電気
的に接続されれば、サリサイド層１０９は必ずしも必要
ではない。

【００２８】図１（ｃ）において、ＮＭＯＳ ＴＮ１の
ソースを形成する第１の不純物拡散領域としての不純物
拡散領域１０２と基板またはウェル電位を給電する第２
の不純物拡散領域としての不純物拡散領域１０４とは素
子分離領域１１０によって電気的に絶縁されている。素
子分離領域１１０はＳＴＩ（Shallow-Trench-Isolatio
n）構造等からなり、ＳｉＯ₂ 等の絶縁膜によって形成
される。

【００２９】ソースを形成する不純物拡散領域１０２
は、第１の配線層に設けられた第１の配線としての配線
１１２を介して、第２の配線層に設けられた第２の配線
としてのＶＳＳ配線１０８に電気的に接続されている。
基板またはウェル電位を給電する不純物拡散領域１０４
はコンタクトホールを介し、補強用配線としてのＰＷＶ
ＳＳ配線１０６と電気的に接続されている。ＶＳＳ配線
１０８は、不純物拡散領域１０４と基板面垂直方向から
みて重なりを有するように設けられており、ＰＷＶＳＳ
配線１０６は、第１の配線層の，基板面垂直方向からみ
て不純物拡散領域１０４およびＶＳＳ配線１０８と重な
る部分に、配線１１２と分離して設けられている。

【００３０】このように、図１に示すレイアウト構造で
は、基板またはウェル電位を、電源電位とは分離した独
立の電位として給電することができる。また、不純物拡
散領域に比して１桁以上シート抵抗の低い配線層の配線
１０６を基板またはウェル電位を給電する不純物拡散領
域１０４に接続しているため、基板またはウェル電位の
供給経路における電位降下を防ぐことができ、基板また
はウェル電位をより安定させることができる。しかも、
配線１０６は不純物領域１０４およびＶＳＳ配線１０８
と重なる部分に設けられているので、この配線１０６を
設けたことによってセル面積は増大しない。すなわち、
セル面積の増大を招くことなく、基板またはウェル電位
を安定させることができ、これにより、ＬＳＩ動作の信
頼性を向上させることができる。

【００３１】なお、図１（ｂ），（ｃ）ではＮＭＯＳ
ＴＮ１の断面構造のみを示しているが、ＰＭＯＳ ＴＰ
１の断面構造もこれと同様であり、給電される電位が異
なるのみである。

【００３２】また、第１の配線層は、タングステン等の
導電性高融点材料によって形成するのが好ましい。この
場合、配線幅と配線膜厚が同一であれば、アルミ配線や
銅配線と比べて３桁程度ＥＭ等に強くなる。このため、
配線膜厚を薄くしてセル内配線容量を低減できるので、
ＬＳＩの性能を大きく向上させることができる。ところ
が、配線膜厚を薄くしたとき、シート抵抗がアルミ配線
等に比べて２桁程度高くなるので、セル同士またはブロ
ック同士を接続するグローバル配線としては適さない。
このため、第１の配線層は、セル内配線用とするのが好
ましい。

【００３３】このように第１の実施形態によると、基板
またはウェル電位を電源電位と独立に給電可能なレイア
ウト構造において、基板またはウェル電位を給電する不
純物拡散領域と電源電位を供給する配線とが重なった部
分に、基板またはウェル電位の電位降下を防ぐための補
強用配線を設けたので、レイアウト面積の増大を抑えつ
つ、基板またはウェル電位の電位降下を抑えることがで
きる。これにより、基板またはウェル電位が安定し、ト
ランジスタの閾値変動等が生じず、ＬＳＩ動作の信頼性
が高まり、スタンバイリーク電流を効果的に抑制するこ
とができる。

【００３４】（第２の実施形態）図２は本発明の第２の
実施形態に係る半導体装置のレイアウト構造を示す図で
ある。同図中、（ａ）は基板またはウェル電位と電源電
位とが分離されたセルのレイアウト構造を示す平面図、
（ｂ）は図１（ａ）のＣ−Ｃ断面図、（ｃ）は図１
（ａ）のＤ−Ｄ断面図である。

【００３５】図２（ａ）において、ＴＰ２はＮウェル上
の高濃度Ｐ型不純物拡散領域２０１によって形成された
ソース・ドレインとゲート電極とからなるＰＭＯＳであ
り、ＴＮ２はＰウェル上の高濃度Ｎ型不純物拡散領域２
０２によって形成されたソース・ドレインとゲート電極
とからなるＮＭＯＳである。

【００３６】２０３はＮウェル上に高濃度Ｐ型不純物拡
散領域２０１と分離して形成され、ＰＭＯＳ ＴＰ２の
基板またはウェル電位を給電するための高濃度Ｎ型不純
物拡散領域であり、２０４はＰウェル上に高濃度Ｎ型不
純物拡散領域２０２と分離して形成され、ＮＭＯＳ Ｔ
Ｎ２の基板またはウェル電位を給電するための高濃度Ｐ
型不純物拡散領域である。

【００３７】また、基板上層には第１および第２の配線
層が形成されている。第２の配線層において、高濃度Ｎ
型不純物拡散領域２０３の上方にはＶＤＤ配線２０７が
設けられ、高濃度Ｐ型不純物拡散領域２０４の上方には
ＶＳＳ配線２０８が設けられている。また第１の配線層
において、ＶＤＤ配線２０７とコンタクトホールによっ
て電気的に接続された配線２０５、およびＶＳＳ配線２
０８とコンタクトホールによって電気的に接続された配
線２０６が設けられている。なお、図示の都合上、図２
（ａ）において、高濃度Ｎ型不純物拡散領域２０３およ
び配線２０５をＶＤＤ配線２０７よりも優先して示し、
高濃度Ｐ型不純物拡散領域２０４および配線２０６をＶ
ＳＳ配線２０８よりも優先して示している。

【００３８】ＰＭＯＳ ＴＰ２には基板またはウェル電
位として、Ｎ型不純物拡散領域２０３から正の電位ＮＷ
ＶＤＤが給電される。また、ＶＤＤ配線２０７とＰ型不
純物拡散領域２０１とはコンタクトホールおよび第１の
配線層に設けられた配線２０５を介して接続されてお
り、これにより、ＰＭＯＳ ＴＰ２のソース電位として
電源電位ＶＤＤが給電される。

【００３９】一方、ＮＭＯＳ ＴＮ２には基板またはウ
ェル電位として、Ｐ型不純物拡散領域２０４から負の電
位ＰＷＶＳＳが給電されている。また、ＶＳＳ配線２０
８とＮ型不純物拡散領域２０２とはコンタクトホールお
よび第１の配線層に設けられた配線２０６を介して接続
されており、これにより、ＮＭＯＳ ＴＮ２のソース電
位として電源電位ＶＳＳが給電される。

【００４０】図２（ｂ）において、Ｐウェル上高濃度Ｐ
型不純物拡散領域２０４はサリサイド層２０９を有して
いる。

【００４１】図３（ｃ）において、ＮＭＯＳ ＴＮ２の
ソースを形成する第１の不純物拡散領域としての不純物
拡散領域２０２と基板またはウェル電位を給電する第２
の不純物拡散領域としての不純物拡散領域２０４とは素
子分離領域２１０によって電気的に絶縁されている。素
子分離領域２１０はＳＴＩ構造等からなり、ＳｉＯ₂等
の絶縁膜によって形成される。

【００４２】ソースを形成する不純物拡散領域２０２
は、第１の配線層に設けられた第１の配線としての配線
２０６を介して、第２の配線層に設けられた第２の配線
としてのＶＳＳ配線２０８に電気的に接続されている。
基板またはウェル電位を給電する不純物拡散領域２０４
は負の電位ＰＷＶＳＳが給電されている。ＶＳＳ配線２
０８は、不純物拡散領域２０４と基板面垂直方向からみ
て重なりを有するように設けられており、配線２０６
は、第１の配線層の，基板面垂直方向からみて不純物領
域２０４およびＶＳＳ配線２０８と重なる部分まで、延
びるように設けられている。

【００４３】このように、図２に示すレイアウト構造で
は、基板またはウェル電位を、電源電位とは分離した独
立の電位として給電することができる。また、ＶＳＳ配
線２０８とソースを形成する不純物拡散領域２０２とを
接続する第１の配線層の配線２０６を不純物領域２０４
およびＶＳＳ配線２０８と重なる部分まで延ばしている
ため、ＶＳＳ配線２０８の配線幅を広げなくても、電源
電位の供給経路における電位降下を防ぐことができ、電
源電位をより安定させることができる。これにより、第
２の配線層における配線レイアウトの自由度が向上す
る。しかも、配線２０６は不純物領域１０４およびＶＳ
Ｓ配線１０８と重なる部分に延ばされているので、配線
２０６の配線幅の拡張によってセル面積は増大しない。

【００４４】なお、図２（ｂ），（ｃ）ではＮＭＯＳ
ＴＮ２の断面構造のみを示しているが、ＰＭＯＳ ＴＮ
２の断面構造もこれと同様であり、給電される電位が異
なるのみである。

【００４５】このように第２の実施形態によると、基板
またはウェル電位を電源電位と独立に給電可能なレイア
ウト構造において、基板またはウェル電位を給電する不
純物拡散領域と電源電位を供給する配線とが重なった部
分まで、これらを接続する配線を延ばして設けたので、
レイアウト面積の増大を抑えつつ、電源電位の電位降下
を抑制することがせきる。これにより、第２の配線層に
おける配線レイアウトの自由度が増し、セルの敷詰め率
を向上させることができる。

【００４６】（第３の実施形態）図１または図２に示す
ようなレイアウト構造を有するセルデータを、スタンダ
ードセルライブラリに含めることによって、半導体装置
のレイアウト設計の工数を大幅に削減することができ
る。すなわち、図１または図２に示すレイアウト構造で
は、基板またはウェル電位を電源電位とは独立して給電
することができるが、この構造に、コンタクトホールを
さらに設けるだけで、基板またはウェル電位と電源電位
とを共有するレイアウト構造を容易に生成することがで
きる。

【００４７】図３は本実施形態に係るレイアウト設計方
法を説明するための図であり、基板またはウェル電位と
電源電位とが分離したレイアウト構造から基板またはウ
ェル電位と電源電位とを共有するレイアウト構造に変化
させた結果を示す図である。同図中、（ａ）は図１のレ
イアウト構造から変化させたもの、（ｂ）は図２のレイ
アウト構造から変化させたものである。

【００４８】図３（ａ）では、第２の配線層に設けられ
たＶＳＳ配線１０８と第１の配線層に設けられた配線１
０６との間に、これらを電気的に接続するためのコンタ
クトホール１２１が設けられている。これにより、ＮＭ
ＯＳ ＴＮ１の基板またはウェル電位として負の電源電
位ＶＳＳが給電される。また図３（ｂ）では、第１の配
線層に設けられ、ＶＳＳ配線２０８と接続された配線２
０６とＰウェル上高濃度Ｐ型不純物拡散領域２０４との
間に、これらを電気的に接続するためのコンタクトホー
ル２２１が設けられている。これにより、ＮＭＯＳ Ｔ
Ｎ２の基板またはウェル電位として負の電源電位ＶＳＳ
が給電される。

【００４９】図１または図２のようなレイアウト構造を
有するセルデータを用いてレイアウト設計を行う場合に
は、コンタクトホール１２１または２２１を設けること
によって、極めて容易に、基板またはウェル電位と電源
電位とを共有させることができる。したがって、例えば
ＭＯＳトランジスタの閾値電圧を制御する必要がなく、
基板またはウェル電位と電源電位とを共有させて電源配
線や電源ピンの個数の削減等ＬＳＩ設計の容易化を実現
するときは、図３に示すようにコンタクトホール１２１
または２２１を設ければよい。一方、ＭＯＳトランジス
タの閾値電圧を制御するために基板またはウェル電位を
電源電位と分離させたいときは、コンタクトホール１２
１または２２１を設けないで、配線１０６とＶＳＳ配線
１０８または配線２０６と不純物拡散領域２０４とを電
気的に非接続にすればよい。

【００５０】また、セルライブラリの多数のセルデータ
が図１または図２のようなレイアウト構造である場合に
は、基板またはウェル電位と電源電位とを共有させるた
めの修正が、マスク処理等の簡単な処理によって容易に
行うことができる。このため、セルライブラリの新規作
成や修正にかかるＴＡＴや工数の増大を回避することが
できる。

【００５１】なお、図１のＰＭＯＳ ＴＰ１について
も、ＶＤＤ配線１０７とＮＷＶＤＤ配線１０５との間に
コンタクトホールを設けることによって、基板またはウ
ェル電位として正の電源電位ＶＤＤを給電させることが
できる。また 図２のＰＭＯＳＴＰ２についても、ＶＤ
Ｄ配線２０７と接続された第１の配線層の配線２０５と
Ｎウェル上高濃度Ｎ型不純物拡散領域２０３との間にコ
ンタクトホールを設けることによって、基板またはウェ
ル電位として正の電源電位ＶＤＤを給電させることがで
きる。

【００５２】このように本実施形態によると、第２の配
線層に設けられた電源電位を給電する配線と基板または
ウェル電位を給電する不純物拡散領域とが重なりを有す
る構造において、その間の第１の配線層に配線を設けた
セルデータを用いて、レイアウト設計を行う。このセル
データでは、コンタクトホールの有無によって、基板ま
たはウェル電位と電源電位とを共有させる構造と、分離
させる構造とが、ともに容易に生成可能になり、設計効
率が格段に向上する。

【００５３】（第４の実施形態）本発明の第４の実施形
態は、電源電位と異なる基板またはウェル電位を給電す
るための不純物拡散領域を有するセルを複数個直列に配
置してレイアウトを構成する際に、セル同士の間に、補
強給電を行うための補強給電用セルを配置するものであ
る。これにより、基板またはウェル電位の給電経路にお
ける電位降下を防ぐことができ、基板またはウェル電位
をより安定させることができる。

【００５４】図４は本実施形態に係る補強給電用セルの
レイアウト構造の一例を示す図である。同図中、（ａ）
は平面図、（ｂ）は図４（ａ）のＥ−Ｅ断面図、（ｃ）
は図４（ａ）のＦ−Ｆ断面図である。図４に示す補強給
電用セルは、第１の実施形態に係る図１のレイアウト構
造を有するセルに対応したものである。

【００５５】図４（ａ）において、Ｎウェル上には給電
用不純物拡散領域としての高濃度Ｎ型不純物拡散領域３
０１が設けられている。この給電用不純物拡散領域３０
１は、図１に示すセルがこの補強給電用セルに隣接した
とき、隣接したセルが有する，基板またはウェル電位が
給電される不純物拡散領域１０３と電気的に接続される
ように、構成されている。また、給電用不純物拡散領域
３０１の上方の第２の配線層にはＶＤＤ配線３０３が設
けられており、このＶＤＤ配線３０３は、図１に示すセ
ルがこの補強給電用セルに隣接したとき、隣接したセル
が有するＶＤＤ配線１０７と電気的に接続されるよう
に、構成されている。さらに、給電用不純物拡散領域３
０１はＶＤＤ配線３０３と重ならない領域まで引き出さ
れており、給電用配線３０５と接続されている。

【００５６】また同様に、Ｐウェル上には給電用不純物
拡散領域としての高濃度Ｐ型不純物拡散領域３０２が設
けられている。この給電用不純物拡散領域３０２は、図
１に示すセルがこの補強給電用セルに隣接したとき、隣
接したセルが有する，基板またはウェル電位が給電され
る不純物拡散領域１０４と電気的に接続されるように、
構成されている。また、給電用不純物拡散領域３０２の
上方の第２の配線層にはＶＳＳ配線３０４が設けられて
おり、このＶＳＳ配線３０４は、図１に示すセルがこの
補強給電用セルに隣接したとき、隣接したセルが有する
ＶＳＳ配線１０８と電気的に接続されるように、構成さ
れている。さらに、給電用不純物拡散領域３０２はＶＳ
Ｓ配線３０４と重ならない領域まで引き出されており、
給電用配線３０６と接続されている。

【００５７】図４（ｂ）において、給電用不純物拡散領
域３０２は第１の配線層に設けられた配線３０７および
第２の配線層に設けられた給電用配線３０６とコンタク
トホールを介して接続されている。また給電用不純物拡
散層３０２のＶＳＳ配線３０４の下方から引き出された
部分は、ＳＴＩ等の素子分離領域３０８によって隣接セ
ルから離されており、これに接続された配線３０６，３
０７もセル境界から離されている。３０９は給電用不純
物拡散領域３０２上に形成されたサリサイド層である。

【００５８】また図４（ｃ）から分かるように、ＶＳＳ
配線３０４と給電用配線３０６とは電気的に絶縁されて
いる。したがって、給電用配線３０６には電源電位ＶＳ
Ｓとは異なる負の電位ＮＷＶＳＳを給電することができ
る。

【００５９】図４に示すような補強給電用セルを、図１
に示すレイアウト構造のセルからなるセル行に適宜挿入
し、給電用配線３０５，３０６に電位を給電することに
よって、基板またはウェル電位の電位降下を回避するこ
とができる。

【００６０】図５（ａ）は図１に示すセルを直列に配置
したセル行に図４に示す補強給電用セルを挿入したレイ
アウト構造を示す平面図である。図５（ａ）では、図５
（ｂ）の回路図に示すようにインバータが直列に３段接
続されており、第２段と第３段のインバータの間に補強
給電用セルが配置されている。

【００６１】図１に示すレイアウト構造では、基板また
はウェル電位を給電するための不純物拡散領域１０３，
１０４およびこれらに接続された第１の配線層の補強用
配線１０５，１０６は、セルの両端まで延びている。こ
のため、図１のセルを直列に配置した場合には、図５に
示すように、不純物拡散領域１０３，１０４および補強
用配線１０５，１０６はそれぞれ連続して接続される。
また同様に、ＶＤＤ配線１０７およびＶＳＳ配線１０８
もセルの両端まで延びているので、セルを並べて配置し
た場合には、ＶＤＤ配線１０７およびＶＳＳ配線１０８
が連続して接続される。

【００６２】ここで、図４に示す補強給電用セルをセル
間に配置することによって、給電用配線３０５からは正
の電位ＮＷＶＤＤを、給電用配線３０６からは負の電位
ＰＷＶＳＳを、基板またはウェル電位の補強のためにそ
れぞれ給電することができる。そして、図４に示す補強
給電用セルをセル間に配置しても、セル行における、不
純物拡散領域１０３，１０４、補強用配線１０５，１０
６、ＶＤＤ配線１０７およびＶＳＳ配線１０８の連続性
は損なわれない。

【００６３】なお、図４の構造では、給電用不純物拡散
領域３０１，３０２自体をＶＤＤ配線３０３またはＶＳ
Ｓ配線３０４の下方から引き出しているが、この代わり
に、またはこれとともに、第１の配線層における配線を
引き出してもよい。

【００６４】図６は本実施形態に係る補強給電用セルの
レイアウト構造の他の例を示す図である。同図中、
（ａ）は平面図、（ｂ）は図６（ａ）のＧ−Ｇ断面図、
（ｃ）は図６（ａ）のＨ−Ｈ断面図である。図６に示す
補強給電用セルは、第２の実施形態に係る図２のレイア
ウト構造を有するセルに対応したものである。

【００６５】図６（ａ）において、Ｎウェル上には給電
用不純物拡散領域としての高濃度Ｎ型不純物拡散領域４
０１が設けられている。この給電用不純物拡散領域４０
１は、図２に示すセルがこの補強給電用セルに隣接した
とき、隣接したセルが有する，基板またはウェル電位が
給電される不純物拡散領域２０３と電気的に接続される
ように、構成されている。また、給電用不純物拡散領域
４０１の上方の第２の配線層にはＶＤＤ配線４０３が設
けられており、このＶＤＤ配線４０３は、図２に示すセ
ルがこの補強給電用セルに隣接したとき、隣接したセル
が有するＶＤＤ配線２０７と電気的に接続されるよう
に、構成されている。さらに、給電用不純物拡散領域４
０１はＶＤＤ配線４０３と重ならない領域まで引き出さ
れており、給電用配線４０５と接続されている。

【００６６】また同様に、Ｐウェル上には給電用不純物
拡散領域としての高濃度Ｐ型不純物拡散領域４０２が設
けられている。この給電用不純物拡散領域４０２は、図
２に示すセルがこの補強給電用セルに隣接したとき、隣
接したセルが有する，基板またはウェル電位が給電され
る不純物拡散領域２０４と電気的に接続されるように、
構成されている。また、給電用不純物拡散領域４０２の
上方の第２の配線層にはＶＳＳ配線４０４が設けられて
おり、このＶＳＳ配線４０４は、図２に示すセルがこの
補強給電用セルに隣接したとき、隣接したセルが有する
ＶＳＳ配線２０８と電気的に接続されるように、構成さ
れている。さらに、給電用不純物拡散領域３４２はＶＳ
Ｓ配線４０４と重ならない領域まで引き出されており、
給電用配線４０６と接続されている。

【００６７】図６（ｂ）において、給電用不純物拡散領
域４０２は第１の配線層に設けられた配線４０７および
第２の配線層に設けられた給電用配線４０６とコンタク
トホールを介して接続されている。また給電用不純物拡
散層４０２のＶＳＳ配線４０４の下方から引き出された
部分は、ＳＴＩ等の素子分離領域４０８によって隣接セ
ルから離されており、これに接続された配線４０６，４
０７もセル境界から離されている。４０９は給電用不純
物拡散領域４０２上に形成されたサリサイド層である。

【００６８】また図６（ｃ）から分かるように、ＶＳＳ
配線４０４と給電用配線４０６とは電気的に絶縁されて
いる。したがって、給電用配線４０６には電源電位ＶＳ
Ｓとは異なる負の電位ＮＷＶＳＳを給電することができ
る。

【００６９】図６に示すような補強給電用セルを、図２
に示すレイアウト構造のセルからなるセル行に適宜挿入
し、給電用配線４０５，４０６に電位を給電することに
よって、基板またはウェル電位の電位降下を回避するこ
とができる。図２に示すレイアウト構造では、図１に示
すレイアウト構造に比べて基板またはウェル電位の電位
降下が生じやすいが、図６に示すような補強給電用セル
を用いることによって、これを回避することができる。

【００７０】図７は図２に示すセルを直列に配置したセ
ル行に図６に示す補強給電用セルを挿入したレイアウト
構造を示す平面図である。図７では図５（ａ）と同様
に、図５（ｂ）の回路図に示すようにインバータが直列
に３段接続されており、第２段と第３段のインバータの
間に補強給電用セルが配置されている。

【００７１】図２に示すレイアウト構造では、基板また
はウェル電位を給電するための不純物拡散領域２０３，
２０４はセルの両端まで延びている。このため、図２の
セルを直列に配置した場合には、図７に示すように、不
純物拡散領域２０３，２０４はそれぞれ連続して接続さ
れる。また同様に、ＶＤＤ配線２０７およびＶＳＳ配線
２０８並びにこれらに接続された第１の配線層の配線２
０５，２０６もセルの両端まで延びているので、セルを
並べて配置した場合には、ＶＤＤ配線２０７およびＶＳ
Ｓ配線２０８並びに配線２０５，２０６がそれぞれ連続
して接続される。

【００７２】ここで、図６に示す補強給電用セルをセル
間に配置することによって、給電用配線４０５からは正
の電位ＮＷＶＤＤを、給電用配線４０６からは負の電位
ＰＷＶＳＳを、基板またはウェル電位の補強のためにそ
れぞれ給電することができる。そして、図６に示す補強
給電用セルをセル間に配置しても、セル行における、不
純物拡散領域２０３，２０４、配線２０５，２０６、Ｖ
ＤＤ配線２０７およびＶＳＳ配線２０８の連続性は損な
われない。

【００７３】図８は図４または図６に示すような補強給
電用セルを配置したレイアウト構造の一例を示す図であ
る。図８において、３２１はセル、３２２は補強給電用
セル、３２３は電位補強配線である。各セル行は、複数
のセル３２１が直列に配置されて構成されており、補強
給電用セル３２２は各セル行において、ほぼ一定間隔で
配置されている。さらに、レイアウト構造の上層におい
て、セル行に直交する方向に配置された電位補強配線３
２３に沿うように、補強給電用セル３２２はセル行に直
交する方向においてほぼ直線状になるように、各セル行
に配置されている。

【００７４】なお、近年のＬＳＩでは、チップサイズは
配線が占める面積に応じて決定される傾向にあるのに加
え、図８に示すように補強給電用セル３２２は電位補強
配線３２３の下に配置されるので、レイアウト面積は補
強給電用セルの挿入によってはほとんど増加しない。

【００７５】図９は補強給電用セルを配置したレイアウ
ト構造の他の例を示す図である。図９に示すように、補
強給電用セル３２２は必ずしも電位補強配線３２３の下
に配置する必要はない。電位補強配線３２３の近傍に配
置すれば、電位補強配線３２３を延ばして接続すること
が可能である。このように、補強給電用セル３２２の配
置に対する制約を緩和することによって、セル幅が互い
に異なるセル３２１の配置の自由度が向上する。これに
より、結果的にレイアウト面積が縮小されるという効果
が得られる。

【００７６】

【発明の効果】以上のように本発明によると、補強給電
用セルの給電用配線から基板またはウェル電位を補強給
電することができるので、基板またはウェル電位の給電
経路における電位降下を防ぐことができ、基板またはウ
ェル電位をより安定させることができる。また、給電用
配線から基板またはウェル電位を補強給電できる補強給
電用セルが挿入されたレイアウト構造を、設計すること
ができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体装置のレ
イアウト構造を示す図であり、（ａ）はレイアウト平面
図、（ｂ），（ｃ）は断面図である。

【図２】本発明の第２の実施形態に係る半導体装置のレ
イアウト構造を示す図であり、（ａ）はレイアウト平面
図、（ｂ），（ｃ）は断面図である。

【図３】本発明の第３の実施形態に係るレイアウト設計
方法を説明するための図であり、（ａ）は図１のレイア
ウト構造にコンタクトホールを設けた図、（ｂ）は図２
のレイアウト構造にコンタクトホールを設けた図であ
る。

【図４】本発明の第４の実施形態に係る補強給電用セル
のレイアウト構造の一例を示す図であり、（ａ）はレイ
アウト平面図、（ｂ），（ｃ）は断面図である。

【図５】（ａ）は図４の補強給電用セルを挿入したレイ
アウト構造を示す平面図、（ｂ）は（ａ）の構造を表す
回路図である。

【図６】本発明の第４の実施形態に係る補強給電用セル
のレイアウト構造の他の例を示す図であり、（ａ）はレ
イアウト平面図、（ｂ），（ｃ）は断面図である。

【図７】図６の補強給電用セルを挿入したレイアウト構
造を示す平面図である。

【図８】補強給電用セルを配置したレイアウト構造の一
例を示す図である。

【図９】補強給電用セルを配置したレイアウト構造の一
例を示す図である。

【図１０】従来のセルレイアウト構造の一例を示す図で
ある。

【図１１】従来のセルレイアウト構造の一例を示す図で
あり、基板またはウェル電位と電源電位とが分離して給
電可能に構成された構造を示す図である。

【図１２】従来のセルレイアウト構造の一例を示す図で
あり、基板またはウェル電位と電源電位とが分離して給
電可能に構成された構造を示す図である。

【符号の説明】

ＶＤＤ 正の電源電位 ＶＳＳ 負の電源電位 ＮＷＶＤＤ 正の電位（基板またはウェル電位） ＰＷＶＳＳ 負の電位（基板またはウェル電位） １０１，２０１ 高濃度Ｐ型不純物拡散領域（第１の不
純物拡散領域） １０２，２０２ 高濃度Ｎ型不純物拡散領域（第１の不
純物拡散領域） １０３，２０３ 高濃度Ｎ型不純物拡散領域（第２の不
純物拡散領域） １０４，２０４ 高濃度Ｐ型不純物拡散領域（第２の不
純物拡散領域） １０５ ＮＷＶＤＤ配線（補強用配線） １０６ ＰＷＶＳＳ配線（補強用配線） １０７，２０７ ＶＤＤ配線（第２の配線） １０８，２０８ ＶＳＳ配線（第２の配線） １１１ 配線（第１の配線） １１２ 配線（第１の配線） ２０６ 配線（第１の配線） １０９，２０９ サリサイド層 １２１，２２１ コンタクトホール ３０１，３０２，４０１，４０２ 給電用不純物拡散領
域 ３０５，３０６，４０５，４０６ 給電用配線 ３２１ セル ３２２ 補強給電用セル

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F038 CD02 CD04 DF08 EZ20 5F064 AA04 AA05 CC12 DD05 DD19 EE09 EE23 EE26 EE27 EE42 EE52

Claims (6)

【特許請求の範囲】
1. 【請求項１】 複数のセルが直列に配置されたセル行
   と、 前記セル行において、前記セル同士の間のいずれかに配
   置された補強給電用セルとを備え、 前記各セルは、電源電位と異なる基板またはウェル電位
   を給電するための不純物拡散領域を有し、この不純物拡
   散領域は隣接するセル同士で電気的に接続されるもので
   あり、 前記補強給電用セルは、 隣接するセルが有する前記不純物拡散領域を電気的に接
   続する給電用不純物拡散領域と、 前記給電用不純物拡散領域の上層に形成された配線層に
   設けられ、前記給電用不純物拡散領域と電気的に接続さ
   れた給電用配線とを備えたものであることを特徴とする
   半導体装置のレイアウト構造。
2. 【請求項２】 請求項１記載の半導体装置のレイアウト
   構造において、 前記補強給電用セルは、前記セル行において、ほぼ一定
   間隔で配置されていることを特徴とする半導体装置のレ
   イアウト構造。
3. 【請求項３】 請求項１記載の半導体装置のレイアウト
   構造において、 前記セル行は、複数個設けられており、 前記補強給電用セルは、セル行に直交する方向において
   ほぼ直線状になるように、前記各セル行に配置されてい
   ることを特徴とする半導体装置のレイアウト構造。
4. 【請求項４】 複数のセルを直列に配置し、セル行を形
   成する第１のステップと、 前記セル行において、前記セル同士の間のいずれかに補
   強給電用セルを配置する第２のステップとを備え、 前記各セルは、電源電位と異なる基板またはウェル電位
   を給電するための不純物拡散領域を有し、この不純物拡
   散領域は隣接するセル同士で電気的に接続されるもので
   あり、 前記補強給電用セルは、 隣接するセルが有する前記不純物拡散領域と電気的に接
   続される給電用不純物拡散領域と、 前記補強給電用不純物拡散領域の上層に形成された配線
   層に設けられ、前記給電用不純物拡散領域と電気的に接
   続された給電用配線とを備えたものであることを特徴と
   するレイアウト設計方法。
5. 【請求項５】 請求項４記載のレイアウト設計方法にお
   いて、 前記第２のステップは、前記補強給電用セルを、前記セ
   ル行において、ほぼ一定間隔で配置するものであること
   を特徴とするレイアウト設計方法。
6. 【請求項６】 請求項４記載のレイアウト設計方法にお
   いて、 前記第１のステップは、前記セル行を、複数個設けるも
   のであり、 前記第２のステップは、前記補強給電用セルを、セル行
   に直交する方向においてほぼ直線状になるように、前記
   各セル行に配置するものであることを特徴とするレイア
   ウト設計方法。