KR100594142B1 - 분리된 전원 링을 가지는 저전력 반도체 칩과 그 제조 및제어방법 - Google Patents

분리된 전원 링을 가지는 저전력 반도체 칩과 그 제조 및제어방법 Download PDF

Info

Publication number
KR100594142B1
KR100594142B1 KR1020030088598A KR20030088598A KR100594142B1 KR 100594142 B1 KR100594142 B1 KR 100594142B1 KR 1020030088598 A KR1020030088598 A KR 1020030088598A KR 20030088598 A KR20030088598 A KR 20030088598A KR 100594142 B1 KR100594142 B1 KR 100594142B1
Authority
KR
South Korea
Prior art keywords
pad
power
pads
input
output
Prior art date
Application number
KR1020030088598A
Other languages
English (en)
Other versions
KR20050055390A (ko
Inventor
이종림
임준혁
김동윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030088598A priority Critical patent/KR100594142B1/ko
Priority to US11/002,316 priority patent/US20050121753A1/en
Priority to EP04029114A priority patent/EP1542282A1/en
Priority to JP2004356040A priority patent/JP2005175489A/ja
Priority to CNA2004101033973A priority patent/CN1649153A/zh
Publication of KR20050055390A publication Critical patent/KR20050055390A/ko
Application granted granted Critical
Publication of KR100594142B1 publication Critical patent/KR100594142B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명은 저전력 설계를 필요로 하는 반도체 칩에 관한 것으로서, 외부로부터 전원을 공급받는 전극 패드들과, 기능에 따라 적어도 하나의 입출력 패드를 포함하도록 그룹화된 복수의 패드 그룹들과, 상기 전극 패드들로부터 공급된 전원을 상기 복수의 패드 그룹들 각각에 연결하는 분리된 전원 링들과, 상기 패드 그룹들의 입출력 패드들에 대한 사용 여부를 판단하여 상기 패드 그룹들에 대해 개별적으로 온/오프 제어를 수행하는 스위치 제어부를 포함하여 구성되는 것을 특징으로 한다. 상기 패드 그룹들은 동시에 동작하는 적어도 하나의 입출력 패드를 포함하며, 하나의 전극 패드에 의해 공급된 전원을 공유하는 패드들을 적어도 포함하도록 그룹화된다. 스위치 제어부는, 상기 복수의 패드 그룹들 각각에 대해 사용 여부를 판단하고, 상기 판단결과 사용되지 않는 패드 그룹의 입출력 패드들을 오프시킨다. 이러한 본 발명은 디지털 패드 전원을 사용 유무 상황에 맞게 온/오프 제어함으로써 반도체 집적회로의 전력 소비 중 정적 전류에 의한 전력 소비를 줄일 수 있다.
ASIC, LOW POWER DESIGN, MOBILE COMMUNICATION, MODEM CHIP

Description

분리된 전원 링을 가지는 저전력 반도체 칩과 그 제조 및 제어방법{LOW POWER SEMICONDUCTOR CHIP HAVING SEPARATED POWER RING AND THE MANUFACTURING/CONTROLLING METHOD}
도 1은 전형적인 반도체 칩의 구조를 나타낸 도면.
도 2와 도 3은 본 발명이 적용되는 반도체 패키지의 리드프레임 구조와 그 단면도를 나타낸 도면.
도 4는 본 발명의 바람직한 실시예에 따라 분리된 전극 패드들을 가지는 반도체 칩의 구조를 나타낸 도면.
본 발명은 반도체 칩에 관한 것으로서, 특히 저전력 설계를 필요로 하는 반도체 칩에 관한 것이다.
주문형 반도체 회로(Application Specific Integrated Circuit: ASIC)에 있어서 특히 이동 기기 또는 무선 기기에 사용되는 디지털 반도체 회로는 특히 저전 력 설계가 주된 관심의 대상이 된다. 이는 이동 또는 무선 기기는 그 특성상 충전식 전원을 사용하며 충전지의 전력 소모를 가능한한 최소화시켜야 보다 장시간의 사용이 가능하기 때문이다.
디지털 반도체 설계에 있어서 전력의 소모(Power Dissipation)는 동작시의 전력 소모량 PAC와 대기시의 전력 소모량 PDC의 합으로 표현될 수 있다. 이중 대기시의 전력 소모량은 동작시의 전력 소모량에 비하여 일반적으로 무시할 수 있는 수준으로 생각되어져 왔다. 그러나 최근에 집적회로(Integrated Circuit: IC) 칩의 규모와, 반도체 칩에 포함되는 게이트들의 개수 및 입출력 패드(I/O PAD)들의 개수가 증가함에 따라 대기시의 전력 소모를 야기하는 정적전류(Static Current)의 비중이 날로 증가하고 있는 추세에 있다.
주문형 반도체 칩에서는 전원을 공급받기 위해서 전극 패드(Power PAD)들을 사용한다. 전극 패드는 신호 입출력 패드들과 반도체 칩 내부의 코어(Core)에 전원을 공급하기 위한 일반적인 수단이다. 통상의 반도체 아날로그 전극 패드와 디지털 전극 패드를 구분하여 아날로그 전원과 디지털 전원을 각각 공급하도록 설계되어 있다.
도 1은 전형적인 반도체 칩의 구조를 나타낸 것이다.
상기 도 1을 참조하면, 반도체 칩(10)은 리드프레임 상의 반도체 칩 탑재판에 탑재되어, 상기 리드프레임을 통해 외부와 인터페이스한다. 상기 반도체 칩(10)의 외곽에는 전원용, 접지용 또는 외부 회로와의 신호교환용으로 사용되는 패드들(4,8)이 형성되어 있다. 또한 상기 반도체 칩(10)의 내부에는, 상기 패드들(4,8) 중 전극 패드들을 통해 공급된 전원(통상 Vdd라 표기됨)을 내부 배선에 의해 반도체 회로들에 전달하는 전원 링들(2,6)이 구비된다.
상기 전원 링들(2,6)은 반도체 칩의 내부의 아날로그 회로에 전원을 공급하기 위해 아날로그 전극 패드로부터 전원을 공급받는 아날로그 부분(4)과, 내부의 디지털 회로에 전원을 공급하기 위해 디지털 전극 패드에 접속되는 디지털 부분(8)으로 구분된다.
일반적인 경우 아날로그 전극 패드는 사용 유무에 따라 전원 온/오프가 가능하다. 그러나 디지털 전극 패드의 경우에는 기능이나 동작 유무에 관계없이 항상 전원이 온되어 있으며 이것은 대기상태에서 정적전류 소비의 주된 원인이 되고 있다.
따라서 상기한 바와 같이 동작되는 종래 기술의 문제점을 해결하기 위하여 창안된 본 발명의 목적은, 반도체 회로의 출력 및 양방향 패드들에 의한 대기 상태 전력 소모를 감소시키기 위한 반도체 칩과 그 제조 및 제어 방법을 제공하는 것이다.
본 발명의 다른 목적은 반도체 회로에서 패드들을 통해 공급되는 전원을 해당 패드 기능의 사용 유무에 따라 온/오프하는 반도체 칩과 그 제조 및 제어 방법을 제공하는 것이다.
본 발명의 다른 목적은 반도체 내부 회로들로 전원을 공급하기 위해 구비된 전원 링을 그 기능에 따라 분리한 반도체 칩과 그 제조 및 제어 방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여 창안된 본 발명의 실시예에 따른 반도체 칩은,
외부로부터 전원을 공급받는 전극 패드들과,
기능에 따라 적어도 하나의 입출력 패드를 포함하도록 그룹화된 복수의 패드 그룹들과,
상기 전극 패드들로부터 공급된 전원을 상기 복수의 패드 그룹들 각각에 연결하는 분리된 전원 링들과,
상기 패드 그룹들의 입출력 패드들에 대한 사용 여부를 판단하여 상기 패드 그룹들에 대해 개별적으로 온/오프 제어를 수행하는 스위치 제어부를 포함하여 구성되는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 칩의 제조 방법은, 신호 입출력 및 전원 공급을 위한 패드들을 구비하는 반도체 칩의 제조 방법에 있어서,
입출력 패드들을 동시에 동작하는 적어도 하나의 패드를 각각 포함하는 복수의 패드 그룹들로 그룹화하는 과정과,
상기 복수의 패드 그룹들 각각을 개별적으로 온/오프 제어할 수 있도록 분리된 전원 링들에 각각 연결하는 과정을 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따른 반도체 칩의 제어 방법은, 외부로부터 전 원을 공급받는 전극 패드들과, 기능에 따라 그룹화된 복수의 패드 그룹들과, 상기 전극 패드들로부터 공급된 전원을 상기 복수의 패드 그룹들 각각에 연결하는 분리된 전원 링들을 포함하는 반도체 칩의 제어 방법에 있어서,
상기 복수의 패드 그룹들 각각에 대해 사용 여부를 판단하는 과정과,
상기 판단결과 사용되지 않는 패드 그룹의 입출력 패드들을 오프시키는 과정을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
후술되는 본 발명은 주문형 반도체 설계, 특히 저전력을 요구하는 반도체 칩의 설계에 있어서 입출력 패드들의 전원을 상황에 맞게 스위치(온/오프)함으로써 입출력 패드들을 통한 정적 전력의 손실을 감소시키는 것이다. 구체적으로 본 발명은 특정 기능을 사용하지 않을 경우에 해당 기능을 수행하는 입출력 패드들의 전원 을 차단한다.
도 2와 도 3은 본 발명이 적용되는 반도체 패키지의 리드프레임 구조와 그 단면도를 나타낸 것이다.
상기 도 2를 참조하면, 구리 또는 그 합금으로 된 리드프레임(lead frame)(10)의 상호 대향하는 2개 또는 4개의 변을 따라 다수의 리드들(leads)(14)이 배열되고, 상기한 다수의 리드들(14) 내측 중앙의 동일 평면상 또는 약간 하방으로 다운셋 되어 반도체 칩(18)을 탑재하기 위한 반도체 칩 탑재판(chip paddle)(12)이 형성되며, 상기 반도체 칩 탑재판(12)은 상기 리드프레임(10)의 네 코너로부터 연장되는 타이바들(tier bars)(16)에 의해 지지된다. 또한, 반도체 칩(18)과 리드들(14)과의 전기적 접속을 위해 반도체 칩(18) 상의 입출력 및 전원 패드들(I/O power pads)(24)과 상기 리드들(14)의 본드 핑거(bond finger)(22)가 와이어(wire)(20)로 본딩법에 의해 접속되어 있다.
상기 반도체 칩 탑재판(12)의 상면에는 사각 형태의 전원용 금속판(28)이 구비된다. 상기 전원 금속판(28)은 상기 반도체 칩 탑재판(12) 상면 중앙의 상기 반도체 칩(18)이 탑재되는 부위와 리드들(14)의 내측 사이의 소정 공간영역에 형성되는 것이다.
상기 전원 금속판(28)으로는 다수의 리드들(14) 중 전원공급용으로 사용되는 소정 개수의 리드들로부터 와이어(20a)를 통해 공급된 전원이 가해진다. 상기 공급된 전원은 다시 와이어(20a)를 통해 상기 반도체 칩(18) 내부의 패드들(24)로 전달된다. 상기 패드들(24)은 다시 반도체 칩(18) 내부의 전원 링을 통해 반도체 칩(18)을 구성하는 회로들에게 상기 전원을 전달한다.
하나의 반도체 칩은 다양한 기능을 수행하는 집적회로들(Integrated Circuits: ICs)로 설계되어 있으며 이러한 반도체 칩의 동작은 입출력 패드들을 통하여서 외부와 인터페이스하게 되어 있다. 본 발명에서는 하나의 반도체 칩 상에 구비된 다수의 패드들을 동시에 동작하는 패드들끼리 그룹화하기 위해, 각각의 패드 그룹은 분리된 각각의 전원 링에 연결된다. 여기서 그룹화는 동일한 기능을 수행하는 패드들 단위로 이루어져야 한다. 최소의 경우, 그룹화는 적어도 하나의 전원 리드를 통해 전력을 공급받는 패드들 단위로 이루어진다.
각각의 패드 그룹은 반도체 칩의 제어하에 개별적으로 온/오프가 가능하다. 따라서 하나의 전원 링에 묶여 있는 패드들이 사용되지 않는 경우에, 상기 패드들을 오프함으로써 전력을 절약할 수 있다. 이러한 동작을 반복하여 여러 개의 패드 그룹들의 전력을 제어하면 대기 상태에서 전체 입출력 패드들의 전력 소모를 줄일 수 있다.
도 4는 본 발명의 바람직한 실시예에 따라 분리된 전극 패드들을 가지는 반도체 칩의 구조를 나타낸 것이다.
상기 도 4를 참조하면, 반도체 칩(10)은 리드프레임 상의 반도체 칩 탑재판에 탑재되어, 상기 리드프레임을 통해 외부와 인터페이스한다. 상기 반도체 칩(10)의 외곽에는 전원용, 접지용 또는 외부 회로와의 신호교환용으로 사용되는 패드들이 형성되어 있다. 참조번호 36, 40, 44, 48은 특히 입출력 패드들 중 기능에 따라 단독으로 동작할 수 있는 패드 그룹들을 나타낸 것이다.
상기 패드 그룹들(36, 40, 44, 48)은, 전극 패드들을 통해 공급된 전원(통상 Vdd라 표기됨)을 전달하는 분리된 전원 링들(34, 38, 42, 46)에 의해 그룹화된다. 상기 전원 링들(34, 38, 42, 46)은 아날로그 전극 패드로부터 제공된 아날로그 전원을 상기 패드 그룹들(36, 40, 44, 48) 중 아날로그 패드 그룹(36)에 공급하기 위해 상기 아날로그 패드 그룹(36)에 접속되는 아날로그 전원 링(34)과, 디지털 전극 패드로부터 제공된 디지털 전원(VDD)을 상기 패드 그룹들(36, 40, 44, 48) 중 디지털 패드 그룹들(40, 44, 48)에 공급하기 위해 상기 디지털 패드 그룹들(40, 44, 48)에 접속되는 디지털 전원 링들(38, 42, 46)로 구분된다. 즉, 상기 디지털 전원 링들(38, 42, 46)은 단독으로 동작할 수 있는 해당하는 패드 그룹들(40, 44, 48)과 각각 접속하기 위해 분리되어 있다.
반도체 칩은 이네이블시, 동작상태에서나 대기상태에서나 항상 전원을 공급받고 있다. 즉 전극 패드로부터 공급된 전원은 전원 링에 항상 인가되어 있다. 상기 패드 그룹들(36, 40, 44, 48)은 반도체 칩 내부의 스위치 제어부(50)에 의하여 개별적으로 온/오프 제어될 수 있다. 상기 스위치 제어부(50)는 특정 기능의 패드 그룹이 사용되는 경우 해당 패드 그룹을 온시키고, 그렇지 않은 경우 해당 패드 그룹을 오프시킨다. 여기서 온시킨다 함은 패드 그룹의 입출력 패드들과 전원 링 사이의 접속을 유지시킴을 의미하며, 오프시킨다 함은 패드 그룹과 전원 링 사이의 접속을 끊음(discouple)을 의미한다. 그러면 해당 패드 그룹은 동작하지 않으며 따라서 대기상태에서도 전류 소모가 발생하지 않게 된다.
예를 들어 하나의 분리된 전원 링으로부터 전원을 공급받는 패드 그룹은 버스를 통해 한 메모리 소자에 접속하는 입출력 패드들이 될 수 있다. 그러면, 스위치 제어부(50)는 메모리 액세스가 이루어지는 경우 해당 패드 그룹을 온시키고, 메모리 액세스가 이루어지지 않는 경우 해당 패드 그룹을 오프시킨다.
본 발명의 바람직한 실시예에 따른 반도체 칩의 제조과정을 설명하면 다음과 같다.
먼저 반도체 칩의 디지털 입출력 패드들은 그 기능에 따라 복수의 패드 그룹들로 나뉘어진다. 하나의 패드 그룹은 적어도 하나의 전극 패드를 통해 전원을 공급받는 하나 이상의 패드를 포함한다. 또한 반도체 칩 상에 상기 나뉘어진 패드 그룹들의 개수에 대응하는 개수의 분리된 전원 링을 배치한다. 상기 전원 링들은 전극 패드로부터 제공된 전원을 입출력 패드들로 전달하기 위해 금속 재질로 제조되는 것이다. 상기 패드 그룹들은 내부 배선에 의해 상기 전원 링들에 각각 결합된다.
다음으로, 본 발명의 바람직한 일 실시예에 따라 분리된 전원 링들의 제어동작을 설명하면 다음과 같다.
반도체 칩 상에 위치하는 스위치 제어부는 주기적으로 또는 요구가 있을 시마다 패드 그룹들 각각에 대하여 사용 여부를 판단하여, 전원 공급이 필요하다고 판단되면 해당 패드 그룹의 입출력 패드들을 온시키고, 그렇지 않다면 해당 패드 그룹의 입출력 패드들을 오프시키는 동작을 모든 패드 그룹들에 대하여 반복한다.
본 발명의 다른 실시예에 따른 제어 동작에서, 스위치 제어부는 패드 그룹들 의 입출력 패드들을 모두 오프 상태로 유지한다. 특정 기능에 해당하는 패드 그룹에 대한 사용 요구가 있을 시 스위치 제어부는 해당 패드 그룹의 입출력 패드들을 온시킨다. 전원 온 상태의 패드 그룹에 대한 사용이 중지되면, 스위치 제어부는 해당 패드 그룹의 입출력 패드들을 오프시킨다.
앞서 언급한 바와 같이, 디지털 반도체 설계에 있어서 전력의 소모(Power Dissipation)는 동작시의 전력 소모량 PAC와 대기시의 전력 소모량 PDC의 합으로 표현될 수 있다.
CMOS 회로에서 전체 정적 전력 소모는 누설 전류(leakage current)와 입출력 전류(input/output current)의 합으로 계산된다. 이 중 누설 전류는 역 바이어스(reverse bias) 상태에서 웰(well)과 서브스트레이트(substrate) 사이에 발생한다. 원래 CMOS 소자 내부에서는 대기상태에서 CMOS를 통한 그라운드 직류 전력이 없기 때문에 정적 상태에서는 누설 전류만이 존재하게 된다. 보통 이것은 수 나노 암페어(nano ampere) 정도로 무시할 만한 수준으로 알려져 있으나 게이트 수가 많아지게 되면 전력을 소모시키는 중요한 요소 중에 하나가 될 수 있다.
또한 입출력 버퍼를 통한 입출력 전류는 TTL과 같은 다른 소자와 인터페이스하는 동안에 발생한다. 여기서 입력 버퍼의 풀업/풀다운 트랜지스터 전류의 경우 수십 uA정도이므로 무시할 만 하지만, 문제가 되는 것은 출력 버퍼와 양방향 버퍼에 의한 전류이다. 따라서 출력 버퍼에 의한 직류 전류가 전체 정적 전류 소모의 대부분을 차지하게 된다. 출력 및 양방향 버퍼링에 의한 직류 전력의 소비는 다음 <수학식 1>과 같이 계산될 수 있다.
Figure 112003046789641-pat00001
Figure 112003046789641-pat00002
여기서 PDC_OUT은 출력 버퍼링에 의한 직류 전력의 소비량이고, PDC_BI은 양방향 버퍼링에 의한 직류 전력의 소비량이고, VOL과 IOL 및 VOH와 IOH 는 각각 로우(Low) 상태와 하이(High) 상태에서의 전압 및 전류이며, VDD는 디지털 공급 전원의 전압이다. 또한 n은 출력 및 양방방향 버퍼들의 개수이고, T는 출력 모드에서의 전체 동작시간이고, tH는 하이 상태 시간의 총 합이고, tL은 로우 상태 시간의 총 합이다. 따라서 출력 및 양방향 버퍼들이 3-상태(tri-state)가 아니라고 할 경우 T는 tH+tL이 된다. Sout은 양방향 버퍼들의 출력 모드 비율로서 대부분의 경우 0.5가 된다.
상기의 <수학식 1>로 직류 정적 전류를 표현할 수 있다.
예를 들어 출력 및 양방향 버퍼들에 연결되는 입출력 패드들은 기능에 따라 3개의 큰 디지털 전력 그룹들로 구분되어 있으며 이들 중 그룹 1, 2만 동작한다고 하면, 그룹 3에 대한 정적 전류 소모는 0이 된다. 즉, 그룹 3에 대응하는 전원 링은 오프되어 있다. 이와 같은 방식으로 출력 및 양방향 패드들을 제어하게 되면, 오프시킨 만큼의 패드들에 대한 정적 전류의 감소를 기대할 수 있다. 구체적으로 동시에 동작하는 패드들의 비율이 50%라면 정적 전류는 약 50% 정도 감소된다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
이상에서 상세히 설명한 바와 같이 동작하는 본 발명에 있어서, 개시되는 발명중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.
본 발명은, 기능에 따라 묶여 있거나 단독으로 존재하는 패드들을 각각 분리된 전원 링들에 연결하고, 상기 패드들의 동작 여부에 따라 상기 전원 링들의 온/오프 제어를 수행함으로써 반도체 칩의 대기상태 직류 전류에 의한 소비 전류를 줄이는 효과가 있다.

Claims (8)

  1. 반도체 칩에 있어서,
    외부로부터 전원을 공급받는 전극 패드들과,
    기능에 따라 적어도 하나의 입출력 패드를 포함하도록 그룹화된 복수의 패드 그룹들과,
    상기 전극 패드들로부터 공급된 전원을 상기 복수의 패드 그룹들 각각에 연결할 수 있도록 상기 복수의 패드 그룹들에 각각 대응하는, 서로 분리된 전원 링들과,
    상기 패드 그룹들의 입출력 패드들에 대한 사용 여부를 판단하고, 상기 판단 결과에 따라 각 패드 그룹과 해당하는 전원 링 사이의 접속을 개별적으로 유지하거나 절단함으로써 상기 패드 그룹들의 온/오프 제어를 수행하는 스위치 제어부를 포함하여 구성되는 것을 특징으로 하는 상기 반도체 칩.
  2. 제 1 항에 있어서, 상기 스위치 제어부는,
    상기 패드 그룹들 각각에 대해 사용 여부를 판단하고, 사용되지 않는 패드 그룹의 입출력 패드들과 해당 전원 링 간의 접속을 끊는 것을 특징으로 하는 상기 반도체 칩.
  3. 제 1 항에 있어서, 상기 패드 그룹들 각각은,
    동시에 동작하는 적어도 하나의 입출력 패드들로 그룹화되는 것을 특징으로 하는 상기 반도체 칩.
  4. 신호 입출력 및 전원 공급을 위한 패드들을 구비하는 반도체 칩의 제조 방법에 있어서,
    입출력 패드들을 동시에 동작하는 적어도 하나의 패드를 각각 포함하는 복수의 패드 그룹들로 그룹화하는 과정과,
    상기 복수의 패드 그룹들 각각을 개별적으로 온/오프 제어할 수 있도록 분리된 전원 링들에 각각 연결하는 과정을 포함하는 것을 특징으로 하는 상기 제조 방법.
  5. 제 4 항에 있어서, 상기 그룹화하는 과정은,
    하나의 전극 패드에 의해 공급된 전원을 공유하는 패드들을 적어도 포함하도록 그룹화하는 것을 특징으로 하는 상기 제조 방법.
  6. 외부로부터 전원을 공급받는 전극 패드들과, 기능에 따라 그룹화된 복수의 패드 그룹들과, 상기 전극 패드들로부터 공급된 전원을 상기 복수의 패드 그룹들 각각에 연결하는 분리된 전원 링들을 포함하는 반도체 칩의 제어 방법에 있어서,
    상기 복수의 패드 그룹들 각각에 대해 사용 여부를 판단하는 과정과,
    상기 판단결과 사용되지 않는 패드 그룹의 입출력 패드들을 오프시키는 과정을 특징으로 하는 상기 제어 방법.
  7. 제 6 항에 있어서, 상기 오프시키는 과정은,
    상기 패드 그룹의 입출력 패드들과 해당 전원 링 간의 접속을 끊는 것을 특징으로 하는 상기 제어 방법.
  8. 제 6 항에 있어서, 상기 판단결과 사용되는 패드 그룹의 입출력 패드들을 온시키는 과정을 더 포함하는 것을 특징으로 하는 상기 제어 방법.
KR1020030088598A 2003-12-08 2003-12-08 분리된 전원 링을 가지는 저전력 반도체 칩과 그 제조 및제어방법 KR100594142B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030088598A KR100594142B1 (ko) 2003-12-08 2003-12-08 분리된 전원 링을 가지는 저전력 반도체 칩과 그 제조 및제어방법
US11/002,316 US20050121753A1 (en) 2003-12-08 2004-12-03 Low-power semiconductor chip with separated power ring, method for manufacturing the same, and method for controlling the same
EP04029114A EP1542282A1 (en) 2003-12-08 2004-12-08 Low-power semiconductor chip with separated power ring, method for manufacturing the same, and method for controlling the same
JP2004356040A JP2005175489A (ja) 2003-12-08 2004-12-08 分離された電源リングを有する低電力半導体チップとその製造及び制御方法
CNA2004101033973A CN1649153A (zh) 2003-12-08 2004-12-08 具有分离的电源环的半导体芯片及其制造和控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030088598A KR100594142B1 (ko) 2003-12-08 2003-12-08 분리된 전원 링을 가지는 저전력 반도체 칩과 그 제조 및제어방법

Publications (2)

Publication Number Publication Date
KR20050055390A KR20050055390A (ko) 2005-06-13
KR100594142B1 true KR100594142B1 (ko) 2006-06-28

Family

ID=34511185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030088598A KR100594142B1 (ko) 2003-12-08 2003-12-08 분리된 전원 링을 가지는 저전력 반도체 칩과 그 제조 및제어방법

Country Status (5)

Country Link
US (1) US20050121753A1 (ko)
EP (1) EP1542282A1 (ko)
JP (1) JP2005175489A (ko)
KR (1) KR100594142B1 (ko)
CN (1) CN1649153A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1638145A1 (en) * 2004-09-20 2006-03-22 Infineon Technologies AG Embedded switchable power ring
US7075179B1 (en) * 2004-12-17 2006-07-11 Lsi Logic Corporation System for implementing a configurable integrated circuit
TWI358815B (en) * 2006-09-12 2012-02-21 Chipmos Technologies Inc Stacked chip package structure with lead-frame hav
TWI378539B (en) * 2006-10-26 2012-12-01 Chipmos Technologies Inc Stacked chip package structure with lead-frame having inner leads with transfer pad
KR100843441B1 (ko) * 2007-01-02 2008-07-03 삼성전기주식회사 멀티칩 패키지
JP5374120B2 (ja) * 2008-11-14 2013-12-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US9252598B2 (en) * 2012-01-25 2016-02-02 Microsoft Technology Licensing, Llc Data plant—a raw material powered data generator
US9305898B2 (en) 2014-01-23 2016-04-05 Freescale Semiconductor, Inc. Semiconductor device with combined power and ground ring structure
US9177834B2 (en) 2014-02-19 2015-11-03 Freescale Semiconductor, Inc. Power bar design for lead frame-based packages

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195755B1 (en) * 1994-08-09 2001-02-27 Larry D. Webster Nonvolatile power management apparatus for integrated circuit application
JP3747968B2 (ja) * 1996-12-16 2006-02-22 富士通株式会社 集積回路装置
US6735706B2 (en) * 2000-12-06 2004-05-11 Lattice Semiconductor Corporation Programmable power management system and method
TW571603B (en) * 2001-10-05 2004-01-11 Silicon Integrated Sys Corp Circuit substrate
JP2003188351A (ja) * 2001-12-17 2003-07-04 Hitachi Ltd 半導体集積回路
JP2003202935A (ja) * 2002-01-08 2003-07-18 Mitsubishi Electric Corp 電力管理方式及び電力管理方法

Also Published As

Publication number Publication date
KR20050055390A (ko) 2005-06-13
JP2005175489A (ja) 2005-06-30
EP1542282A1 (en) 2005-06-15
CN1649153A (zh) 2005-08-03
US20050121753A1 (en) 2005-06-09

Similar Documents

Publication Publication Date Title
CN101739117B (zh) 半导体集成电路器件
US20070194841A1 (en) Semiconductor integrated circuit device
US6756803B2 (en) Semiconductor device downsizing its built-in driver
US6828842B2 (en) Semiconductor integrated circuit device
JP4671739B2 (ja) 半導体集積回路装置及びこれに備えるｉ／ｏセル
JP2002151590A (ja) Ｉ／ｏセル配置方法及び半導体装置
KR100594142B1 (ko) 분리된 전원 링을 가지는 저전력 반도체 칩과 그 제조 및제어방법
US7902861B2 (en) Adiabatic CMOS design
US6646342B2 (en) Semiconductor chip and multi-chip module
JP2002057270A (ja) チップ積層型半導体装置
EP2293330B1 (en) On-chip power switches implementation.
JP3669889B2 (ja) 半導体集積回路装置
US20090284287A1 (en) Output buffer circuit and integrated circuit
US6201263B1 (en) Semiconductor device
JP2004063057A (ja) 半導体装置
JPH11111913A (ja) 機能変更可能な半導体装置
JPH0629395A (ja) 半導体集積回路装置
JP6546790B2 (ja) 補聴器のためのインターフェース回路及び方法
JP2003318263A (ja) 半導体装置
JP2001077230A (ja) リードフレーム及びそれを用いた半導体装置実装体
JPH01120046A (ja) 半導体回路装置
JPH04326575A (ja) 集積回路装置
CN117749152A (zh) 射频开关芯片片上模拟地与射频地连接电路及封装结构
US20050248028A1 (en) Chip-packaging with bonding options connected to a package substrate
JPH0416945B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140529

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee