JP2005175489A - 分離された電源リングを有する低電力半導体チップとその製造及び制御方法 - Google Patents

分離された電源リングを有する低電力半導体チップとその製造及び制御方法 Download PDF

Info

Publication number
JP2005175489A
JP2005175489A JP2004356040A JP2004356040A JP2005175489A JP 2005175489 A JP2005175489 A JP 2005175489A JP 2004356040 A JP2004356040 A JP 2004356040A JP 2004356040 A JP2004356040 A JP 2004356040A JP 2005175489 A JP2005175489 A JP 2005175489A
Authority
JP
Japan
Prior art keywords
pad
power
semiconductor chip
input
groups
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004356040A
Other languages
English (en)
Inventor
Jong-Rim Lee
種林 李
June-Hyeok Im
▲ジュン▼▲ヒョク▼ 任
Dong-Yun Kim
東潤 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005175489A publication Critical patent/JP2005175489A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】 分離された電源リングを有する低電力半導体チップを提供する。
【解決手段】 外部から電源が供給される電極パッドと、機能により少なくとも一つの入出力パッドを含むようにグループ化された複数のパッドグループと、電極パッドから供給された電源を複数のパッドグループのそれぞれに連結する分離された電源リングと、パッドグループの入出力パッドについての使用の有無を判断してパッドグループについて個別的にオン／オフ制御を遂行するスイッチ制御部と、を含む。パッドグループは、一つの電極パッドにより供給された電源を共有するパッドを含む。スイッチ制御部は、複数のパッドグループのそれぞれについて使用の有無を判断し、判断の結果、使用されないパッドグループの入出力パッドをオフさせる。これにより、ディジタルパッド電源を使用有無状況によりオン／オフ制御して、半導体集積回路の静的電流による電力消費を減らすことができる。
【選択図】 図２

Description

本発明は、半導体チップに係り、特に低電力設計を必要にする半導体チップに関する。
注文型半導体回路（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；ＡＳＩＣ）において、特に移動機器又は無線機器に使用されるディジタル半導体回路は、特に低電力設計が主立った関心の対象になる。これは、移動機器又は無線機器は、その特性上充電式電源を使用し、充電池の電力消耗を可能な限り最小化させてこそ長時間の使用が可能なためである。
ディジタル半導体設計において、電力の消耗（Ｐｏｗｅｒ Ｄｉｓｓｉｐａｔｉｏｎ）は、動作時の電力消耗量ＰＡＣと待機時の電力消耗量ＰＤＣとの和に表現されることができる。この中、待機時の電力消耗量は、動作時の電力消耗量に比べて一般に無視することができる水準に考えられてきた。しかしながら、最近、集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；ＩＣ）のチップの規模と、半導体チップに含まれるゲート個数及び入出力パッド（Ｉ／Ｏ ＰＡＤ）の個数が増加することによって、待機時の電力消耗を惹起する静的電流（Ｓｔａｔｉｃ Ｃｕｒｒｅｎｔ）の比重が日増しに増加している趨勢にある。
注文型半導体チップでは、電源が供給されるために電極パッド（Ｐｏｗｅｒ ＰＡＤ）を使用する。電極パッドは、信号入出力パッドと半導体チップの内部のコア（Ｃｏｒｅ）に電源を供給するための一般的な手段である。通常の半導体アナログ電極パッドとディジタル電極パッドとを大別してアナログ電源とディジタル電源とをそれぞれ供給するように設計されている。
図１は、典型的な半導体チップの構造を示している。
図１を参照すると、半導体チップ１０は、リードフレーム上の半導体チップ搭載板に搭載されて、リードフレームを通じて外部とインターフェースする。半導体チップ１０の外郭には、電源用、接地用又は外部回路との信号交換用として使用されるパッド４，８が形成されている。また、半導体チップ１０の内部には、パッド４，８の中電極パッドを通じて供給された電源（通常Ｖｄｄと表記される。）を内部配線により半導体回路に伝達する電源リング２，６が備えられる。
電源リング２，６は、半導体チップの内部のアナログ回路に電源を供給するためアナログ電極パッド４から電源が供給されるアナログ部分と、内部のディジタル回路に電源を供給するためディジタル電極パッド８に接続されるディジタル部分と、に大別される。
一般的な場合、アナログ電極パッド４は、使用有無により電源オン／オフが可能である。しかしながら、ディジタル電極パッドの場合には、機能や動作有無に関係なく常に電源がオンされており、これは、待機状態で静的電流消費の主立った原因になっている。
上記背景に鑑みて、本発明の目的は、半導体回路の出力及び両方向パッドによる待機状態中の電力消耗を減少させるための半導体チップとその製造及び制御方法を提供することにある。
本発明の他の目的は、半導体回路でパッドを通じて供給される電源を当該パッド機能の使用の有無によりオン／オフする半導体チップとその製造及び制御方法を提供することにある。
本発明のさらに他の目的は、半導体内部回路に電源を供給するために備えられた電源リングをその機能により分離した半導体チップとその製造及び制御方法を提供することにある。
このような目的を達成するために、創案された本発明の実施の形態に従う半導体チップは、外部から電源が供給される電極パッドと、機能により少なくとも一つの入出力パッドを含むようにグループ化された複数のパッドグループと、電極パッドから供給された電源を複数のパッドグループのそれぞれに連結する分離された電源リングと、パッドグループの入出力パッドについての使用の有無を判断してパッドグループについて個別的にオン／オフ制御を実行するスイッチ制御部と、を含んで構成されることを特徴とする。
本発明の他の実施の形態に従う半導体チップの製造方法は、信号入出力及び電源供給のためのパッドを備える半導体チップの製造方法であって、入出力パッドを同時に動作する少なくとも一つのパッドをそれぞれ含む複数のパッドグループにグループ化する過程と、複数のパッドグループのそれぞれを個別的にオン／オフ制御することができるように分離された電源リングにそれぞれ連結する過程と、を含むことを特徴とする。
本発明のさらに他の実施の形態に従う半導体チップの制御方法は、外部から電源が供給される電極パッドと、機能によりグループ化された複数のパッドグループと、電極パッドから供給された電源を複数のパッドグループのそれぞれに連結する分離された電源リングと、を含む半導体チップの制御方法であって、複数のパッドグループのそれぞれについて使用の有無を判断する過程と、判断の結果、使用されないパッドグループの入出力パッドをオフさせる過程と、を特徴とする。
本発明によれば、機能により関連しているか、或いは単独に存在するパッドをそれぞれ分離された電源リングに連結し、パッドの動作の有無により電源リングのオン／オフ制御を実行することによって、半導体チップの待機状態の直流電流による消費電流を減らす効果がある。
以下、添付した図面を参照して本発明の好適な実施の形態についての動作原理を詳細に説明する。下記で本発明を説明するものにおいて関連された公知機能又は構成についての具体的な説明が本発明の要旨を不要にぼかすと判断される場合には、その詳細な説明を省略する。そして、後述される用語は、本発明での機能を考慮して定義された用語であり、これは、使用者、運用者の意図又は慣例などにより変わることができる。従って、その定義は、本明細書全般における内容を本として下されるべきである。
後述される本発明は、注文型半導体設計、特に低電力を要求する半導体チップの設計において、入出力パッドの電源を状況に合うようにスイッチ（オン／オフ）することによって、入出力パッドを通じた静的電力の損失を減少させることである。具体的に本発明は特定機能を使用しない場合に当該機能を実行する入出力パッドの電源を遮断する。
図２と図３は、本発明が適用される半導体パッケージのリードフレーム構造とその断面図を示している。
図２を参照すると、銅又はその合金より成ったリードフレーム（ｌｅａｄ ｆｒａｍｅ）２６の相互対向する二つ又は四つの辺に沿って多数のリード（ｌｅａｄ）１４が配列され、前述した多数のリード１４の内側中央の同一平面上又は若干下方にダウンセットされて半導体チップ１８を搭載するための半導体チップ搭載板（ｃｈｉｐ ｐａｄｄｌｅ）１２が形成され、半導体チップ搭載板１２は、リードフレーム２６の四つのコーナーから延びるタイバー（ｔｉｅｒ ｂａｒｓ）１６により支持される。また、半導体チップ１８とリード１４との電気的接続のため半導体チップ１８上の入出力及び電源パッド（Ｉ／Ｏ ｐｏｗｅｒ ｐａｄｓ）２４とリード１４のボンドフィンガー（ｂｏｎｄ ｆｉｎｇｅｒ）２２がワイヤー（ｗｉｒｅ）２０でボンディング法により接続されている。
半導体チップ搭載板１２の上面には、四角形の電源用金属板２８が備えられる。電源金属板２８は、半導体チップ搭載板１２の上面中央の半導体チップ１８が搭載される部位とリード１４の内側との所定空間領域に形成される。
電源金属板２８としては、多数のリード１４の中、電源供給用として使用される所定個数のリードからワイヤー２０ａを通じて供給された電源が加えられる。供給された電源は、再びワイヤー２０ａを通じて半導体チップ１８の内部のパッド２４に伝達される。パッド２４は、再び半導体チップ１８の内部の電源リングを通じて半導体チップ１８を構成する回路に電源を伝達する。
一つの半導体チップは、多様な機能を実行する集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ；ＩＣｓ）に設計されており、こうした半導体チップの動作は、入出力パッドを通じて外部とインターフェースするようになっている。本発明では、一つの半導体チップ上に備えられた多数のパッドを同時に動作するパッド同士グループ化するため、それぞれのパッドグループは、分離されたそれぞれの電源リングに連結される。ここで、グループ化は、同一な機能を実行するパッド単位より成らなければならない。最小の場合、グループ化は、少なくとも一つの電源リードを通じて電力が供給されるパッド単位より成る。
それぞれのパッドグループは、半導体チップの制御下で個別的にオン／オフが可能である。従って、一つの電源リングに関連しているパッドが使用されない場合に、パッドをオフすることによって、電力を節約することができる。こうした動作を反復して多くの個のパッドグループの電力を制御すれば、待機状態で全体入出力パッドの電力消耗を減らすことができる。
図４は、本発明の好適な実施の形態に従って分離された電極パッドを有する半導体チップの構造を示している。
図４を参照すると、半導体チップ３０は、リードフレーム上の半導体チップ搭載板に搭載されて、リードフレームを通じて外部とインターフェースする。半導体チップ３０の外郭には、電源用、接地用又は外部回路との信号交換用として使用されるパッドが形成されている。参照番号３６，４０，４４，４８は、特に入出力パッドの中、機能により単独に動作することができるパッドグループを示している。
パッドグループ３６，４０，４４，４８は、電極パッドを通じて供給された電源（通常Ｖｄｄと表記される。）を伝達する分離された電源リング３４，３８，４２，４６によりグループ化される。電源リング３４，３８，４２，４６は、アナログ電極パッドから提供されたアナログ電源をパッドグループ３６，４０，４４，４８の中アナログパッドグループ３６に供給するため、アナログパッドグループ３６に接続されるアナログ電源リング３４と、ディジタル電極パッドから提供されたディジタル電源ＶＤＤをパッドグループ３６，４０，４４，４８の中ディジタルパッドグループ４０，４４，４８に供給するため、ディジタルパッドグループ４０，４４，４８に接続されるディジタル電源リング３８，４２，４６と、に大別される。すなわち、ディジタル電源リング３８，４２，４６は、単独に動作することができる該当するパッドグループ４０，４４，４８とそれぞれ接続するため分離されている。
半導体チップは、イネーブル時、動作状態や待機状態で常に電源が供給されている。すなわち、電極パッドから供給された電源は、電源リングに常に印加されている。パッドグループ３６，４０，４４，４８は、半導体チップの内部のスイッチ制御部５０により、個別的にオン／オフ制御されることができる。スイッチ制御部５０は、特定機能のパッドグループが使用される場合、当該パッドグループをオンさせ、そうではない場合当該パッドグループをオフさせる。ここで、オンさせるというのは、パッドグループの入出力パッドと電源リングとの接続を維持させるものを意味し、オフさせるというのは、パッドグループと電源リングとの接続を切った（ｄｉｓｃｏｕｐｌｅ）ものを意味する。そうすれば、当該パッドグループは、動作せず、これにより待機状態でも電流消耗が発生されない。
例えば、一つの分離された電源リングから電源が供給されるパッドグループは、バスを通じて一つのメモリ素子に接続する入出力パッドになることができる。そうすれば、スイッチ制御部５０は、メモリアクセスが成される場合、当該パッドグループをオンさせ、メモリアクセスが成されない場合、当該パッドグループをオフさせる。
本発明の好適な実施の形態に従う半導体チップの製造過程を説明すれば次の通りである。
先ず、半導体チップのディジタル入出力パッドは、その機能により複数のパッドグループに分けられる。一つのパッドグループは、少なくとも一つの電極パッドを通じて電源が供給される一つ以上のパッドを含む。また、半導体チップ上に分けられたパッドグループの個数に対応する個数の分離された電源リングを配置する。電源リングは、電極パッドから提供された電源を入出力パッドに伝達するため金属材質で製造される。パッドグループは、内部配線により電源リングにそれぞれ結合される。
さらに、本発明の好適な実施の形態に従って分離された電源リングの制御動作を説明すれば次の通りである。
半導体チップ上に設けるスイッチ制御部は、周期的に又は要求があるとき毎にパッドグループのそれぞれについて使用の有無を判断して、電源供給が必要であると判断されれば、当該パッドグループの入出力パッドをオンさせ、そうではなければ、当該パッドグループの入出力パッドをオフさせる動作を全てのパッドグループについて反復する。
本発明の他の実施の形態に従う制御動作で、スイッチ制御部は、パッドグループの入出力パッドを全てオフ状態で維持する。特定機能に該当するパッドグループについての使用要求があるときスイッチ制御部は、当該パッドグループの入出力パッドをオンさせる。電源オン状態のパッドグループについての使用が中止されれば、スイッチ制御部は当該パッドグループの入出力パッドをオフさせる。
前述したように、ディジタル半導体設計において、電力の消耗（Ｐｏｗｅｒ Ｄｉｓｓｉｐａｔｉｏｎ）は、動作時の電力消耗量ＰＡＣと待機時の電力消耗量ＰＤＣとの和で表現されることができる。
ＣＭＯＳ回路で全体静的電力消耗は、漏洩電流（ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）と入出力電流（ｉｎｐｕｔ／ｏｕｔｐｕｔ ｃｕｒｒｅｎｔ）との和で計算される。この中漏洩電流は、逆バイアス（ｒｅｖｅｒｓｅ ｂｉａｓ）状態でウェル（ｗｅｌｌ）とサブストレート（ｓｕｂｓｔｒａｔｅ）との間に発生する。元来ＣＭＯＳ素子内部では、待機状態でＣＭＯＳを通じたグラウンド直流電力がないので、静的状態では、漏洩電流のみが存在する。普通これは、数ナノアンペア（ｎａｎｏ ａｍｐｅｒｅ）程度で無視し得る水準であるが、ゲート数が多くなれば電力を消耗させる重要な要素の一つになることができる。
また、入出力バッファを通じた入出力電流は、ＴＴＬのような他の素子とインターフェースする間に発生する。ここで、入力バッファのプルアップ／プルダウントランジスタ電流の場合、数十ｕＡ程度であるため無視し得るものの、問題になることは出力バッファと両方向バッファによる電流である。従って、出力バッファによる直流電流が全体静的電流消耗の大部分を占める。出力及び両方向バッファリングによる直流電力の消費は次式１のように計算されることができる。
Figure 2005175489
ここで、ＰＤＣ_ＯＵＴは、出力バッファリングによる直流電力の消費量であり、ＰＤＣ_ＢＩは、両方向バッファリングによる直流電力の消費量であり、ＶＯＬとＩＯＬ及びＶＯＨとＩＯＨはそれぞれロー（Ｌｏｗ）状態とハイ（Ｈｉｇｈ）状態とでの電圧及び電流であり、ＶＤＤはディジタル供給電源の電圧である。また、ｎは、出力及び両方方向バッファの個数であり、Ｔは、出力モードでの全体動作時間であり、ｔＨは、ハイ状態時間の総和であり、ｔＬは、ロー状態時間の総和である。従って、出力及び両方向バッファが３−状態（ｔｒｉ−ｓｔａｔｅ）ではないという場合、ＴはｔＨ＋ｔＬになる。Ｓｏｕｔは、両方向バッファの出力モード比率として大部分の場合０．５になる。
式１により直流静的電流を表現することができる。
例えば、出力及び両方向バッファに連結される入出力パッドは、機能により三つの大きいディジタル電力グループに大別されており、これらの中グループ１，２のみ動作するとすれば、グループ３についての静的電流消耗は０になる。すなわち、グループ３に対応する電源リングはオフされている。このような方式に出力及び両方向パッドを制御すれば、オフさせた程のパッドについての静的電流の減少を期待することができる。具体的に同時に動作するパッドの比率が５０％であれば、静的電流は約５０％程度減少される。
以上、本発明の詳細な説明では、具体的な実施の形態について説明したが、本発明の範囲から外れない限度内で様々な変形が可能なことは勿論である。従って、本発明の範囲は、説明された実施の形態に限定されて決められるものではなく、特許請求の範囲並びにこの特許請求の範囲と均等なものにより決められるべきである。
典型的な半導体チップの構造を示した図面である。 本発明が適用される半導体パッケージのリードフレーム構造を示した図面である。 図２に示した本発明が適用される半導体パッケージのリードフレーム構造の断面図を示した図面である。 本発明の好適な実施の形態に従って分離された電極パッドを有する半導体チップの構造を示した図面である。
符号の説明
１２ 半導体チップ搭載板
１４ 多数のリード
１６ タイバー
１８ 半導体チップ
２０，２０ａ ワイヤー
２２ ボンドフィンガー
２４ 入出力及び電源パッド
２６ リードフレーム
２８ 電源金属板




Claims (8)

  1. 半導体チップであって、
    外部から電源が供給される電極パッドと、
    機能により少なくとも一つの入出力パッドを含むようにグループ化された複数のパッドグループと、
    前記電極パッドから供給された電源を前記複数のパッドグループのそれぞれに連結する分離された電源リングと、
    前記パッドグループの入出力パッドについての使用の有無を判断して前記パッドグループについて個別的にオン／オフ制御を実行するスイッチ制御部と、
    を含んで構成されることを特徴とする半導体チップ。
  2. 前記スイッチ制御部は、
    前記パッドグループのそれぞれについて使用の有無を判断し、使用されないパッドグループの入出力パッドと当該電源リングとの接続を切ること
    を特徴とする請求項１に記載の半導体チップ。
  3. 前記パッドグループのそれぞれは、
    同時に動作する少なくとも一つの入出力パッドでグループ化されること
    を特徴とする請求項１に記載の半導体チップ。
  4. 信号入出力及び電源供給のためのパッドを備える半導体チップの製造方法であって、
    入出力パッドを同時に動作する少なくとも一つのパッドをそれぞれ含む複数のパッドグループにグループ化する過程と、
    前記複数のパッドグループのそれぞれを個別的にオン／オフ制御することができるように分離された電源リングにそれぞれ連結する過程と、
    を含むことを特徴とする前記製造方法。
  5. 前記グループ化する過程は、
    一つの電極パッドにより供給された電源を共有するパッドを少なくとも含むようにグループ化すること
    を特徴とする請求項４に記載の前記製造方法。
  6. 外部から電源が供給される電極パッドと、機能によりグループ化された複数のパッドグループと、前記電極パッドから供給された電源を前記複数のパッドグループのそれぞれに連結する分離された電源リングと、を含む半導体チップの制御方法であって、
    前記複数のパッドグループのそれぞれについて使用の有無を判断する過程と、
    前記判断結果使用されないパッドグループの入出力パッドをオフさせる過程と、
    を特徴とする前記制御方法。
  7. 前記オフさせる過程は、
    前記パッドグループの入出力パッドと当該電源リングとの接続を切ること
    を特徴とする請求項６に記載の前記制御方法。
  8. 前記判断の結果使用されるパッドグループの入出力パッドをオンさせる過程をさらに含むこと
    を特徴とする請求項６に記載の前記制御方法。

JP2004356040A 2003-12-08 2004-12-08 分離された電源リングを有する低電力半導体チップとその製造及び制御方法 Pending JP2005175489A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030088598A KR100594142B1 (ko) 2003-12-08 2003-12-08 분리된 전원 링을 가지는 저전력 반도체 칩과 그 제조 및제어방법

Publications (1)

Publication Number Publication Date
JP2005175489A true JP2005175489A (ja) 2005-06-30

Family

ID=34511185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004356040A Pending JP2005175489A (ja) 2003-12-08 2004-12-08 分離された電源リングを有する低電力半導体チップとその製造及び制御方法

Country Status (5)

Country Link
US (1) US20050121753A1 (ja)
EP (1) EP1542282A1 (ja)
JP (1) JP2005175489A (ja)
KR (1) KR100594142B1 (ja)
CN (1) CN1649153A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118590A (ja) * 2008-11-14 2010-05-27 Renesas Technology Corp 半導体集積回路装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1638145A1 (en) * 2004-09-20 2006-03-22 Infineon Technologies AG Embedded switchable power ring
US7075179B1 (en) * 2004-12-17 2006-07-11 Lsi Logic Corporation System for implementing a configurable integrated circuit
TWI358815B (en) * 2006-09-12 2012-02-21 Chipmos Technologies Inc Stacked chip package structure with lead-frame hav
TWI378539B (en) * 2006-10-26 2012-12-01 Chipmos Technologies Inc Stacked chip package structure with lead-frame having inner leads with transfer pad
KR100843441B1 (ko) * 2007-01-02 2008-07-03 삼성전기주식회사 멀티칩 패키지
US9252598B2 (en) * 2012-01-25 2016-02-02 Microsoft Technology Licensing, Llc Data plant—a raw material powered data generator
US9305898B2 (en) 2014-01-23 2016-04-05 Freescale Semiconductor, Inc. Semiconductor device with combined power and ground ring structure
US9177834B2 (en) 2014-02-19 2015-11-03 Freescale Semiconductor, Inc. Power bar design for lead frame-based packages

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195755B1 (en) * 1994-08-09 2001-02-27 Larry D. Webster Nonvolatile power management apparatus for integrated circuit application
JP3747968B2 (ja) * 1996-12-16 2006-02-22 富士通株式会社 集積回路装置
US6735706B2 (en) * 2000-12-06 2004-05-11 Lattice Semiconductor Corporation Programmable power management system and method
TW571603B (en) * 2001-10-05 2004-01-11 Silicon Integrated Sys Corp Circuit substrate
JP2003188351A (ja) * 2001-12-17 2003-07-04 Hitachi Ltd 半導体集積回路
JP2003202935A (ja) * 2002-01-08 2003-07-18 Mitsubishi Electric Corp 電力管理方式及び電力管理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118590A (ja) * 2008-11-14 2010-05-27 Renesas Technology Corp 半導体集積回路装置

Also Published As

Publication number Publication date
KR100594142B1 (ko) 2006-06-28
CN1649153A (zh) 2005-08-03
KR20050055390A (ko) 2005-06-13
EP1542282A1 (en) 2005-06-15
US20050121753A1 (en) 2005-06-09

Similar Documents

Publication Publication Date Title
US8253481B2 (en) Semiconductor integrated circuit device
JP4671739B2 (ja) 半導体集積回路装置及びこれに備えるｉ／ｏセル
JP2002151590A (ja) Ｉ／ｏセル配置方法及び半導体装置
US8543856B2 (en) Semiconductor device with wake-up unit
JP2005175489A (ja) 分離された電源リングを有する低電力半導体チップとその製造及び制御方法
US6335648B1 (en) Circuit using internal pull-up/pull-down resistor during reset
JPH0529551A (ja) 半導体集積回路
EP0886380B1 (en) Zero current draw circuit for use during a bonding option
US20040130016A1 (en) Semiconductor device and different levels of signal processing systems using the same
JPH05206420A (ja) 半導体集積回路
JPH11145397A (ja) 半導体集積回路装置
JP2004063057A (ja) 半導体装置
JPH0629395A (ja) 半導体集積回路装置
KR101057750B1 (ko) 시스템온칩의 입출력 패드 구성 방법
JP6546790B2 (ja) 補聴器のためのインターフェース回路及び方法
JPH04372220A (ja) 半導体装置
JPH05343525A (ja) 半導体集積回路
JP2006324359A (ja) 半導体チップ及び半導体装置
JP2000183285A (ja) 半導体集積回路
US20060197208A1 (en) Chip-packaging with bonding options having a plurality of package substrates
JPS6380622A (ja) 半導体集積回路装置
JPH04163958A (ja) 半導体装置
JPH03212955A (ja) 半導体装置
JPS59149033A (ja) 半導体集積回路装置
JPH1197546A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090507