JP2000183285A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2000183285A JP2000183285A JP10360800A JP36080098A JP2000183285A JP 2000183285 A JP2000183285 A JP 2000183285A JP 10360800 A JP10360800 A JP 10360800A JP 36080098 A JP36080098 A JP 36080098A JP 2000183285 A JP2000183285 A JP 2000183285A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- blocks
- semiconductor integrated
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体集積回路の内部ブロックを全て高電圧
で動作させる事で高速化し、あるいは全て低電圧で動作
させて消費電力を削減する、というような使用形態をと
るのが困難である。 【解決手段】 内部ブロックの外部に配置された周回電
源配線の電圧を、外部インターフェースブロック部に供
給される電源電圧との間に配置した電圧レベル変換後の
電圧と、外部インターフェース部に供給される電圧から
選択できるようにした事を特徴とする。
で動作させる事で高速化し、あるいは全て低電圧で動作
させて消費電力を削減する、というような使用形態をと
るのが困難である。 【解決手段】 内部ブロックの外部に配置された周回電
源配線の電圧を、外部インターフェースブロック部に供
給される電源電圧との間に配置した電圧レベル変換後の
電圧と、外部インターフェース部に供給される電圧から
選択できるようにした事を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、複数電圧の供給に
最適な構成をもつ半導体集積回路に関する。
最適な構成をもつ半導体集積回路に関する。
【０００２】
【従来の技術】従来の技術を図３を用いて説明する。図
３は、内部ブロック部１５全体を低電圧で、インターフ
ェースブロック部全部を高電圧で動作させるように構成
された半導体集積回路を示す。
３は、内部ブロック部１５全体を低電圧で、インターフ
ェースブロック部全部を高電圧で動作させるように構成
された半導体集積回路を示す。
【０００３】この半導体集積回路は、内部ブロック部１
５とインターフェースブロック部とをそれぞれ接続する
周回電源配線１、２、８、９を有し、これら周回電源配
線１、２、８、９からそれぞれ電源パッド１０、１２を
引き出し、チップ外部から低電圧電源供給と高電圧電源
供給を別々に行うことにより動作させるように構成され
ている。
５とインターフェースブロック部とをそれぞれ接続する
周回電源配線１、２、８、９を有し、これら周回電源配
線１、２、８、９からそれぞれ電源パッド１０、１２を
引き出し、チップ外部から低電圧電源供給と高電圧電源
供給を別々に行うことにより動作させるように構成され
ている。
【０００４】すなわち、外部パッド１０は、低電圧を外
部から周回電源配線２及び内部ブロック部１５全体に供
給しており、外部パッド１２は、高電圧を外部から周回
電源配線９および外部ブロック部全体に供給するように
なっている。なお外部パッド１１および周回電源配線
２、８はＧＮＤ周回電源配線である。
部から周回電源配線２及び内部ブロック部１５全体に供
給しており、外部パッド１２は、高電圧を外部から周回
電源配線９および外部ブロック部全体に供給するように
なっている。なお外部パッド１１および周回電源配線
２、８はＧＮＤ周回電源配線である。
【０００５】このように従来の半導体集積回路では、外
部パッド１０、１１、１２と、これらに対応する少なく
とも３種類の電源端子が必要となる。また、内部ブロッ
ク部の規模や出力信号の本数が増加すると、高電圧を供
給する外部パッド１２、及び低電圧を供給する外部パッ
ド１０は、それぞれ複数設けられるのが一般的である。
部パッド１０、１１、１２と、これらに対応する少なく
とも３種類の電源端子が必要となる。また、内部ブロッ
ク部の規模や出力信号の本数が増加すると、高電圧を供
給する外部パッド１２、及び低電圧を供給する外部パッ
ド１０は、それぞれ複数設けられるのが一般的である。
【０００６】
【発明が解決しようとする課題】したがって、上記のよ
うな従来の半導体集積回路では、チップの外部から供給
する電圧が高電圧で、チップの内部ブロック部１５を全
て低電圧で動作させ、インターフェースブロック部全部
を高電圧で動作させる場合、あるいはその逆の場合など
では、電源電圧数に応じて外部パッドを増やす必要があ
った。
うな従来の半導体集積回路では、チップの外部から供給
する電圧が高電圧で、チップの内部ブロック部１５を全
て低電圧で動作させ、インターフェースブロック部全部
を高電圧で動作させる場合、あるいはその逆の場合など
では、電源電圧数に応じて外部パッドを増やす必要があ
った。
【０００７】また図４に示した他の従来例のように、チ
ップ内部に電圧レベル変換回路３を持たせる方式の場
合、製造後には、周回電源配線２および内部ブロック部
１５に供給する電圧は、電圧レベル変換回路３により一
意に決まり、例えば使用上高速動作を必要とする場合に
は、内部ブロック部１５を全て高電圧で動作させる事で
高速化し、あるいは使用上低速動作でよい場合には内部
ブロック部１５を全て低電圧で動作させて消費電力を削
減する、というような使用形態はとれないという問題が
あった。
ップ内部に電圧レベル変換回路３を持たせる方式の場
合、製造後には、周回電源配線２および内部ブロック部
１５に供給する電圧は、電圧レベル変換回路３により一
意に決まり、例えば使用上高速動作を必要とする場合に
は、内部ブロック部１５を全て高電圧で動作させる事で
高速化し、あるいは使用上低速動作でよい場合には内部
ブロック部１５を全て低電圧で動作させて消費電力を削
減する、というような使用形態はとれないという問題が
あった。
【０００８】本発明は、上記のような従来の半導体集積
回路が有している課題を解決することを目的とするもの
である。
回路が有している課題を解決することを目的とするもの
である。
【０００９】
【課題を解決するための手段】本発明の半導体集積回路
は、内部ブロック部の外部に配置された周回電源配線
と、外部インターフェースブロック部に供給される電源
配線との間に接続された電圧レベル変換回路を備え、前
記周回電源配線の電圧を、電圧レベル変換後の電圧と、
外部インターフェース部に供給される電圧から選択する
ように構成したことを特徴とする。
は、内部ブロック部の外部に配置された周回電源配線
と、外部インターフェースブロック部に供給される電源
配線との間に接続された電圧レベル変換回路を備え、前
記周回電源配線の電圧を、電圧レベル変換後の電圧と、
外部インターフェース部に供給される電圧から選択する
ように構成したことを特徴とする。
【００１０】すなわち本発明によれば、内部ブロック部
の外部に配置された周回電源配線の電圧を、外部インタ
ーフェースブロック部に供給される電源電圧と、電圧レ
ベル変換後の電圧とから選択することにより、前述のよ
うな従来の課題を解決できる。
の外部に配置された周回電源配線の電圧を、外部インタ
ーフェースブロック部に供給される電源電圧と、電圧レ
ベル変換後の電圧とから選択することにより、前述のよ
うな従来の課題を解決できる。
【００１１】
【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。
を参照して説明する。
【００１２】図１は本発明の一実施の形態による半導体
集積回路を示すもので、チップの内部ブロック部１５全
体を低電圧動作インターフェースブロック部全体を高電
圧で動作させる場合について述べる。
集積回路を示すもので、チップの内部ブロック部１５全
体を低電圧動作インターフェースブロック部全体を高電
圧で動作させる場合について述べる。
【００１３】内部ブロック部１５の外部には、周回電源
配線１が設けられ、この周回電源配線１の外側に、周回
電源配線２、その外側に周回電源配線８、さらにその外
側に周回電源配線９がそれぞれ設けられている。
配線１が設けられ、この周回電源配線１の外側に、周回
電源配線２、その外側に周回電源配線８、さらにその外
側に周回電源配線９がそれぞれ設けられている。
【００１４】さらに周回電源配線１及び周回電源配線８
から、外部パッド１１が引き出され、この外部パッド１
１にはＧＮＤ電位が印加される。また外部パッド１２
は、高電圧（例えば５Ｖ）を外部から周回電源配線９お
よび外部インターフェースブロック部に供給するために
設けられたものである。
から、外部パッド１１が引き出され、この外部パッド１
１にはＧＮＤ電位が印加される。また外部パッド１２
は、高電圧（例えば５Ｖ）を外部から周回電源配線９お
よび外部インターフェースブロック部に供給するために
設けられたものである。
【００１５】また周回電源配線２と周回電源配線９との
間には、電圧レベル変換回路３が接続され、この電圧レ
ベル変換回路３は、外部パッド１３に印加された電圧レ
ベルにより、内部ブロック部１５と周回電源配線２に印
加する電位を周回電源配線９と同じ、あるいは電圧レベ
ル変換回路３により変換後の値（３Ｖもしくは３．３
Ｖ）にするかを制御する。
間には、電圧レベル変換回路３が接続され、この電圧レ
ベル変換回路３は、外部パッド１３に印加された電圧レ
ベルにより、内部ブロック部１５と周回電源配線２に印
加する電位を周回電源配線９と同じ、あるいは電圧レベ
ル変換回路３により変換後の値（３Ｖもしくは３．３
Ｖ）にするかを制御する。
【００１６】図２は、電圧レベル変換回路３の回路構成
の一例を示すブロック図である。レベルシフト回路４
は、周回電源配線９（例えば５Ｖ）の電圧から、低電圧
レベル（例えば３Ｖもしくは３．３Ｖ）をつくる。制御
信号ライン７に、インバータ１４に制御されるトランス
ファーゲート１６が接続されている。レベルシフト回路
４の出力は、周回電源配線２に接続されている。また制
御信号ライン７は、インバータ６により御されるトラン
スファーゲート５が接続され、これに周回電源配線９と
周回電源配線２が接続されている。
の一例を示すブロック図である。レベルシフト回路４
は、周回電源配線９（例えば５Ｖ）の電圧から、低電圧
レベル（例えば３Ｖもしくは３．３Ｖ）をつくる。制御
信号ライン７に、インバータ１４に制御されるトランス
ファーゲート１６が接続されている。レベルシフト回路
４の出力は、周回電源配線２に接続されている。また制
御信号ライン７は、インバータ６により御されるトラン
スファーゲート５が接続され、これに周回電源配線９と
周回電源配線２が接続されている。
【００１７】電圧レベル変換回路３は、周回電源配線２
と周回電源配線９との間に配置され、１つではなく複数
個配置されるのが望ましく、リング状に配置される場合
もある。また制御信号ライン７は、配置された電圧レベ
ル変換回路３の全てに接続して周回させてもよい。
と周回電源配線９との間に配置され、１つではなく複数
個配置されるのが望ましく、リング状に配置される場合
もある。また制御信号ライン７は、配置された電圧レベ
ル変換回路３の全てに接続して周回させてもよい。
【００１８】このように構成された半導体集積回路にお
いて、例えば、高速な動作を要求されるような使用条件
では、電圧レベル変換回路３が周回電源配線９と同じ電
圧（５Ｖ）を周回電源配線２に供給するように外部パッ
ド１３、および制御信号７に印加するレベルを変える。
図２で、制御信号７によりトランスファーゲート５がオ
ン、トランスファーゲート１６がオフになれば、周回電
源配線２にはトランスファーゲート５のオン抵抗による
電圧降下があるものの、ほぼ５Ｖの電圧が供給される。
いて、例えば、高速な動作を要求されるような使用条件
では、電圧レベル変換回路３が周回電源配線９と同じ電
圧（５Ｖ）を周回電源配線２に供給するように外部パッ
ド１３、および制御信号７に印加するレベルを変える。
図２で、制御信号７によりトランスファーゲート５がオ
ン、トランスファーゲート１６がオフになれば、周回電
源配線２にはトランスファーゲート５のオン抵抗による
電圧降下があるものの、ほぼ５Ｖの電圧が供給される。
【００１９】これにより、内部ブロック部１５は５Ｖで
動作し、内部ブロック部１５が３Ｖで動作する場合より
高速で動作する事が出来る。
動作し、内部ブロック部１５が３Ｖで動作する場合より
高速で動作する事が出来る。
【００２０】一方、外部パッド１３及び制御信号７に印
加するレベルを前記とは逆にすることにより、電圧レベ
ル変換回路３が周回電源配線２に３Ｖを供給するように
なる。図２でトランスファーゲート５がオフ、トランス
ファーゲート１６がオンとなり、周回電源配線２はレベ
ルシフト回路４で出力される電圧（３Ｖまたは３．３
V）に接続されることになり、内部ブロック部１５は３
Ｖまたは３．３Vで動作することになる。これにより内
部ブロック部１５で消費する電力は３Ｖの場合で（３／
５）２＝０．３６倍程度になる。しかし、内部ブロック
部１５が３Ｖで動作するため、５Ｖに比べ動作速度が遅
くなり、低速なアプリケーションへの使用のみとなる。
加するレベルを前記とは逆にすることにより、電圧レベ
ル変換回路３が周回電源配線２に３Ｖを供給するように
なる。図２でトランスファーゲート５がオフ、トランス
ファーゲート１６がオンとなり、周回電源配線２はレベ
ルシフト回路４で出力される電圧（３Ｖまたは３．３
V）に接続されることになり、内部ブロック部１５は３
Ｖまたは３．３Vで動作することになる。これにより内
部ブロック部１５で消費する電力は３Ｖの場合で（３／
５）２＝０．３６倍程度になる。しかし、内部ブロック
部１５が３Ｖで動作するため、５Ｖに比べ動作速度が遅
くなり、低速なアプリケーションへの使用のみとなる。
【００２１】
【発明の効果】以上に述べた通り、半導体集積回路の使
用用途にあわせて、例えば、高速動作を要求される時は
内部ブロック部を高電圧で駆動する事でスピードを確保
する事ができ、逆に低速動作を要求させる場合は内部ブ
ロック部を低電圧で駆動する事で消費電力を（内部ブロ
ック部の動作電圧／外部インターフェース部の動作電
圧）だけ軽減する事ができる。
用用途にあわせて、例えば、高速動作を要求される時は
内部ブロック部を高電圧で駆動する事でスピードを確保
する事ができ、逆に低速動作を要求させる場合は内部ブ
ロック部を低電圧で駆動する事で消費電力を（内部ブロ
ック部の動作電圧／外部インターフェース部の動作電
圧）だけ軽減する事ができる。
【００２２】また、本発明では、内部ブロック部に供給
する電圧は半導体集積回路内部で作成するため、内部ブ
ロック部に供給するための電源端子と、外部インターフ
ェースブロック部に供給する為の電源端子とを別々に設
ける必要がなく、端子削減が可能になるという効果があ
る。
する電圧は半導体集積回路内部で作成するため、内部ブ
ロック部に供給するための電源端子と、外部インターフ
ェースブロック部に供給する為の電源端子とを別々に設
ける必要がなく、端子削減が可能になるという効果があ
る。
【図１】本発明の一実施の形態による半導体集積回路を
示す平面図。
示す平面図。
【図２】図１の半導体集積回路に用いられた電圧レベル
変換回路の構成を示すブロック図。
変換回路の構成を示すブロック図。
【図３】従来の半導体集積回路を示す平面図。
【図４】従来の他の半導体集積回路を示す平面図。
１、２、８、９ 周回電源配線 ３ 電圧レベル変換回路 ４ 電圧レベルシフト回路 ５、１６ トランスファーゲート ６、１４ インバータ ７ 電源電圧選択信号 １０、１１、１２、１３ 外部パッド １５ 内部ブロック部
Claims (1)
- 【請求項１】 内部ブロック部の外部に配置された周回
電源配線と、外部インターフェースブロック部に供給さ
れる電源配線との間に接続された電圧レベル変換回路を
備え、前記周回電源配線の電圧を、電圧レベル変換後の
電圧と、外部インターフェース部に供給される電圧から
選択するように構成したことを特徴とする半導体集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10360800A JP2000183285A (ja) | 1998-12-18 | 1998-12-18 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10360800A JP2000183285A (ja) | 1998-12-18 | 1998-12-18 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000183285A true JP2000183285A (ja) | 2000-06-30 |
Family
ID=18470977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10360800A Pending JP2000183285A (ja) | 1998-12-18 | 1998-12-18 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000183285A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011216592A (ja) * | 2010-03-31 | 2011-10-27 | Oki Semiconductor Co Ltd | 半導体集積回路装置 |
-
1998
- 1998-12-18 JP JP10360800A patent/JP2000183285A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011216592A (ja) * | 2010-03-31 | 2011-10-27 | Oki Semiconductor Co Ltd | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7488995B2 (en) | Semiconductor integrated circuit device and I/O cell for the same | |
| CN101174828B (zh) | 具有开关选通门电路电平变换器的可编程多电源区 | |
| JPH055407B2 (ja) | ||
| US5581109A (en) | Semiconductor device | |
| KR100225987B1 (ko) | 반도체 장치 | |
| US5508653A (en) | Multi-voltage circuit arrangement and method for accommodating hybrid electronic system requirements | |
| JPH0529551A (ja) | 半導体集積回路 | |
| JP4619511B2 (ja) | 電源電圧供給システムを備えた半導体装置及び電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法 | |
| JP2005175489A (ja) | 分離された電源リングを有する低電力半導体チップとその製造及び制御方法 | |
| JP2000183285A (ja) | 半導体集積回路 | |
| KR100811273B1 (ko) | 반도체 메모리 소자의 외부전원 공급 장치 | |
| US20040008075A1 (en) | Semiconductor integrated circuit with stabilizing capacity | |
| JPH05206420A (ja) | 半導体集積回路 | |
| JPH11145397A (ja) | 半導体集積回路装置 | |
| KR100208001B1 (ko) | 인에이블단자를 갖는 입력패드 및 그것을 이용한 저전류소비형 집적회로 | |
| JP4123803B2 (ja) | 半導体装置 | |
| JP2004063057A (ja) | 半導体装置 | |
| US5508728A (en) | Thermal head driving integrated circuit and thermal head driving circuit using the same | |
| JP2917626B2 (ja) | 半導体集積回路装置 | |
| JPH04372220A (ja) | 半導体装置 | |
| JP2002112455A (ja) | 電源補強回路 | |
| KR100202330B1 (ko) | 저소비 전력 데이타 전송 버스 | |
| JPH08125124A (ja) | 半導体集積回路 | |
| JPH02186668A (ja) | 集積回路装置 | |
| JPH04288865A (ja) | 半導体集積回路装置 |