JP2011210954A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011210954A JP2011210954A JP2010077241A JP2010077241A JP2011210954A JP 2011210954 A JP2011210954 A JP 2011210954A JP 2010077241 A JP2010077241 A JP 2010077241A JP 2010077241 A JP2010077241 A JP 2010077241A JP 2011210954 A JP2011210954 A JP 2011210954A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- signal
- voltage
- semiconductor device
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】消費電力を低減することができるとともに、コストを低減することができる半導体装置を提供する。
【解決手段】複数のチップ1,2を同一パッケージ内に内蔵する半導体装置100であって、チップ1,2は、チップ1,2と外部とを接続する外部接続用の信号I/O端子101,201と、チップ1,2間を接続するチップ間接続用の信号I/O端子102,202と、を備え、チップ間接続用の信号I/O端子102,202の信号電圧振幅は、外部接続用の信号I/O端子101,201の信号電圧振幅よりも小さいように構成した。
【選択図】図1
【解決手段】複数のチップ1,2を同一パッケージ内に内蔵する半導体装置100であって、チップ1,2は、チップ1,2と外部とを接続する外部接続用の信号I/O端子101,201と、チップ1,2間を接続するチップ間接続用の信号I/O端子102,202と、を備え、チップ間接続用の信号I/O端子102,202の信号電圧振幅は、外部接続用の信号I/O端子101,201の信号電圧振幅よりも小さいように構成した。
【選択図】図1
Description
本発明は、半導体装置に関し、特に、複数のチップを1パッケージに内蔵した、マルチチップ半導体装置に関する。
近年、LSIの多機能化、高性能化が望まれている。そのため、1パッケージに複数のチップを内蔵するシステムインパッケージ(SIP:System In Package)技術が注目されている。システムインパッケージ技術を用いることにより、システムの小型化や低コスト化を実現することが可能となる。
LSIに内蔵されたチップとLSIの外部端子との電気的接続方法としては、ワイヤーボンディングやはんだバンプといった方法が知られている。LSIに内蔵されているチップ間の電気的接続方法としては、それぞれのチップを平面上に並べてワイヤーボンディングにより接続する方法が知られている。また、LSIに内蔵されているチップ間の電気的接続方法として、それぞれのチップを積載してワイヤーボンディングにより電気的に接続する方法が知られている。また、積載したチップ間を、バンプにより電気的に接続する方法も知られている。また、積載したチップ間を、シリコン貫通ビアにより電気的に接続する方法も知られている。
しかし、これらのチップ内に形成される接続用のI/O端子の静電破壊耐圧を確保する必要がある。また、当該I/O端子の入出力バッファの性能を確保する必要がある。これらの要因により、当該I/O端子のサイズは大きくて消費電力が大きいという問題がある。
特許文献1には、2個のチップを積載して、当該2個のチップをワイヤーボンディングで電気的に接続するシステムインパッケージが記載されている。
また、特許文献2、3には、複数のチップが、平面上に並べて配置され、互いに電気的に接続されているシステムインパッケージが記載されている。
また、特許文献4には、複数の電子素子が平面上に並べて配置されたシステムインパッケージが記載されている。特許文献4に記載のシステムインパッケージでは、電子素子間は、入出力インターフェース回路を介さずに電気的に接続されており、電子素子と外部端子とは、入出力インターフェース回路を介して電気的に接続されている。
また、特許文献2、3には、複数のチップが、平面上に並べて配置され、互いに電気的に接続されているシステムインパッケージが記載されている。
また、特許文献4には、複数の電子素子が平面上に並べて配置されたシステムインパッケージが記載されている。特許文献4に記載のシステムインパッケージでは、電子素子間は、入出力インターフェース回路を介さずに電気的に接続されており、電子素子と外部端子とは、入出力インターフェース回路を介して電気的に接続されている。
しかしながら、特許文献1−3に記載の技術では、外部端子に直接接続されていないチップを外部からコントロールする場合、必ず、外部端子に直接接続されているチップを介してコントロールをする必要がある。換言すれば、外部端子に直接接続されていないチップを外部から直接コントロールすることはできない。そのため、動作の遅延や消費電力が増大してしまうという問題がある。また、LSI内部において、複数のチップに対応するI/O端子が増加するため、当該I/O端子の増加に伴って、発熱や消費電力が増大してしまうという問題がある。
また、特許文献4に記載の技術では、電子素子間が入出力インターフェース回路を介して接続されていないため、信号駆動能力に問題があり、高速化に対応することができないという問題がある。
本発明の第1の態様に係る半導体装置は、複数のチップを同一パッケージ内に内蔵する半導体装置である。前記チップは、外部接続用端子と、チップ間接続用端子を備える。前記外部接続用端子は、前記チップと外部とを接続する。前記チップ間接続用端子は、前記チップ間を接続する。そして、前記チップ間接続用端子の信号電圧振幅は、前記外部接続用端子の信号電圧振幅よりも小さいようになっている。
本発明の第1の態様においては、チップ間接続用端子の信号電圧振幅が、外部接続用端子の信号電圧振幅よりも小さくなっている。これにより、半導体装置の内部の信号電圧振幅を低くすることができ、半導体装置の消費電力を低減することができる。
また、チップ間接続用端子に接続する回路に、低電圧用の小さい電子素子を使用することができる。これにより、チップのサイズを縮小することができる。また、これにより、半導体装置のコストを低減することができる。
また、チップ間接続用端子に接続する回路に、低電圧用の小さい電子素子を使用することができる。これにより、チップのサイズを縮小することができる。また、これにより、半導体装置のコストを低減することができる。
本発明により、消費電力を低減することができるとともに、コストを低減することができる。
以下に、本発明を適用可能な実施の形態を説明する。なお、本発明は、以下の実施の形態に限定されるものではない。
図1は、本発明に係る半導体装置100の概念を説明する平面図である。
半導体装置100は、図1に示すように、同一パッケージ内に、チップ1(第1のチップ)、チップ2(第2のチップ)を内蔵している。
チップ1は、外部接続用の信号I/O端子101(外部接続用端子)と、チップ間接続用の信号I/O端子102(チップ間接続用端子)を備えている。
チップ2は、外部接続用の信号I/O端子201(外部接続用端子)と、チップ間接続用の信号I/O端子202(チップ間接続用端子)を備えている。
また、チップ1及びチップ2は、電源端子などを備えていてもよいが、図1では特に示していない。
本発明に係る半導体装置100では、2個のチップ1、2が平面上に並べて配置され、チップ1,2と外部端子との間、及びチップ1とチップ2との間がワイヤーボンディングによって電気的に接続されている例を示している。しかし、本発明に係る半導体装置100において、複数のチップが積載されていてもよいし、複数のチップがはんだバンプにより接続されていてもよい。
図1は、本発明に係る半導体装置100の概念を説明する平面図である。
半導体装置100は、図1に示すように、同一パッケージ内に、チップ1(第1のチップ)、チップ2(第2のチップ)を内蔵している。
チップ1は、外部接続用の信号I/O端子101(外部接続用端子)と、チップ間接続用の信号I/O端子102(チップ間接続用端子)を備えている。
チップ2は、外部接続用の信号I/O端子201(外部接続用端子)と、チップ間接続用の信号I/O端子202(チップ間接続用端子)を備えている。
また、チップ1及びチップ2は、電源端子などを備えていてもよいが、図1では特に示していない。
本発明に係る半導体装置100では、2個のチップ1、2が平面上に並べて配置され、チップ1,2と外部端子との間、及びチップ1とチップ2との間がワイヤーボンディングによって電気的に接続されている例を示している。しかし、本発明に係る半導体装置100において、複数のチップが積載されていてもよいし、複数のチップがはんだバンプにより接続されていてもよい。
次に、本発明に係る半導体装置100の動作について説明する。
半導体装置100において、チップ間接続用の信号I/O端子102、及び、チップ間接続用の信号I/O端子202の信号電圧振幅VA03は、外部接続用の信号I/O端子101の信号電圧振幅VA104よりも小さい。
また、半導体装置100において、チップ間接続用の信号I/O端子102、及び、チップ間接続用の信号I/O端子202の信号電圧振幅VA03は、外部接続用の信号I/O端子201の信号電圧振幅VA204よりも小さい。
半導体装置100において、チップ間接続用の信号I/O端子102、及び、チップ間接続用の信号I/O端子202の信号電圧振幅VA03は、外部接続用の信号I/O端子101の信号電圧振幅VA104よりも小さい。
また、半導体装置100において、チップ間接続用の信号I/O端子102、及び、チップ間接続用の信号I/O端子202の信号電圧振幅VA03は、外部接続用の信号I/O端子201の信号電圧振幅VA204よりも小さい。
本発明に係る半導体装置100においては、チップ間接続用の信号I/O端子102、及び、チップ間接続用の信号I/O端子202の信号電圧振幅VA03が、外部接続用の信号I/O端子101の信号電圧振幅VA104、及び、外部接続用の信号I/O端子201の信号電圧振幅VA204よりも小さくなっている。これにより、半導体装置100の内部の信号電圧振幅を低くすることができ、半導体装置100の消費電力を低減することができる。
また、チップ1,2のチップ間接続用I/O端子102,202に接続する内部回路に、低電圧用の小さい電子素子を使用することができる。これにより、チップ1,2のサイズを縮小することができる。また、これにより、半導体装置100のコストを低減することができる。
なお、チップ1,2間は、外部接続用の信号I/O端子101,201よりも低インピーダンスで接続することができる。また、チップ間接続用の信号I/O端子201,202の信号電圧振幅を小さくしても信号の劣化は少ない。
また、チップ間接続用の信号I/O端子201,202の信号電圧振幅を小さくすることにより、チップ間接続用の信号I/O端子201,202間の消費電力を低減することができる。さらに、チップ間接続用の信号I/O端子201,202の信号電圧振幅を小さくすることにより、チップ間接続用の信号I/O端子201,202のドライバートランジスタのサイズを小さくすることができる。
また、チップ1,2のチップ間接続用I/O端子102,202に接続する内部回路に、低電圧用の小さい電子素子を使用することができる。これにより、チップ1,2のサイズを縮小することができる。また、これにより、半導体装置100のコストを低減することができる。
なお、チップ1,2間は、外部接続用の信号I/O端子101,201よりも低インピーダンスで接続することができる。また、チップ間接続用の信号I/O端子201,202の信号電圧振幅を小さくしても信号の劣化は少ない。
また、チップ間接続用の信号I/O端子201,202の信号電圧振幅を小さくすることにより、チップ間接続用の信号I/O端子201,202間の消費電力を低減することができる。さらに、チップ間接続用の信号I/O端子201,202の信号電圧振幅を小さくすることにより、チップ間接続用の信号I/O端子201,202のドライバートランジスタのサイズを小さくすることができる。
実施の形態1.
図2は、本発明の実施の形態1に係る半導体装置100Aの一例を示す平面図である。
半導体装置100Aは、図1に示す半導体装置100と同様の構成を備えている。具体的には、図2に示すように、半導体装置100Aは、チップ1、チップ2を内蔵している。また、チップ1,2は、平面上に並べて配置されている。
図2は、本発明の実施の形態1に係る半導体装置100Aの一例を示す平面図である。
半導体装置100Aは、図1に示す半導体装置100と同様の構成を備えている。具体的には、図2に示すように、半導体装置100Aは、チップ1、チップ2を内蔵している。また、チップ1,2は、平面上に並べて配置されている。
チップ1は、基準電圧Vrefに等しい電圧を有する基準信号を、Vref供給用I/O端子を介してチップ2に入力する。
チップ2は、信号I/O端子201,202の他、降圧レギュレータ回路203(第2の電圧変換回路)、外部電源配線204、内部電源配線205(低電圧電源配線)、外部接続用の入出力回路206、チップ間接続用の入出力回路207(チップ間接続用入出力回路)を備えている。
外部接続用の入出力回路206は、外部接続用の信号I/O端子201を介して外部と接続されている。
また、外部電源配線204は、外部接続用の入出力回路206に接続されている。
そして、外部電源配線204を介して、外部の高電圧VDDがチップ2に供給されるようになっている。
また、外部電源配線204は、外部接続用の入出力回路206に接続されている。
そして、外部電源配線204を介して、外部の高電圧VDDがチップ2に供給されるようになっている。
降圧レギュレータ回路203は、比較器203A、スイッチングトランジスタ203Bを備えている。そして、比較器203Aは、内部電源配線205の電圧と、チップ1から供給される基準電圧Vrefとを比較する。そして、スイッチングトランジスタ203Bは、比較器203Aの比較結果に応じてON/OFFいずれかの状態をとる。これにより、降圧レギュレータ回路203は、内部電源配線205を介して、基準電圧Vrefに等しい電圧VDDLを出力する。
内部電源配線205には、チップ間接続用の入出力回路207が接続されている。また、チップ間接続用の入出力回路207は、チップ間接続用の信号I/O端子202を介して、チップ1に接続されている。そのため、チップ間接続用の入出力回路207から、基準電圧Vrefに等しい電圧振幅VDDLを有する信号が、信号I/O端子202を介してチップ1の信号I/O端子102へ入力される。
以上に説明した本発明の実施の形態1に係る半導体装置100Aによれば、チップ1とチップ2との間で入出力される信号の信号電圧振幅を、外部から供給される高電圧VDDよりも低い電圧VDDLとすることができる。このため、半導体装置100Aの消費電力を低減することができる。
また、チップ1,2のチップ間接続用I/O端子102,202に接続する内部回路に、低電圧用の小さい電子素子を使用することができる。これにより、チップ1,2のサイズを縮小することができる。また、これにより、半導体装置100Aのコストを低減することができる。
また、チップ1,2のチップ間接続用I/O端子102,202に接続する内部回路に、低電圧用の小さい電子素子を使用することができる。これにより、チップ1,2のサイズを縮小することができる。また、これにより、半導体装置100Aのコストを低減することができる。
また、一方のチップ1から基準電圧Vrefを他方のチップ2に供給するため、両チップ1,2の信号電圧振幅を容易に一致させることができる。
また、チップ1,2に外部の高電圧VDDより低い電圧を外部から供給しなくても、チップ2内部で、基準電圧Vrefに等しい低電圧の信号電圧振幅を有する信号を生成することができる。そのため、外部電源を1つにすることができる。
また、チップ1,2に外部の高電圧VDDより低い電圧を外部から供給しなくても、チップ2内部で、基準電圧Vrefに等しい低電圧の信号電圧振幅を有する信号を生成することができる。そのため、外部電源を1つにすることができる。
実施の形態2.
図3は、本発明の実施の形態2に係る半導体装置100Bの一例を示す平面図である。また、図4は、本発明の実施の形態2に係る半導体装置100Bの一例を示すブロック図である。
半導体装置100Bは、図1に示す半導体装置100と同様の構成を備えている。具体的には、図3に示すように、半導体装置100Bは、チップ1、チップ2を内蔵している。また、チップ1,2は、平面上に並べて配置されている。
図3は、本発明の実施の形態2に係る半導体装置100Bの一例を示す平面図である。また、図4は、本発明の実施の形態2に係る半導体装置100Bの一例を示すブロック図である。
半導体装置100Bは、図1に示す半導体装置100と同様の構成を備えている。具体的には、図3に示すように、半導体装置100Bは、チップ1、チップ2を内蔵している。また、チップ1,2は、平面上に並べて配置されている。
チップ1は、信号I/O端子102の他、降圧レギュレータ回路103(第1の電圧変換回路)、外部電源配線104、チップ間接続用の入出力回路105、基準電圧発生回路106(基準信号発生回路)を備えている。なお、チップ1は、外部接続用の信号I/O端子101、外部接続用の入出力回路等を備えているが、図示省略する。
そして、チップ1は、基準電圧発生回路106によって生成された基準電圧Vrefに等しい電圧を有する基準信号を、Vref供給用I/O端子を介してチップ2に入力する。
また、基準電圧発生回路106によって生成された基準電圧Vrefは、降圧レギュレータ回路103に供給される。また、降圧レギュレータ回路103には、外部電源配線104を介して、外部から高電圧VDDが供給される。
そして、チップ1は、基準電圧発生回路106によって生成された基準電圧Vrefに等しい電圧を有する基準信号を、Vref供給用I/O端子を介してチップ2に入力する。
また、基準電圧発生回路106によって生成された基準電圧Vrefは、降圧レギュレータ回路103に供給される。また、降圧レギュレータ回路103には、外部電源配線104を介して、外部から高電圧VDDが供給される。
降圧レギュレータ回路103は、比較器103A、スイッチングトランジスタ103Bを備えている。そして、比較器103Aは、降圧レギュレータ回路103の出力電圧と、基準電圧発生回路106から供給される基準電圧Vrefとを比較する。そして、スイッチングトランジスタ103Bは、比較器103Aの比較結果に応じてON/OFFいずれかの状態をとる。これにより、降圧レギュレータ回路103は、基準電圧Vrefに等しい電圧VDDLを、チップ間接続用の入出力回路105に入力する。
チップ2は、信号I/O端子202の他、降圧レギュレータ回路203、外部電源配線204、入出力回路207を備えている。なお、チップ2は、外部接続用の信号I/O端子201、外部接続用の入出力回路206等を備えているが、図示省略する。
また、チップ1から、信号I/O端子202を介して、基準電圧Vrefが降圧レギュレータ回路203に供給される。
また、降圧レギュレータ回路103には、外部電源配線204を介して、外部から高電圧VDDが供給される。
また、チップ1から、信号I/O端子202を介して、基準電圧Vrefが降圧レギュレータ回路203に供給される。
また、降圧レギュレータ回路103には、外部電源配線204を介して、外部から高電圧VDDが供給される。
降圧レギュレータ回路203は、比較器203A、スイッチングトランジスタ203Bを備えている。そして、比較器203Aは、降圧レギュレータ回路203の出力電圧と、チップ1から供給される基準電圧Vrefとを比較する。そして、スイッチングトランジスタ203Bは、比較器203Aの比較結果に応じてON/OFFいずれかの状態をとる。これにより、降圧レギュレータ回路203は、基準電圧Vrefに等しい電圧VDDL信号を、チップ間接続用の入出力回路207に入力する。
以上に説明した本発明の実施の形態2に係る半導体装置100Bによれば、実施の形態1に係る半導体装置100Aと同様の効果を得られる。
特に、比較的大きな面積を必要とする基準電圧発生回路106をチップ1にのみ形成すればよい。そのため、両方のチップ1,2に基準電圧発生回路を形成する場合に比べて、半導体装置100Bのサイズを低減することができる。これにより、半導体装置100Bのコストを低減することができる。
また、一方のチップ1から基準電圧Vrefを他方のチップ2に供給するため、両チップ1,2の信号電圧振幅を容易に一致させることができる。
特に、比較的大きな面積を必要とする基準電圧発生回路106をチップ1にのみ形成すればよい。そのため、両方のチップ1,2に基準電圧発生回路を形成する場合に比べて、半導体装置100Bのサイズを低減することができる。これにより、半導体装置100Bのコストを低減することができる。
また、一方のチップ1から基準電圧Vrefを他方のチップ2に供給するため、両チップ1,2の信号電圧振幅を容易に一致させることができる。
実施の形態3.
図5は、本発明の実施の形態3に係る半導体装置100Cの一例を示すブロック図である。
図5に示すように、本発明の実施の形態3に係る半導体装置100Cは、チップ1が降圧レギュレータ回路103を備えていない点が、実施の形態2に係る半導体装置100Bと異なるため、同一の構成については、同一の符号を付すとともに、その説明を省略する。
図5に示すように、本発明の実施の形態3に係る半導体装置100Cでは、チップ1に降圧レギュレータ回路103を備えていないため、さらに、チップ1のサイズを低減することができる。
図5は、本発明の実施の形態3に係る半導体装置100Cの一例を示すブロック図である。
図5に示すように、本発明の実施の形態3に係る半導体装置100Cは、チップ1が降圧レギュレータ回路103を備えていない点が、実施の形態2に係る半導体装置100Bと異なるため、同一の構成については、同一の符号を付すとともに、その説明を省略する。
図5に示すように、本発明の実施の形態3に係る半導体装置100Cでは、チップ1に降圧レギュレータ回路103を備えていないため、さらに、チップ1のサイズを低減することができる。
実施の形態4.
図6は、本発明の実施の形態4に係る半導体装置100Dの一例を示すブロック図である。
図6に示すように、本発明の実施の形態4に係る半導体装置100Dは、スリープ信号発生回路107を備える点が、実施の形態2に係る半導体装置100Bと異なるため、同一の構成については、同一の符号を付すとともに、その説明を省略する。
図6は、本発明の実施の形態4に係る半導体装置100Dの一例を示すブロック図である。
図6に示すように、本発明の実施の形態4に係る半導体装置100Dは、スリープ信号発生回路107を備える点が、実施の形態2に係る半導体装置100Bと異なるため、同一の構成については、同一の符号を付すとともに、その説明を省略する。
スリープ信号発生回路107は、チップ1に備えられている。また、スリープ信号発生回路107は、チップ1の降圧レギュレータ回路103に接続されている。また、スリープ信号発生回路107は、チップ2の降圧レギュレータ回路203に接続されている。
そして、スリープ信号発生回路107は、スリープ信号を降圧レギュレータ回路103及び降圧レギュレータ回路203に入力する。
降圧レギュレータ回路103及び降圧レギュレータ回路203は、スリープ信号が入力されると、当該降圧レギュレータ回路103及び降圧レギュレータ回路203から出力される電圧を停止する。又は、降圧レギュレータ回路103及び降圧レギュレータ回路203は、スリープ信号が入力されると、通常動作よりも低い電圧の信号を出力する。
これにより、半導体装置100Dのスリープ時における消費電力をさらに低減することができる。
そして、スリープ信号発生回路107は、スリープ信号を降圧レギュレータ回路103及び降圧レギュレータ回路203に入力する。
降圧レギュレータ回路103及び降圧レギュレータ回路203は、スリープ信号が入力されると、当該降圧レギュレータ回路103及び降圧レギュレータ回路203から出力される電圧を停止する。又は、降圧レギュレータ回路103及び降圧レギュレータ回路203は、スリープ信号が入力されると、通常動作よりも低い電圧の信号を出力する。
これにより、半導体装置100Dのスリープ時における消費電力をさらに低減することができる。
実施の形態5.
図7は、本発明の実施の形態5に係る半導体装置に備えられるチップ1の一例を示す模式図である。
図7に示すように、本発明の実施の形態5に係る半導体装置は、基準電圧発生回路106、降圧レギュレータ回路103を備えない点が、他の実施の形態に係る半導体装置と異なるため、同一の構成については、同一の符号を付すとともに、その説明を省略する。
図7は、本発明の実施の形態5に係る半導体装置に備えられるチップ1の一例を示す模式図である。
図7に示すように、本発明の実施の形態5に係る半導体装置は、基準電圧発生回路106、降圧レギュレータ回路103を備えない点が、他の実施の形態に係る半導体装置と異なるため、同一の構成については、同一の符号を付すとともに、その説明を省略する。
図7に示すように、チップ1は、外部接続用の信号I/O端子101を介して外部から高電圧VDDが供給される。そして、当該高電圧VDDは、外部接続用の入出力回路107及び外部電源配線104に供給される。
また、図7に示すように、チップ1において、内部回路3の内部コア電圧がチップ間接続用の入出力回路105に供給される。そして、当該内部コア電圧に等しい信号電圧振幅VDDを有する信号が、チップ間接続用の信号I/O端子102を介して、チップ2に入出力される。
本発明の実施の形態5に係る半導体装置においては、チップ1の内部コア電圧と、チップ間接続用の信号I/O端子102,202の信号電圧振幅を等しくすることができる。そのため、チップ間接続用の入出力回路105と、内部回路3との間に、レベルシフト回路を設ける必要がない。これにより、チップ1の面積をより小さくすることができる。
実施の形態6.
本発明の実施の形態6に係る半導体装置は、チップ間接続用の信号I/O端子102,202の構成に特徴を有しており、他の構成は、本発明の他の実施の形態とほぼ同じであるため、同一の構成については、同一の符号を付すとともに、その説明を省略する。
図8(a)に、本発明の実施の形態6に係るチップ間接続用の信号I/O端子102,202に用いられる出力用MOSトランジスタ4を示し、図8(b)に、本発明の実施の形態6に係る外部接続用の信号I/O端子101,201に用いられる出力用MOSトランジスタ5を示す。
本発明の実施の形態6に係る半導体装置は、チップ間接続用の信号I/O端子102,202の構成に特徴を有しており、他の構成は、本発明の他の実施の形態とほぼ同じであるため、同一の構成については、同一の符号を付すとともに、その説明を省略する。
図8(a)に、本発明の実施の形態6に係るチップ間接続用の信号I/O端子102,202に用いられる出力用MOSトランジスタ4を示し、図8(b)に、本発明の実施の形態6に係る外部接続用の信号I/O端子101,201に用いられる出力用MOSトランジスタ5を示す。
図8(a),(b)に示すように、チップ間接続用の信号I/O端子102,202に用いられる出力用MOSトランジスタ4のサイズは、外部接続用の信号I/O端子102,202に用いられる出力用MOSトランジスタ5よりも小さくなっている。
具体的には、チップ間接続用の信号I/O端子102,202に用いられる出力用MOSトランジスタ4のゲート絶縁膜は、外部接続用の信号I/O端子102,202に用いられる出力用MOSトランジスタ5のゲート絶縁膜よりも薄く形成されている。
具体的には、チップ間接続用の信号I/O端子102,202に用いられる出力用MOSトランジスタ4のゲート絶縁膜は、外部接続用の信号I/O端子102,202に用いられる出力用MOSトランジスタ5のゲート絶縁膜よりも薄く形成されている。
外部接続用の信号I/O端子102,202の信号電圧振幅は、外部から供給される高電圧VDDと等しい。そのため、ゲート絶縁膜の絶縁耐圧ゲート絶縁膜の厚さを薄くすることはできない。しかし、チップ間接続用の信号I/O端子102,202の信号電圧振幅は、外部から供給される高電圧VDDより低い電圧VDDLと等しい。そのため、チップ間接続用の信号I/O端子102,202に用いられる出力用MOSトランジスタ4のゲート絶縁膜の厚さを、出力MOSトランジスタ5よりも薄くすることができる。
そして、ゲート絶縁膜の厚さを薄くすることにより、出力用MOSトランジスタ4のサイズを小さくすることができ、信号I/O端子102,202の占有面積を小さくすることができる。また、ゲート絶縁膜の厚さを薄くすることにより、出力用MOSトランジスタ4の性能を向上することができる。
実施の形態7.
本発明の実施の形態7に係る半導体装置では、チップ1又はチップ2の少なくとも何れかに設けられる信号I/O端子に特徴を有しており、他の構成は、本発明の他の実施の形態とほぼ同じであるため、同一の構成については、同一の符号を付すとともに、その説明を省略する。
図9に、本発明の実施の形態7に係る半導体装置のチップ1に設けられる信号I/O端子を示す。なお、チップ2においても、図9に示すように、チップ1と同様の信号I/O端子が設けられていてもよい。
本発明の実施の形態7に係る半導体装置では、チップ1又はチップ2の少なくとも何れかに設けられる信号I/O端子に特徴を有しており、他の構成は、本発明の他の実施の形態とほぼ同じであるため、同一の構成については、同一の符号を付すとともに、その説明を省略する。
図9に、本発明の実施の形態7に係る半導体装置のチップ1に設けられる信号I/O端子を示す。なお、チップ2においても、図9に示すように、チップ1と同様の信号I/O端子が設けられていてもよい。
図9に示すように、チップ1は、外部接続用の信号I/O端子101A(外部接続用端子)、外部接続及びテスト用の信号I/O端子101B(共用端子)、テスト専用の信号I/O端子101C(テスト用端子)、チップ間接続用の信号I/O端子102を備えている。
そして、当該チップ1をウエハソートする場合、外部接続用の信号I/O端子101A、外部接続及びテスト用の信号I/O端子101B、テスト専用の信号I/O端子101Cを用いて、当該チップ1の性能テストが行われる。
そして、当該チップ1をウエハソートする場合、外部接続用の信号I/O端子101A、外部接続及びテスト用の信号I/O端子101B、テスト専用の信号I/O端子101Cを用いて、当該チップ1の性能テストが行われる。
そのため、当該チップ1をウエハソートする場合、外部接続用の信号I/O端子101A、外部接続及びテスト用の信号I/O端子101B、テスト専用の信号I/O端子101Cに対してはプロービングが実施されるが、チップ間接続用の信号I/O端子102に対してはプロービングが実施されない。
従って、チップ間接続用の信号I/O端子102に対して、プロービングによる電気的ストレスが付与されない。そのため、チップ間接続用の信号I/O端子102に接続される電子素子の電気的耐圧が低くてもよい。これにより、チップ1の集積度をより高くすることができる。
従って、チップ間接続用の信号I/O端子102に対して、プロービングによる電気的ストレスが付与されない。そのため、チップ間接続用の信号I/O端子102に接続される電子素子の電気的耐圧が低くてもよい。これにより、チップ1の集積度をより高くすることができる。
実施の形態8.
本発明の実施の形態8に係る半導体装置100Eは、チップ1,2に備えられる静電保護機能を有する素子(以下、単に、静電保護素子と称する。)108,208に特徴を有しており、他の構成は、本発明の他の実施の形態とほぼ同じであるため、同一の構成については、同一の符号を付すとともに、その説明を省略する。
図10に、本発明の実施の形態8に係る半導体装置100Eの一例を示す。また、図11に、本発明の実施の形態8に係る半導体装置100Eにおけるチップ間接続用の信号I/O端子102,202の接続方法を示す。
本発明の実施の形態8に係る半導体装置100Eは、チップ1,2に備えられる静電保護機能を有する素子(以下、単に、静電保護素子と称する。)108,208に特徴を有しており、他の構成は、本発明の他の実施の形態とほぼ同じであるため、同一の構成については、同一の符号を付すとともに、その説明を省略する。
図10に、本発明の実施の形態8に係る半導体装置100Eの一例を示す。また、図11に、本発明の実施の形態8に係る半導体装置100Eにおけるチップ間接続用の信号I/O端子102,202の接続方法を示す。
図10に示すように、チップ1は、チップ間接続用の信号I/O端子102に接続され、信号I/O端子102を静電的に保護する静電保護素子108を備えている。
また、チップ2は、チップ間接続用の信号I/O端子202に接続され、信号I/O端子202を静電的に保護する静電保護素子208を備えている。
そして、チップ1の信号I/O端子102に接続される静電保護素子108のサイズは、チップ2の信号I/O端子202に接続される静電保護素子208よりも大きくなっている。
なお、静電保護素子108,208としては、MOSトランジスタのドレイン電極から基板への放電を利用するものや、ダイオードを利用するもの等を用いることができる。
また、チップ2は、チップ間接続用の信号I/O端子202に接続され、信号I/O端子202を静電的に保護する静電保護素子208を備えている。
そして、チップ1の信号I/O端子102に接続される静電保護素子108のサイズは、チップ2の信号I/O端子202に接続される静電保護素子208よりも大きくなっている。
なお、静電保護素子108,208としては、MOSトランジスタのドレイン電極から基板への放電を利用するものや、ダイオードを利用するもの等を用いることができる。
次に、実施の形態8に係る半導体素子100Eにおけるチップ間接続用の信号I/O端子102,202の接続方法について、図11を参照しながら説明する。
まず、チップ1側の信号I/O端子102にボンディングを形成する(ステップS1)。
まず、チップ1側の信号I/O端子102にボンディングを形成する(ステップS1)。
次に、チップ2側の信号I/O端子201にボンディングを形成する(ステップS2)
これにより、チップ1の信号I/O端子102と、チップ2の信号I/O端子201との間にワイヤーループが形成される。
これにより、チップ1の信号I/O端子102と、チップ2の信号I/O端子201との間にワイヤーループが形成される。
次に、チップ間を接続する装置に備えられたCPU(Central Processing Unit)が予め決定されたペア情報に基づいて、チップ1とチップ2との間に、ペアとなる信号I/O端子101,201があるか否かを判断する(ステップS3)。
ステップS3において、チップ1とチップ2との間に、ペアとなる信号I/O端子101,201がある場合には(ステップS3;Yes)、ステップS1に戻る。
ステップS3において、チップ1とチップ2との間に、ペアとなる信号I/O端子101,201がない場合には(ステップS3;No)、本処理を終了する。
ステップS3において、チップ1とチップ2との間に、ペアとなる信号I/O端子101,201がある場合には(ステップS3;Yes)、ステップS1に戻る。
ステップS3において、チップ1とチップ2との間に、ペアとなる信号I/O端子101,201がない場合には(ステップS3;No)、本処理を終了する。
以上に説明した本発明の実施の形態8に係る半導体素子100Eにおいては、チップ2に備えられる静電保護素子のサイズが小さいため、半導体素子100Eの製造コストを低減することができる。
また、ボンディング工程で発生する静電ストレスを、先に、サイズの大きい静電保護素子108で吸収する。そのため、チップ2の信号I/O端子201にボンディングを形成する際に静電ストレスが発生しても、静電保護素子208よりもサイズが大きい静電保護素子108で当該静電ストレスを吸収することができる。従って、ボンディング時における静電ストレスによる破壊にも強い。
また、ボンディング工程で発生する静電ストレスを、先に、サイズの大きい静電保護素子108で吸収する。そのため、チップ2の信号I/O端子201にボンディングを形成する際に静電ストレスが発生しても、静電保護素子208よりもサイズが大きい静電保護素子108で当該静電ストレスを吸収することができる。従って、ボンディング時における静電ストレスによる破壊にも強い。
実施の形態9.
実施の形態9に係る半導体装置100Fは、実施の形態8に係る半導体素子100Eと同様の構成を有するため、同一の構成については、同一の符号を付すとともに、その説明を省略する。
図12に、本発明の実施の形態9に係る半導体装置100Fの一例を示す。また、図13に、本発明の実施の形態9に係る半導体装置100Fにおけるチップ間接続用の信号I/O端子102,202の接続方法を示す。
実施の形態9に係る半導体装置100Fは、実施の形態8に係る半導体素子100Eと同様の構成を有するため、同一の構成については、同一の符号を付すとともに、その説明を省略する。
図12に、本発明の実施の形態9に係る半導体装置100Fの一例を示す。また、図13に、本発明の実施の形態9に係る半導体装置100Fにおけるチップ間接続用の信号I/O端子102,202の接続方法を示す。
次に、実施の形態9に係る半導体素子100Fにおけるチップ間接続用の信号I/O端子102,202の接続方法について、図13を参照しながら説明する。
まず、チップ1側の信号I/O端子102にはんだバンプを形成する(ステップS101)。
まず、チップ1側の信号I/O端子102にはんだバンプを形成する(ステップS101)。
次に、ステップS101に形成したはんだバンプを熱リフローにより溶解して、チップ1にチップ2を貼り合わせることにより、チップ1側の信号I/O端子102とチップ2側の信号I/O端子202とを接続する(ステップS102)。
以上に説明した本発明の実施の形態9に係る半導体素子100Fにおいては、実施の形態8と同様の効果を得ることができる。特に、はんだバンプによりチップ1及びチップ2を接続する際の静電破壊を防止することができる。
実施の形態10.
実施の形態10に係る半導体装置100Gでは、チップ1及びチップ2に設けられる信号I/O端子に特徴を有しており、他の構成は、本発明の他の実施の形態とほぼ同じであるため、同一の構成については、同一の符号を付すとともに、その説明を省略する。
図14に、本発明の実施の形態10に係る半導体装置100Gのチップ1及びチップ2に設けられる信号I/O端子101D,・・・を示す。
実施の形態10に係る半導体装置100Gでは、チップ1及びチップ2に設けられる信号I/O端子に特徴を有しており、他の構成は、本発明の他の実施の形態とほぼ同じであるため、同一の構成については、同一の符号を付すとともに、その説明を省略する。
図14に、本発明の実施の形態10に係る半導体装置100Gのチップ1及びチップ2に設けられる信号I/O端子101D,・・・を示す。
図14に示すように、チップ1は、外部接続用の信号I/O端子101D(外部接続用端子)、外部接続用の信号I/O端子101E(外部接続用端子)、チップ間接続用の信号I/O端子102を備えている。
また、チップ2は、外部接続用の信号I/O端子201A(外部接続用端子)、外部接続用の信号I/O端子201B(外部接続用端子)、チップ間接続用の信号I/O端子202を備えている。
また、チップ2は、外部接続用の信号I/O端子201A(外部接続用端子)、外部接続用の信号I/O端子201B(外部接続用端子)、チップ間接続用の信号I/O端子202を備えている。
また、チップ1の信号I/O端子101D、101Eは、外部と接続され、外部から高電圧VDDが供給される。また、チップ1の信号I/O端子102は、チップ2の信号I/O端子202と接続されている。
また、チップ1の信号I/O端子101Eは、チップ2の信号I/O端子201Aと接続されている。換言すれば、チップ2の信号I/O端子201Aは、チップ1の信号I/O端子101Eを介して外部と接続されている。そのため、チップ2の信号I/O端子201Aには、チップ1の信号I/O端子101Eを介して、外部から高電圧VDDが供給される。
また、チップ2の信号I/O端子201Bは、外部と接続され、外部から高電圧VDDが供給される。
また、チップ1の信号I/O端子101Eは、チップ2の信号I/O端子201Aと接続されている。換言すれば、チップ2の信号I/O端子201Aは、チップ1の信号I/O端子101Eを介して外部と接続されている。そのため、チップ2の信号I/O端子201Aには、チップ1の信号I/O端子101Eを介して、外部から高電圧VDDが供給される。
また、チップ2の信号I/O端子201Bは、外部と接続され、外部から高電圧VDDが供給される。
以上に説明した本発明の実施の形態10に係る半導体装置100Gにおいては、チップ2の信号I/O端子201Aは、チップ1の信号I/O端子101Eを介して外部と接続されている。そのため、チップ2の外部接続数を低減することができる。また、一方のチップ1にのみ外部接続すればよい。
実施の形態11.
本発明の実施の形態11に係る半導体装置では、チップ1又はチップ2の少なくとも何れかに設けられる信号I/O端子に特徴を有しており、他の構成は、本発明の他の実施の形態とほぼ同じであるため、同一の構成については、同一の符号を付すとともに、その説明を省略する。
図15に、本発明の実施の形態7に係る半導体装置のチップ1に設けられる信号I/O端子を示す。なお、チップ2においても、図15に示すように、チップ1と同様の信号I/O端子が設けられていてもよい。
本発明の実施の形態11に係る半導体装置では、チップ1又はチップ2の少なくとも何れかに設けられる信号I/O端子に特徴を有しており、他の構成は、本発明の他の実施の形態とほぼ同じであるため、同一の構成については、同一の符号を付すとともに、その説明を省略する。
図15に、本発明の実施の形態7に係る半導体装置のチップ1に設けられる信号I/O端子を示す。なお、チップ2においても、図15に示すように、チップ1と同様の信号I/O端子が設けられていてもよい。
図15に示すように、チップ1は、テスト用端子6A,6B,6Cを備えている。また、チップ1は、チップ間接続用の信号I/O端子102A,102B,102C(チップ間接続用端子)を備えている。また、チップ1は、信号I/O端子102A,102B,102Cにそれぞれ接続されるレジスタ109A,109B,109Cを備えている。
レジスタ109A,109B,109Cは、それぞれ、テスト用端子6A,6B,6Cと接続されている。また、レジスタ109Aとレジスタ109Bとは接続されている。
そして、レジスタ109A,109Bは、シフトレジスタを構成している。そのため、テスト用端子6Aから、レジスタ109A,109Bにデータが設定される。また、テスト用端子6Bから、レジスタ109A,109Bに保持されたデータが読み出される。
また、テスト用端子6Cから、レジスタ109Cに直接データが設定され、テスト用端子6Cから、レジスタ109Cに保持されたデータが読み出される。
そして、レジスタ109A,109Bは、シフトレジスタを構成している。そのため、テスト用端子6Aから、レジスタ109A,109Bにデータが設定される。また、テスト用端子6Bから、レジスタ109A,109Bに保持されたデータが読み出される。
また、テスト用端子6Cから、レジスタ109Cに直接データが設定され、テスト用端子6Cから、レジスタ109Cに保持されたデータが読み出される。
以上に説明した本発明の実施の形態11に係る半導体装置においては、チップ間接続用の信号I/O端子102A,102B,102Cの機能を、当該信号I/O端子102A,102B,102Cに対してプロービングしなくても、テスト用端子6a,6B,6Cを使用してテストすることができる。
なお、本発明は、以上の実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で適宜設計変更されるものとする。
1 チップ(第1のチップ)
101,101A,101D,101E 外部接続用の信号I/O端子(外部接続用端子)
101B 外部接続用及びテスト用の信号I/O端子(共用端子)
101C テスト専用の信号I/O端子(テスト用端子)
102,102A,102B,102C チップ間接続用の信号I/O端子(チップ間接続用端子)
103 降圧レギュレータ回路(第1の電圧変換回路)
106 基準電圧発生回路(基準信号発生回路)
107 スリープ信号発生回路
108 静電保護素子
109A,109B,109C レジスタ
2 チップ(第2のチップ)
201,201A,201B 外部接続用の信号I/O端子(外部接続用端子)
202 チップ間接続用の信号I/O端子(チップ間接続用端子)
203 降圧レギュレータ回路(第2の電圧変換回路)
205 内部電源配線(低電圧電源配線)
207 入出力回路(チップ間接続用入出力回路)
208 静電保護素子
3 内部回路
4,5 出力MOSトランジスタ
6A,6B,6C テスト用端子
100,100A,100B,100C,100D,100E,100F,100G 半導体装置
101,101A,101D,101E 外部接続用の信号I/O端子(外部接続用端子)
101B 外部接続用及びテスト用の信号I/O端子(共用端子)
101C テスト専用の信号I/O端子(テスト用端子)
102,102A,102B,102C チップ間接続用の信号I/O端子(チップ間接続用端子)
103 降圧レギュレータ回路(第1の電圧変換回路)
106 基準電圧発生回路(基準信号発生回路)
107 スリープ信号発生回路
108 静電保護素子
109A,109B,109C レジスタ
2 チップ(第2のチップ)
201,201A,201B 外部接続用の信号I/O端子(外部接続用端子)
202 チップ間接続用の信号I/O端子(チップ間接続用端子)
203 降圧レギュレータ回路(第2の電圧変換回路)
205 内部電源配線(低電圧電源配線)
207 入出力回路(チップ間接続用入出力回路)
208 静電保護素子
3 内部回路
4,5 出力MOSトランジスタ
6A,6B,6C テスト用端子
100,100A,100B,100C,100D,100E,100F,100G 半導体装置
Claims (13)
- 複数のチップを同一パッケージ内に内蔵する半導体装置であって、
前記チップは、
前記チップと外部とを接続する外部接続用端子と、
前記チップ間を接続するチップ間接続用端子と、
を備え、
前記チップ間接続用端子の信号電圧振幅は、前記外部接続用端子の信号電圧振幅よりも小さい半導体装置。 - 第1のチップから第2のチップに入力される、前記第2のチップの動作を制御する信号の信号電圧振幅が、外部から前記第2のチップに入力される、前記第2のチップの動作を制御する信号の信号電圧振幅よりも低く、且つ、外部から前記第1のチップに入力される、前記第1のチップの動作を制御する信号の信号電圧振幅よりも低い請求項1に記載の半導体装置。
- 第1のチップは、外部電圧よりも低い基準電圧に等しい電圧を有する基準信号を、前記第2のチップに入力し、
前記第2のチップは、
前記外部電圧に等しい電圧を供給する第2の外部電源配線と、
前記第2のチップの前記外部電圧よりも低い電圧を供給する低電圧電源配線と、
前記第2の外部電源配線から供給される電圧を、前記基準信号の電圧と等しい電圧を有するように変換して前記低電圧電源配線に出力する第2の電圧変換回路と、
前記低電圧電源配線に接続され、前記第2のチップの第2のチップ間接続用端子に前記チップ間接続用の信号電圧振幅に等しい信号電圧振幅を有する信号を供給するチップ間接続用入出力回路と、
を備える請求項1又は2に記載の半導体装置。 - 前記第1のチップは、前記基準信号を生成する基準信号発生回路を備える請求項2又は3に記載の半導体装置。
- 前記第1のチップは、
前記外部電圧に等しい電圧を供給する第1の外部電源配線と、
前記第1の外部電源配線及び前記基準信号発生回路と接続され、前記第1の外部電源配線から供給される電圧を、前記基準信号の電圧と等しい電圧を有するように変換して出力する第1の電圧変換回路と、
を備える請求項2乃至4の何れか一項に記載の半導体装置。 - スリープ信号を生成するスリープ信号発生回路を備え、
前記スリープ信号は、前記第1の電圧変換回路及び前記第2の電圧変換回路の少なくとも一方に入力され、
前記スリープ信号が入力された場合、前記第1の電圧変換回路及び前記第2の電圧変換回路の少なくとも一方は、電圧出力を停止するか、又は、前記基準電圧よりも低い電圧を出力する請求項3乃至5の何れか一項に記載の半導体装置。 - 第1のチップは、内部回路の内部コア電圧に等しい電圧を有する内部信号を前記第2のチップに入力し、
前記第2のチップは、
前記外部電圧に等しい電圧を有する信号を供給する第2の外部電源配線と、
前記第2の外部電源配線から供給される信号を、前記内部信号の電圧と等しい電圧を有するように変換して出力する第2の電圧変換回路と、
を備える請求項1又は2に記載の半導体装置。 - 前記チップ間接続用端子に用いられるMOSトランジスタのゲート絶縁膜は、前記外部接続用端子に用いられるMOSトランジスタ5のゲート絶縁膜よりも薄く、
前記チップ間接続用端子に用いられる前記MOSトランジスタのサイズは、前記外部接続用端子に用いられる前記MOSトランジスタよりも小さい請求項1乃至7の何れか一項に記載の半導体装置。 - 前記チップは、前記外部接続用端子、外部接続用及びテスト用に用いられる共用端子、テスト用端子、及び、前記チップ間接続用端子を備え、
前記チップをウエハソートする場合、前記外部接続用端子、前記共用端子、前記テスト用端子を用いて、前記チップの性能テストが行われる請求項1乃至8の何れか一項に記載の半導体装置。 - 前記チップは、前記チップ間接続用端子を静電的に保護する静電保護素子を備え、
隣接して接続される前記チップの一方のチップに備えられる前記静電保護素子のサイズは、他方のチップに備えられる前記静電保護素子のサイズよりも大きく、
前記隣接して接続される前記チップのうち、前記一方のチップの前記チップ間接続用端子にワイヤーの一端がボンディングされた後に、前記他方のチップの前記チップ間接続用端子に前記ワイヤーの他端がボンディングされる請求項1乃至9の何れか一項に記載の半導体装置。 - 前記チップは、前記チップ間接続用端子を静電的に保護する静電保護素子を備え、
隣接して接続される前記チップの一方のチップに備えられる前記静電保護素子のサイズは、他方のチップに備えられる前記静電保護素子のサイズよりも大きく、
前記隣接して接続される前記チップのうち、前記一方のチップの前記チップ間接続用端子にはんだバンプが形成された後に、前記はんだバンプが溶解されるとともに、前記一方のチップと前記他方のチップとが張り合わされる請求項1乃至9の何れか一項に記載の半導体装置。 - 隣接して接続される前記チップの一方のチップの前記外部接続用端子のうち少なくとも一つは、他方のチップの前記外部接続用端子のうち少なくとも一つと接続され、
前記他方のチップの前記外部接続用端子と接続される、前記一方のチップの前記外部接続用端子は、外部と接続され、
前記一方のチップの前記外部接続用端子と接続される、前記他方のチップの前記外部接続用端子は、外部と接続されていない請求項1乃至11の何れか一項に記載の半導体装置。 - 前記チップは、テスト用端子と、前記テスト用端子と前記チップ間接続用端子とに接続されるレジスタを備え、
前記テスト用端子からデータが前記レジスタに設定されるとともに、前記テスト用端子から前記レジスタに保持されているデータが読み出される請求項1乃至12の何れか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010077241A JP2011210954A (ja) | 2010-03-30 | 2010-03-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010077241A JP2011210954A (ja) | 2010-03-30 | 2010-03-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011210954A true JP2011210954A (ja) | 2011-10-20 |
Family
ID=44941703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010077241A Pending JP2011210954A (ja) | 2010-03-30 | 2010-03-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011210954A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1186546A (ja) * | 1997-09-09 | 1999-03-30 | Fujitsu Ltd | 半導体装置及び半導体システム |
JP2006080145A (ja) * | 2004-09-07 | 2006-03-23 | Nec Electronics Corp | チップオンチップ型半導体集積回路装置 |
JP2007207185A (ja) * | 2006-02-06 | 2007-08-16 | Denso Corp | 半導体集積回路 |
JP2007272838A (ja) * | 2006-03-31 | 2007-10-18 | Univ Waseda | 半導体装置 |
JP2008293206A (ja) * | 2007-05-23 | 2008-12-04 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
JP2009158605A (ja) * | 2007-12-25 | 2009-07-16 | Sanyo Electric Co Ltd | 半導体装置 |
-
2010
- 2010-03-30 JP JP2010077241A patent/JP2011210954A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1186546A (ja) * | 1997-09-09 | 1999-03-30 | Fujitsu Ltd | 半導体装置及び半導体システム |
JP2006080145A (ja) * | 2004-09-07 | 2006-03-23 | Nec Electronics Corp | チップオンチップ型半導体集積回路装置 |
JP2007207185A (ja) * | 2006-02-06 | 2007-08-16 | Denso Corp | 半導体集積回路 |
JP2007272838A (ja) * | 2006-03-31 | 2007-10-18 | Univ Waseda | 半導体装置 |
JP2008293206A (ja) * | 2007-05-23 | 2008-12-04 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
JP2009158605A (ja) * | 2007-12-25 | 2009-07-16 | Sanyo Electric Co Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8294256B2 (en) | Chip package structure and method of making the same | |
US9129947B2 (en) | Multi-chip packaging structure and method | |
US20060050454A1 (en) | Chip-on-chip type semiconductor device | |
JP5781624B2 (ja) | スタック電力変換器を有する半導体装置 | |
US10741481B2 (en) | Integrated package assembly for switching regulator | |
JP2003249622A (ja) | スタック化フリップ・チップ・パッケージの配電設計方法 | |
US20080006930A1 (en) | Semiconductor package | |
JP2005268670A (ja) | 半導体装置 | |
JP2013085007A (ja) | ビアを介して電力供給及び接地されるパッケージ | |
US7960823B2 (en) | Semiconductor device with different sized ESD protection elements | |
US6646342B2 (en) | Semiconductor chip and multi-chip module | |
KR20040002701A (ko) | 전자회로장치 및 집적회로장치 | |
KR20100030151A (ko) | 전자소자 내장 인쇄회로기판 | |
JP2003086754A (ja) | 半導体集積回路モジュールとその製造方法及び使用方法 | |
US20110298118A1 (en) | Semiconductor device | |
JP2002228725A (ja) | 半導体チップ,マルチチップモジュール及びその接続テスト方法 | |
JP2011210954A (ja) | 半導体装置 | |
US20200243485A1 (en) | Semiconductor device package having integrated circuits with I/O interface circuits powered by the same core voltage | |
JP2005159111A (ja) | マルチチップ型半導体装置 | |
JP2009070967A (ja) | 半導体集積回路 | |
TWI574389B (zh) | 積體電路 | |
TW201717349A (zh) | 半導體裝置 | |
US20120025898A1 (en) | Circuit Device | |
JP2003318263A (ja) | 半導体装置 | |
TWM641684U (zh) | 控制晶片以及開關電源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131017 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140408 |