JP2005134983A - Lsi評価ボード装置 - Google Patents
Lsi評価ボード装置 Download PDFInfo
- Publication number
- JP2005134983A JP2005134983A JP2003367412A JP2003367412A JP2005134983A JP 2005134983 A JP2005134983 A JP 2005134983A JP 2003367412 A JP2003367412 A JP 2003367412A JP 2003367412 A JP2003367412 A JP 2003367412A JP 2005134983 A JP2005134983 A JP 2005134983A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- evaluation
- fpga
- evaluation board
- board device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【課題】LSI評価ボード装置においてハードウェアエミュレータと評価対象LSIの共存を可能とする構成を実現する。
【解決手段】評価対象LSIを評価するためのLSI評価ボード装置において、評価対象LSIを脱着可能に搭載するターゲットLSIインターフェイス102と、LSI評価手段として評価対象LSIに接続されるプロセッサ103およびPLD/FPGAロジック104と、評価対象LSIをエミュレートし、入出力端子が評価対象LSIのエミュレート対応の入出力端子にそれぞれ接続されたFPGA等によるハードウェアエミュレータ101とを備え、ハードウェアエミュレータ101の入出力端子の接続を遮断し電気的にフローティング状態にする制御手段をハードウェアエミュレータ内に備え、ハードウェアエミュレータと評価対象LSIの信号衝突を回避する。
【選択図】 図1
【解決手段】評価対象LSIを評価するためのLSI評価ボード装置において、評価対象LSIを脱着可能に搭載するターゲットLSIインターフェイス102と、LSI評価手段として評価対象LSIに接続されるプロセッサ103およびPLD/FPGAロジック104と、評価対象LSIをエミュレートし、入出力端子が評価対象LSIのエミュレート対応の入出力端子にそれぞれ接続されたFPGA等によるハードウェアエミュレータ101とを備え、ハードウェアエミュレータ101の入出力端子の接続を遮断し電気的にフローティング状態にする制御手段をハードウェアエミュレータ内に備え、ハードウェアエミュレータと評価対象LSIの信号衝突を回避する。
【選択図】 図1
Description
本発明は、FPGAを用いて実デバイスとなるLSIのハードウェアエミュレーションを行うLSI評価ボード装置に関するものである。
従来、ターゲットシステムを実現するLSIの評価のために、LSI試作前に同一の論理をFPGA(Field Programmable Gate Array)にマッピングし、これを評価ボードに実装してハードウェアエミュレーションを行うことによりシステムを評価する手法がある。FPGAを用いた評価ボードの構成としては、例えば特許文献1に記載されているものがある。
近年の半導体プロセス技術の向上によりFPGAにマッピングするゲート規模や動作速度が飛躍的に向上し、システムの動作速度によってはFPGAで実動作を実現することが可能となった。そのため、実デバイスとなるLSI(実LSI)をエミュレーションするFPGAは、内部タイミングを除けば実LSIと等価なものを設計することが可能となっている。
図4は、このようなエミュレーションに使用される従来のFPGA評価ボード装置の構成を示すブロック図である。図4において、FPGA評価ボード装置は、FPGAエミュレータ401、システムを構成するプロセッサ402、PLD/FPGAロジック403、外部インターフェイス404、およびFPGAコンフィグレーション回路405を実装する。
このFPGA評価ボード装置では、プロセッサ402およびPLD/FPGAロジックとFPGAエミュレータ401の電気的な接続が固定されている。そのため、実LSIを評価ボード上に実装することはできず、試作後の実LSIの評価については新規に評価ボードを作成する必要がある。
図5は試作後の実LSIの評価に使用される従来のLSI評価ボード装置の構成を示すブロック図である。図5において、図4と同一の構成要素については同一符号を付している。このように、LSI評価ボード装置は、図4に示したFPGA評価ボード装置のFPGAエミュレータ401を実LSIを搭載するためのターゲットLSIインターフェイス501で置換え、不要となるFPGAコンフィグレーション回路405を除去して構成される。
特開平11−166956号公報
上述したように、従来のFPGA評価ボード装置においては、実LSIのエミュレータであるFPGAを接続が固定されるようにFPGA評価ボード装置に実装するため、実LSI完成後にFPGA評価ボード装置の資産を流用して試作後の実LSIの評価を行うことができないという問題がある。ここで、評価ボード装置の資産とは、ハードウェアのみならず評価プログラムやデータを含むものである。
FPGAが半田実装された評価ボード上に、仮に実LSIを再実装可能に追加したとしても、プロセッサやPLD/FPGAロジックとの接続が固定されたFPGAとの間に電気的な信号衝突が発生するため、FPGAと実LSIが共存することができない。
また、LSI評価ボード装置上にFPGAを子基板で実装した場合には、FPGAとプロセッサ、PLD/FPGAロジックとの信号衝突は回避することができるが、エミュレートしていたFPGAの資産を流用することができないという問題がある。
本発明はかかる点に鑑みてなされたものであり、LSI評価ボード装置においてFPGAエミュレータと実LSIの共存を可能とする構成を実現することにより、評価ボードの資産の流用を可能にし、評価ボード開発のコスト削減とデバッガビリティの向上を図ることを目的とする。
本発明のLSI評価ボード装置は、脱着可能に搭載された評価対象LSIを評価するためのLSI評価ボード装置であって、前記評価対象LSIに接続されるLSI評価手段と、前記評価対象LSIをエミュレートし、入出力端子が前記評価対象LSIのエミュレート対応の入出力端子にそれぞれ接続されたハードウェアエミュレート手段と、前記ハードウェアエミュレート手段の入出力端子を電気的にフローティング状態にするエミュレータ端子制御手段と、を備えるものである。
上記LSI評価ボード装置によれば、例えばFPGAで実現されるハードウェアエミュレータを電気的にフローティング状態にすることにより、評価対象LSIとFPGAとの電気的な信号衝突を回避することができるため、同一評価ボード上にFPGAによるハードウェアエミュレータと評価対象LSIが共存することが可能となる。
その結果、ハードウェアエミュレータ用と評価対象LSI用の評価ボードの双方を開発する必要がなくなり、開発コストを削減することが可能となる。また、開発したハードウェアエミュレータの設計資産が流用可能となることで、さらに評価ボード開発のコスト削減効果が得られる。
本発明において、前記前記ハードウェアエミュレート手段に、評価用入出力端子を介して前記評価対象LSIと相互接続され前記評価対象LSIに対してデバッグ機能あるいは拡張機能を与える手段と、前記評価用入出力端子を電気的にフローティング状態にする評価用端子制御手段と、が付加されたものである。
上記LSI評価ボード装置によれば、例えばFPGAで実現されるハードウェアエミュレータを評価対象LSIに対するデバッグモジュールもしくは機能拡張モジュールとして使用することが可能となるため、評価対象LSIに対するデバッガビリティの向上を図ることができる。
本発明において、さらに、前記評価用端子制御手段は、前記評価用端子を独立制御可能にして、前記エミュレータ端子制御手段に統合したものである。
上記LSI評価ボード装置によれば、ハードウェアエミュレータに付加したデバッグ機能あるいは拡張機能の使用を、エミュレータ端子制御手段によりハードウェアエミュレータとともに統合的に制御することが可能になる。
本発明によれば、FPGA等により実現されるハードウェアエミュレータと評価対象の実LSIがLSI評価ボード上で共存可能となるため、ハードウェアエミュレータ用の評価ボードと実LSI用の評価ボードを個々に開発する必要が無く、1つの評価ボードで兼用することが可能となることで、評価ボード開発のコストを削減することができ、またFPGAの設計資産を流用することでデバッガビリティの向上を図ることができる。
(実施の形態1)
図1は本発明の実施の形態1に係るLSI評価ボード装置の構成を示すブロック図である。図1において、LSI評価ボード装置は、FPGAによる実LSIのハードウェアエミュレータ101、評価対象である実LSIを搭載するLSIソケット等のターゲットLSIインターフェイス102、システムを構成するプロセッサ103、プロセッサ103とともにLSI評価に用いられるPLD/FPGAロジック104、外部インターフェイス105、FPGA101のコンフィグレーションを行うコンフィグレーション回路106から構成される。
図1は本発明の実施の形態1に係るLSI評価ボード装置の構成を示すブロック図である。図1において、LSI評価ボード装置は、FPGAによる実LSIのハードウェアエミュレータ101、評価対象である実LSIを搭載するLSIソケット等のターゲットLSIインターフェイス102、システムを構成するプロセッサ103、プロセッサ103とともにLSI評価に用いられるPLD/FPGAロジック104、外部インターフェイス105、FPGA101のコンフィグレーションを行うコンフィグレーション回路106から構成される。
上記構成を有するLSI評価ボード装置において、評価対象となるシステムはプロセッサ103とPLD/FPGAロジック104とターゲットLSIインターフェイス102に搭載される実LSIとで構成され、プロセッサ103とPLD/FPGAロジック104とターゲットLSIインターフェイス102は電気的に接続が確立している。
また、プロセッサ103とPLD/FPGAロジック104に対して、実LSIのハードウェアエミュレータであるFPGA101もターゲットLSIインターフェイス102と同様の電気的接続を有している。
上記構成において、ターゲットLSIインターフェイス102に搭載される実LSIとFPGA101は電気的に同一の接続を有することになる。その結果、両者が同時に評価ボード上に存在した場合は電気的な短絡が起こるため、同一評価ボード上に共存することができない。
そこで、実LSI搭載時には、コンフィグレーション回路106を介して外部からFPGAを制御し、短絡が発生するFPGA端子に対して電気的なフローティング状態を設定することにより、実LSIとFPGA101の短絡を回避することを可能にする。
図2は、本実施形態のLSI評価ボード装置において、コンフィグレーション回路106によりFPGA101の端子に対して電気的なフローティング状態を設定する構成例を示すブロック図である。図2において、図1と同一の構成要素については同一符号を付している。また、ターゲットLSIインターフェイス102を省略し、これに搭載される実LSI201とそのIO端子205の接続関係を示している。
FPGA101に内蔵されるFPGAコンフィグレーション回路202はエミュレータ端子制御手段として機能し、FPGA外部のコンフィグレーション回路106から設定され、FPGA101に内蔵されるIO制御回路203を介して、電気的な信号衝突が発生するFPGAのIO端子204がフローティング状態になるように制御する。
このような制御を行うことにより、実LSIが搭載され、そのIO端子205が固定値になった場合においても、FPGA101と実LSI201の信号衝突を回避することができる。
以上のように、本実施形態のLSI評価ボード装置の構成により、実LSIとFPGAによるハードウェアエミュレータとを同一評価ボード上に共存させることが可能となるため、評価ボードの資産を流用することが可能になり、評価ボード開発のコストを削減することができる。
(実施の形態2)
図3は、本発明の実施の形態2に係るLSI評価ボード装置におけるFPGAの構成例を示すブロック図である。本実施形態のLSI評価ボード装置の構成は図1と同様であり、図3は、コンフィグレーション回路106によりFPGA101の端子に対して電気的なフローティング状態を設定する構成例を示している。
図3は、本発明の実施の形態2に係るLSI評価ボード装置におけるFPGAの構成例を示すブロック図である。本実施形態のLSI評価ボード装置の構成は図1と同様であり、図3は、コンフィグレーション回路106によりFPGA101の端子に対して電気的なフローティング状態を設定する構成例を示している。
図3において、図1および図2と同一の構成要素については同一符号を付している。また図2と同様に、ターゲットLSIインターフェイス102を省略し、これに搭載される実LSI201とそのIO端子205の接続関係を示している。
FPGA101に内蔵されるFPGAコンフィグレーション回路202は、FPGA外部のコンフィグレーション回路106から設定され、FPGA101に内蔵されるIO制御回路203およびゲートアレイ301を制御し、IO制御回路203を介してFPGAのIO端子204がフローティング状態になるように制御する。
ゲートアレイ301は、LSI評価ボード装置に搭載される実LSIに対するデバッグモジュールもしくは機能拡張モジュールとして機能するように設計され、FPGAのIO端子204の一部はその外部端子A、Bとして使用される。これに対応して、実LSI201のIO端子205の一部を充て、それらをFPGAの外部端子A、Bと接続することにより、実LSIのデバッグもしくは機能拡張を行うことができる。
その際に、外部端子A、Bはハードウェアエミュレータ機能の入出力端子Cとは分離して独立に制御できるようにする。このようにすることで、ハードウェアエミュレータの入出力端子をフローティング状態に設定しながら実LSIのデバッグもしくは機能拡張を行うことができる。
以上のように、本実施形態のLSI評価ボード装置にゲートアレイ301を加えた構成により、実LSIとFPGAによるハードウェアエミュレータとを同一評価ボード上に共存させることが可能となるため、評価ボード装置の資産を流用することが可能になり、評価ボード開発のコストを削減することができるとともに、実LSIのデバッガビリティを向上させることができる。
本発明のLSI評価ボード装置は、FPGA等により実現されるハードウェアエミュレータと評価対象の実LSIがLSI評価ボード上で共存可能となるため、ハードウェアエミュレータ用の評価ボードと実LSI用の評価ボードを個々に開発する必要が無く、1つの評価ボードで兼用することが可能となることで、評価ボード開発のコストを削減することができ、またFPGAの設計資産を流用することでデバッガビリティの向上を図ることができ、FPGAを用いて実デバイスとなるLSIのハードウェアエミュレーションを行うLSI評価ボード装置等として有用である。
101、401 FPGAによるハードウェアエミュレータ
102、501 実LSIを搭載するターゲットLSIインターフェイス
103、402 プロセッサ
104、403 PLD/FPGAロジック
105、404 外部インターフェイス
106、405 コンフィグレーション回路
201 実LSI
202 FPGAコンフィグレーション回路
203 IO制御回路
204 FPGAのIO端子
205 実LSIのIO端子
301 ゲートアレイ
102、501 実LSIを搭載するターゲットLSIインターフェイス
103、402 プロセッサ
104、403 PLD/FPGAロジック
105、404 外部インターフェイス
106、405 コンフィグレーション回路
201 実LSI
202 FPGAコンフィグレーション回路
203 IO制御回路
204 FPGAのIO端子
205 実LSIのIO端子
301 ゲートアレイ
Claims (3)
- 脱着可能に搭載された評価対象LSIを評価するためのLSI評価ボード装置であって、
前記評価対象LSIに接続されるLSI評価手段と、
前記評価対象LSIをエミュレートし、入出力端子が前記評価対象LSIのエミュレート対応の入出力端子にそれぞれ接続されたハードウェアエミュレート手段と、
前記ハードウェアエミュレート手段の入出力端子を電気的にフローティング状態にするエミュレータ端子制御手段と、
を備えるLSI評価ボード装置。 - 前記ハードウェアエミュレート手段に、
評価用入出力端子を介して前記評価対象LSIと相互接続され前記評価対象LSIに対してデバッグ機能あるいは拡張機能を与える手段と、
前記評価用入出力端子を電気的にフローティング状態にする評価用端子制御手段と、が付加された請求項1記載のLSI評価ボード装置。 - 前記評価用端子制御手段は、前記評価用端子を独立制御可能にして、前記エミュレータ端子制御手段に統合したものである請求項2記載のLSI評価ボード装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003367412A JP2005134983A (ja) | 2003-10-28 | 2003-10-28 | Lsi評価ボード装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003367412A JP2005134983A (ja) | 2003-10-28 | 2003-10-28 | Lsi評価ボード装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005134983A true JP2005134983A (ja) | 2005-05-26 |
Family
ID=34645422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003367412A Pending JP2005134983A (ja) | 2003-10-28 | 2003-10-28 | Lsi評価ボード装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005134983A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7721036B2 (en) * | 2004-06-01 | 2010-05-18 | Quickturn Design Systems Inc. | System and method for providing flexible signal routing and timing |
-
2003
- 2003-10-28 JP JP2003367412A patent/JP2005134983A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7721036B2 (en) * | 2004-06-01 | 2010-05-18 | Quickturn Design Systems Inc. | System and method for providing flexible signal routing and timing |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wakabayashi | C-based synthesis experiences with a behavior synthesizer,“Cyber” | |
US6584590B1 (en) | JTAG port-sharing device | |
KR970703560A (ko) | 응용 특정 프로세서 및 그 설계 방법(application specific processor and design method for same) | |
US4835414A (en) | Flexible, reconfigurable terminal pin | |
US8255853B2 (en) | Circuit emulation systems and methods | |
US7072824B2 (en) | Method and apparatus for emulating a processor | |
JP2005134983A (ja) | Lsi評価ボード装置 | |
US6845496B2 (en) | Semiconductor integrated circuit device using programmable peripheral control | |
KR100297551B1 (ko) | 멀티 기능 모듈을 지원하는 하드웨어/소프트웨어 코-에뮬레이터를 위한 장치 및 방법 | |
JP2008077176A (ja) | エミュレーションシステム、エミュレーション方法 | |
WO2000057273A1 (en) | Vlsi emulator comprising processors and reconfigurable circuits | |
CN111352878B (zh) | 数字信号处理系统及方法 | |
JP2001141786A (ja) | エミュレーション装置および半導体集積回路装置の評価方法 | |
US6978428B2 (en) | Mode register in an integrated circuit that stores test scripts and operating parameters | |
JPH06160482A (ja) | ハードウェア・エミュレータ | |
JPH04219045A (ja) | 大規模集積回路装置及び大規模集積回路装置用エミュレータ装置 | |
JP2009032072A (ja) | 双方向バスの方向制御装置 | |
JPS63298173A (ja) | 集積回路 | |
JPH0383143A (ja) | エミュレーション回路装置 | |
JPH0282377A (ja) | 半導体集積回路 | |
JP2935710B2 (ja) | プロセッサ集積回路装置のテスト装置 | |
CN116224025A (zh) | 一种ate固件重配置处理的方法和装置 | |
KR100289387B1 (ko) | 에뮬레이터의인터페이스장치 | |
JPH07325733A (ja) | マイクロプロセッサ内蔵型のカスタムlsi | |
JPS6293736A (ja) | 開発用半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060325 |