JPS6293736A - 開発用半導体装置の製造方法 - Google Patents
開発用半導体装置の製造方法Info
- Publication number
- JPS6293736A JPS6293736A JP60234328A JP23432885A JPS6293736A JP S6293736 A JPS6293736 A JP S6293736A JP 60234328 A JP60234328 A JP 60234328A JP 23432885 A JP23432885 A JP 23432885A JP S6293736 A JPS6293736 A JP S6293736A
- Authority
- JP
- Japan
- Prior art keywords
- chip microcomputer
- emulator
- development
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は新しいシングルチップ・マイクロコンピュータ
など、新しい機能のディジタル半導体集積回路を開発す
る際に、開発ツールとして製作される半導体装置の製造
方法に関するものである。
など、新しい機能のディジタル半導体集積回路を開発す
る際に、開発ツールとして製作される半導体装置の製造
方法に関するものである。
このような開発ツールはエミュレータ（評価ボード）、
エミュレーシｊンボード又はエバリユエーションボード
などと称されている。
エミュレーシｊンボード又はエバリユエーションボード
などと称されている。
（従来技術）
従来、シングルチップ・マイクロコンピュータのエミュ
レータを製作する場合には、Ｔ Ｔ Ｌ、ＲＡＭ、ＲＯ
Ｍなどの汎用のＩＣを基板上に配置し、配線して構成し
ていた。
レータを製作する場合には、Ｔ Ｔ Ｌ、ＲＡＭ、ＲＯ
Ｍなどの汎用のＩＣを基板上に配置し、配線して構成し
ていた。
この場合、シングルチップ・マイクロコンピュータの機
能が複雑な場合や集積度が高いときには、エミュレータ
を構成する汎用のＩＣや基板の数も増大し、デバッグな
どに多大な時間を浪費したり、エミュレータ自体が大き
くなってしまう問題がある。
能が複雑な場合や集積度が高いときには、エミュレータ
を構成する汎用のＩＣや基板の数も増大し、デバッグな
どに多大な時間を浪費したり、エミュレータ自体が大き
くなってしまう問題がある。
また、異なったシングルチップ・マイクロコンピュータ
を開発する際に、たとえ既存のシングルチップ・マイク
ロコンピュータと共通の機能ブロックを持っていても、
既存のシングルチップ・マイクロコンピュータを使用す
ることはできず、エミュレータは１から作り直さなけれ
ばならないので。
を開発する際に、たとえ既存のシングルチップ・マイク
ロコンピュータと共通の機能ブロックを持っていても、
既存のシングルチップ・マイクロコンピュータを使用す
ることはできず、エミュレータは１から作り直さなけれ
ばならないので。
開発効率は非常に悪い。
このような事情は、シングルチップ・マイクロコンピュ
ータに限らず、マルチチップ・マイクロコンピュータや
５マイクロコンピユータ以外のディジタル半導体集積回
路を開発する場合においても同様である。
ータに限らず、マルチチップ・マイクロコンピュータや
５マイクロコンピユータ以外のディジタル半導体集積回
路を開発する場合においても同様である。
（目的）
本発明は、パッケージングされた既存のシングルチップ
・マイクロコンピュータの一部の機能ブロックを、開発
しようとするシングルチップ・マイクロコンピュータな
どの半導体装置のエミュレータの一部の機能ブロックと
して利用することにより、エミュレータの開発効率を上
げ、エミュレータを小型化することを目的とするもので
ある。
・マイクロコンピュータの一部の機能ブロックを、開発
しようとするシングルチップ・マイクロコンピュータな
どの半導体装置のエミュレータの一部の機能ブロックと
して利用することにより、エミュレータの開発効率を上
げ、エミュレータを小型化することを目的とするもので
ある。
（構成）
本発明では、電気的にプログラムを施すことによりシン
グルチップ・マイクロコンピュータの構成機能ブロック
へのアドレスの割りっけを変更したり、構成機能ブロッ
クをバスへ接続したり切り離したりできる書換え可能な
ロジック部を内蔵しているとともに、特定の動作モード
においてアドレスバス、データバス及び各種制御信号を
外部端子に出すことのできるシングルチップ・マイクロ
コンピュータを使用する。そして、前記ロジック部にプ
ログラムを施してそのシングルチップ・マイクロコンピ
ュータの一部の構成機能ブロックのみを動作可能とする
ブロック機能チップを構成し、他の半導体装置の開発用
半導体装置の構成素子としてそのブロック機能チップを
使用する。
グルチップ・マイクロコンピュータの構成機能ブロック
へのアドレスの割りっけを変更したり、構成機能ブロッ
クをバスへ接続したり切り離したりできる書換え可能な
ロジック部を内蔵しているとともに、特定の動作モード
においてアドレスバス、データバス及び各種制御信号を
外部端子に出すことのできるシングルチップ・マイクロ
コンピュータを使用する。そして、前記ロジック部にプ
ログラムを施してそのシングルチップ・マイクロコンピ
ュータの一部の構成機能ブロックのみを動作可能とする
ブロック機能チップを構成し、他の半導体装置の開発用
半導体装置の構成素子としてそのブロック機能チップを
使用する。
以下、シングルチップ・マイクロコンピュータに本発明
を適用した実施例について具体的に説明する。
を適用した実施例について具体的に説明する。
第１図は本発明で使用される既存のシングルチップ・マ
イクロコンピュータである。このシングルチップ・マイ
クロコンピュータ２を構成する機能ブロックはＣＰＵ４
．ＲＡＭ６．ＲＯＭ８．タイマー／カウンタＩ Ｏ、Ｓ
、 Ｃ、Ｉ （Ｓｅｒｉａｌ Ｃｏ＋ｎｍｕｎｉｃａ
ｔｉｏｎ Ｉｎｔｅｒｆａｃｅ） １２ 、 Ｉ ／
Ｏポート１４及びプログラマブルロジック１６である。
イクロコンピュータである。このシングルチップ・マイ
クロコンピュータ２を構成する機能ブロックはＣＰＵ４
．ＲＡＭ６．ＲＯＭ８．タイマー／カウンタＩ Ｏ、Ｓ
、 Ｃ、Ｉ （Ｓｅｒｉａｌ Ｃｏ＋ｎｍｕｎｉｃａ
ｔｉｏｎ Ｉｎｔｅｒｆａｃｅ） １２ 、 Ｉ ／
Ｏポート１４及びプログラマブルロジック１６である。
プログラマブルロジック１６としては、例えば、ともに
電気的に書換え可能なＡＮＤアレイとＯＲアレイとを備
えたＰＬＡ、又は電気的に言換え可能なＡＮＤアレイと
固定されたＯＲアレイとを備えたＰＡＬなどを使用する
ことができる。
電気的に書換え可能なＡＮＤアレイとＯＲアレイとを備
えたＰＬＡ、又は電気的に言換え可能なＡＮＤアレイと
固定されたＯＲアレイとを備えたＰＡＬなどを使用する
ことができる。
このシングルチップ・マイクロコンピュータ２は、例え
ばテストモードなどの特定の動作モードにおいてアドレ
スバス、データバス及び各種制御信号を外部端子に出す
ことができる。また、プログラマブルロジック１６は電
気的に書き換えることによりシングルチップ・マイクロ
コンピュータ２のＲＡＭ６などの構成機能ブロックへの
アドレスの割りっけを変更したり、構成機能ブロックを
バスへ接続したり切り離したりできる。
ばテストモードなどの特定の動作モードにおいてアドレ
スバス、データバス及び各種制御信号を外部端子に出す
ことができる。また、プログラマブルロジック１６は電
気的に書き換えることによりシングルチップ・マイクロ
コンピュータ２のＲＡＭ６などの構成機能ブロックへの
アドレスの割りっけを変更したり、構成機能ブロックを
バスへ接続したり切り離したりできる。
このチップ２を３個用意し、プログラマブルロジック１
６を利用して互いに異なるプログラミングを行ない、第
２図に示されるような（Ａ）、（Ｂ）。
６を利用して互いに異なるプログラミングを行ない、第
２図に示されるような（Ａ）、（Ｂ）。
（Ｃ）の３つの異なった機能のチップ１８−１〜１８−
３を作る。すなわち、同図（Ａ）はＣＰＵ４及びＲＡＭ
６の機能をもち、同図（Ｂ）はＳ、Ｃ。
３を作る。すなわち、同図（Ａ）はＣＰＵ４及びＲＡＭ
６の機能をもち、同図（Ｂ）はＳ、Ｃ。
Ｉ １２の機能をもち、同図（Ｃ）はタイマー／カウ
ンタ１０とＩ１０ボート】４の機能をもっている。
ンタ１０とＩ１０ボート】４の機能をもっている。
ただし、これら３種類のチップ１８−１〜１８−３では
アドレスバス、データバス及び各種制御信号は外部端子
に出ているものとする。
アドレスバス、データバス及び各種制御信号は外部端子
に出ているものとする。
次に、第３図に示される構成のシングルチップ・マイク
ロコンピュータ２０のエミュレータを作ることを考えた
場合、このシングルチップ・マイクロコンピュータ２０
のＣＰＵ４とＲＡＭ６の構成素子として第２図（Ａ）の
チップ１８−１を使用し、タイマー／カウンタ（Ａ）１
０及びＩ１０ボート１４の構成素子として第２図（Ｃ）
のチップ１８−３を使用し、Ｓ、Ｃ，Ｉ １２の構成
素子として第２図（Ｂ）のチップ１８−２を使用するこ
とができる。そして、他の機能ブロックであるＲＯＭ２
２、タイマー／カウンタ（Ｂ）２４及びＡ／Ｄコンバー
タ２６としてそれぞれ汎用のＩＣを使用することにより
、シングルチップ・マイクロコンピュータ２ｏのエミュ
レータを構成することができる。
ロコンピュータ２０のエミュレータを作ることを考えた
場合、このシングルチップ・マイクロコンピュータ２０
のＣＰＵ４とＲＡＭ６の構成素子として第２図（Ａ）の
チップ１８−１を使用し、タイマー／カウンタ（Ａ）１
０及びＩ１０ボート１４の構成素子として第２図（Ｃ）
のチップ１８−３を使用し、Ｓ、Ｃ，Ｉ １２の構成
素子として第２図（Ｂ）のチップ１８−２を使用するこ
とができる。そして、他の機能ブロックであるＲＯＭ２
２、タイマー／カウンタ（Ｂ）２４及びＡ／Ｄコンバー
タ２６としてそれぞれ汎用のＩＣを使用することにより
、シングルチップ・マイクロコンピュータ２ｏのエミュ
レータを構成することができる。
もし、第３図のシングルチップ・マイクロコンピュータ
２０のエミュレータを従来のように全て汎用のＩＣを使
用して構成しようとすれば、Ｓ。
２０のエミュレータを従来のように全て汎用のＩＣを使
用して構成しようとすれば、Ｓ。
Ｃ，１１２だけでも汎用のＴＴＬでかなりの数が必要と
なり、第３図のシステム全体を構成するには、莫大な開
発時間とデバッグ時間が必要であり、また、出来上がっ
たエミュレータ自体も非常に大型化してしまう。
なり、第３図のシステム全体を構成するには、莫大な開
発時間とデバッグ時間が必要であり、また、出来上がっ
たエミュレータ自体も非常に大型化してしまう。
（効果）
本発明によれば、既存のシングルチップ・マイクロコン
ピュータを本来の使用目的以外のエミュレータの構成素
子として使用するので、従来のように汎用のＴＣを構成
素子として組み合わせる場合に比べて、シングルチップ
・マイクロコンピュータをはじめとする半導体装置のエ
ミュレータの開発効率が向上し、またエミュレータ自体
が小型化する。
ピュータを本来の使用目的以外のエミュレータの構成素
子として使用するので、従来のように汎用のＴＣを構成
素子として組み合わせる場合に比べて、シングルチップ
・マイクロコンピュータをはじめとする半導体装置のエ
ミュレータの開発効率が向上し、またエミュレータ自体
が小型化する。
また、例えばＲ，Ａ Ｍはシングルチップ・マイクロコ
ンピュータ内のものを使用するので、汎用ＩＣのＲＡＭ
を使用する場合より高速になる。さらに、構成素子とし
てのブロック機能チップはシングルチップ・マイクロコ
ンピュータの構成機能ブロックとして動作しているもの
であるので、エミュレータの構成素子としても動作する
ことが確実どなる。
ンピュータ内のものを使用するので、汎用ＩＣのＲＡＭ
を使用する場合より高速になる。さらに、構成素子とし
てのブロック機能チップはシングルチップ・マイクロコ
ンピュータの構成機能ブロックとして動作しているもの
であるので、エミュレータの構成素子としても動作する
ことが確実どなる。
第１図は本発明で使用される既存のシングルチップ・マ
イクロコンピュータを示すブロック図、第２図（Ａ）な
いし同図（Ｃ）は第１図のシングルチップ・マイクロコ
ンピュータから得られるブロック機能チップを示すブロ
ック図、第３図は開発しようとするシングルチップ・マ
イクロコンピュータを示すブロック図である。 ２・・・・・既存のシングルチップ・マイクロコンピュ
ータ、 １８−１〜１８−３・・・・・・ブロック機能チップ、
２０・・・・・・開発しようとするシングルチップ・マ
イクロコンピュータ。
イクロコンピュータを示すブロック図、第２図（Ａ）な
いし同図（Ｃ）は第１図のシングルチップ・マイクロコ
ンピュータから得られるブロック機能チップを示すブロ
ック図、第３図は開発しようとするシングルチップ・マ
イクロコンピュータを示すブロック図である。 ２・・・・・既存のシングルチップ・マイクロコンピュ
ータ、 １８−１〜１８−３・・・・・・ブロック機能チップ、
２０・・・・・・開発しようとするシングルチップ・マ
イクロコンピュータ。
Claims (1)
- （１）電気的にプログラムを施すことによりシングルチ
ップ・マイクロコンピュータの構成機能ブロックへのア
ドレスの割りつけを変更したり、構成機能ブロックをバ
スへ接続したり切り離したりできる書換え可能なロジッ
ク部を内蔵しているとともに、特定の動作モードにおい
てアドレスバス、データバス及び各種制御信号を外部端
子に出すことのできるシングルチップ・マイクロコンピ
ュータを使用し、 このシングルチップ・マイクロコンピュータの前記ロジ
ック部にプログラムを施して一部の構成機能ブロックの
みを動作可能とするブロック機能チップを構成し、 他の半導体装置の開発用半導体装置の構成素子として前
記ブロック機能チップを使用することを特徴とする開発
用半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60234328A JPS6293736A (ja) | 1985-10-19 | 1985-10-19 | 開発用半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60234328A JPS6293736A (ja) | 1985-10-19 | 1985-10-19 | 開発用半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6293736A true JPS6293736A (ja) | 1987-04-30 |
Family
ID=16969281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60234328A Pending JPS6293736A (ja) | 1985-10-19 | 1985-10-19 | 開発用半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6293736A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140650A (ja) * | 1987-11-27 | 1989-06-01 | Ibiden Co Ltd | 表面実装部品用パッケージ |
| WO2002063473A1 (fr) * | 2001-02-02 | 2002-08-15 | Hitachi, Ltd | Procede de developpement d'un systeme de traitement de donnees et tableau d'evaluation |
-
1985
- 1985-10-19 JP JP60234328A patent/JPS6293736A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140650A (ja) * | 1987-11-27 | 1989-06-01 | Ibiden Co Ltd | 表面実装部品用パッケージ |
| WO2002063473A1 (fr) * | 2001-02-02 | 2002-08-15 | Hitachi, Ltd | Procede de developpement d'un systeme de traitement de donnees et tableau d'evaluation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4527234A (en) | Emulator device including a semiconductor substrate having the emulated device embodied in the same semiconductor substrate | |
| US7287112B1 (en) | Dynamic reconfiguration interrupt system and method | |
| Claus et al. | A new framework to accelerate Virtex-II Pro dynamic partial self-reconfiguration | |
| JPH0126097B2 (ja) | ||
| KR900002438B1 (ko) | 프로세서간 결합방식 | |
| JPS6293736A (ja) | 開発用半導体装置の製造方法 | |
| US5546566A (en) | Emulation system for microcomputer | |
| Tan et al. | Complexity and Performance Evaluation of Two Partial Reconfiguration Interfaces on FPGAs: A Case Study. | |
| JPH0934748A (ja) | エミュレーション用マイクロコンピュータ | |
| JP3074978B2 (ja) | エミュレーション装置 | |
| JP2601792B2 (ja) | 大規模集積回路装置 | |
| JP3422636B2 (ja) | 半導体集積回路装置 | |
| JP2002007164A (ja) | 半導体集積回路用チップ及びエミュレーションシステム | |
| JPH0777234B2 (ja) | 半導体集積回路 | |
| JPH04219045A (ja) | 大規模集積回路装置及び大規模集積回路装置用エミュレータ装置 | |
| JPH0285934A (ja) | エミュレータ | |
| JPH05342377A (ja) | マイクロコンピュータ | |
| JP2763117B2 (ja) | マイクロコンピュータ及びそれを用いたエミュレータ | |
| JPH04155278A (ja) | Ｌｓｉテスタ | |
| JPH0716188Y2 (ja) | テストモード指定回路 | |
| JPH0514428B2 (ja) | ||
| JPS6043757A (ja) | １チツプのマイクロコンピユ−タ | |
| JPH022430A (ja) | 半導体集積回路装置 | |
| JP2005134983A (ja) | Ｌｓｉ評価ボード装置 | |
| JPH0863368A (ja) | エミュレータおよびマイクロコンピュータ |