JPH01140650A - 表面実装部品用パッケージ - Google Patents

表面実装部品用パッケージ

Info

Publication number
JPH01140650A
JPH01140650A JP29732487A JP29732487A JPH01140650A JP H01140650 A JPH01140650 A JP H01140650A JP 29732487 A JP29732487 A JP 29732487A JP 29732487 A JP29732487 A JP 29732487A JP H01140650 A JPH01140650 A JP H01140650A
Authority
JP
Japan
Prior art keywords
wiring board
programmable logic
general
surface mount
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29732487A
Other languages
English (en)
Inventor
Kenichi Koyanagi
賢一 小柳
Shinji Takahashi
伸治 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP29732487A priority Critical patent/JPH01140650A/ja
Publication of JPH01140650A publication Critical patent/JPH01140650A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は表面実装部品用パッケージに関するものであ
り、特に、プログラマブルロジックICと汎用ICとを
実装させることにより、多種多様なR能回路を実現する
ことが可能にされた表面実装部品用パッケージに関する
ものである。
[従来の技術] 第8図は、従来のこの種の表面実装部品用パッケージを
例示する斜視図、第9図は、上記従来例を汎用ICとと
もにマザーボードとしてのプリン1〜配線板に搭載した
場合を例示する概略構成図である。
まず、第8図において、第1配線板81には所要パター
ンの配線85が施され、その上面には、別異の受動回路
部品86とともに、所要数のプログラマブルロジックI
C84が搭載されている。
また、第2配線板82には適当なパターンをもってビン
83が設けられている。そして、第1配線板81と第2
配線板82とは、適当なパターンの導線部(図示されな
い)をもって相互に接続されており、第1配線板81上
のプログラマブルロジックIC84が、第2配線板82
のビン83によって池の所要の基板に接続される。この
ようにして、従来の表面実装部品用パッケージ80が構
成されることになる。このように構成された表面実装部
品用パッケージ80において、inされているプログラ
マブルロジックI C84に対して所要のプログラム処
理を施すことにより、所望の機能を果たす回路を実現す
ることができる。かくして、第1配線板81上の配線8
5のパターンを複雑化させることなく、所望の機能を果
たす回路を比較的容易に実現することができる。しかし
ながら、実際には、プログラマブルロジックIC84だ
けからなる表面実装部品用パッケージ80によっては、
所望の回路を実現させることが困難であったり、または
、当該表面実装部品用パッケージ80の使用効率が低く
なったりすることがある。
次に、第9図において、上記従来の表面実装部品用パッ
ケージ80は、所要の汎用IC91とともにプリント配
線板92上に搭載されて、ある所定の機能回路90が構
成されている。このように構成することで、従来の表面
実装部品用パッケージ80に含まれているプログラマブ
ルロジック■C84と汎用IC91とを組み合わせるこ
とにより、前記第8図の場合よりも容易に所望の回路と
実現することができるけれども、別異のプリント配線板
92が必要となり、それだけ大型化されるとともに、当
該プリント配線板92自体のパターン設計に相当な手間
がかかり、コスト増大にもつながることになる。
[発明が解決しようとする問題点] 上記されたように、従来の表面実装部品用パッケージは
、プログラマブルロジックICだけによるものは、必要
な回路を実現させることが困難であったり、その使用効
率が低かったりする問題点があり、また、この従来の表
面実装部品用パッケージを汎用ICと組み合わせて使用
するときには、そのためのプリント配線板が必要となり
、実現しようとする回路用の配線パターンを前記プリン
ト配線板で作成するための手間がかかるとともに、それ
だけコストも増大するという問題点があった。
この発明は、上記問題点を解決するためになされたもの
であって、プログラマブルロジックICと汎用ICとを
一緒に搭載して、より多くの機能を必要に応じて簡単に
実現することができるようにされた表面実装部品用パッ
ケージを得ることを目口勺とするものである。
[問題点を解決するための手段] この発明に係る表面実装部品用パッケージは、単一の多
層配線板上にプログラマブルロジックICと汎用ICと
を搭載した構成のものである。
[作用] この発明によれば、単一の多層配線板上に搭載されたプ
ログラマブルロジックICに所要のプログラム処理を施
すことにより、−緒に搭載されている汎用ICとともに
、所望の機能を果たすことができる。
[実施例] 第1図は、この発明による実施例を示す斜視図である。
この第1図において、第1配線板11の上面には、所要
数のプログラマブルロジックICl3および汎用IC1
6が搭載されている。また、第2配線板12には適当な
パターンをもってビン17が設けられている。そして、
第1配線板11と第2配線板12との間には、所要パタ
ーンの導線部(図示されない)を有する第3配線板13
が設けられており、第1配線板11上のプログラマブル
ロジックICl3および汎用IC16は、第2配線板1
2のビン17によって所要の接続がなされる。前記第1
、第2、第3配線板によって多層配線板14が構成され
ており、この上に搭載された所要数のプログラマブルロ
ジックICおよび汎用ICによって、この発明による実
施例としての表面実装部品用パッケージ10が構成され
る。
第2図は、上記実施例の一部を切断して示す構成例示図
である。この第2図において、第1配線板11の適所に
はスルーホール21が設けられており、導電部22はこ
のスルーホール21を貫’+i!1している。第2配線
板12にも所定の場所にスルーホール24が設けられて
おり、これにも導電部25が設けられている。また、こ
れらのスルーホール24には、ハンダのような適当な導
電性固着剤26によってビン17が固定して設けられて
いる。そして、前述されたように、第1配線板11と第
2配線板12とは、その間の第3配線板13の導電部2
3を介して所要の電気的な接続がなされている。
第3図は、上記実施例におけるプログラマブルロジック
ICl3の内部構成を例示する回路図であって、例えば
、適当なアンプ31.3ステー1・・バッファ32、A
NDゲート33、OR,ゲート34、インバータ35、
フリップ・フロップ36等によって構成されている。
第4図は、上記実施例についての第1適用例を示す構成
例示図である。この第4図における第1適用例は、例え
ば空調用のモータの駆動制御部を実現するものであって
、表面実装部品用パッケージ10を構成する汎用IC1
6の一方は、例えば、銅−コンスタンタン熱電対からな
る温度センサ41からのアナログ温度情報を、対応のデ
ジタル情報に変換するためのAD変換器として動作して
いる。また、プログラマブルロジックICl3は、IN
の論理判@機能部としての動作をするものであって、比
較部15Aとカウンタ部15Bとを含んでおり、比較部
15Aには、AI)変換器16がちの出力デジタル情報
と温度設定部42がらの所定の設定情報とが加えられ、
また、カウンタ部15Bには、前記比較部15Aおよび
温度設定部42からの出力情報ならびにクロック部43
がらのクロック情報が加えられている。そして、表面実
装部品用パッケージ10を構成する汎用IC16の他方
は、カウンタ部15)3から出力されるデジタル情報を
対応のアナログ情報に変換するためのり、A変換器とし
て動作しており、これから出力されるアナログ情報は、
ドライブ回路44を介してサーボモータのようなモータ
45に加えられて、このモータ45の回転速度を周囲温
度に対応して制御するようにされる。この第1適用例に
おいては、プログラマブルロジックICl3と(凡用I
C16とを実装することにより、前者だけでは実現する
ことが困難な、アナログ入力−アナログ出力の機能を果
たすものが容易に得られることになる。
この第1適用例のものは、以下のように実現することが
できる。板厚1.0mmのガラス−エポキシ銅張積層板
(両面銅箔18μm)に対して通常のセミアデイティブ
法を施して、プログラマブルロジックICの実装面上の
導体パターン、その対向面上での導体パターン、および
、両者を電気的に導通させるためのスルーホールを形成
させることで第1の配線板が得られる。第2.第3の配
線板についてもほぼ同様な処理を施し、それぞれに形成
されている導体パターンやスルーホールの位置合わせを
して所要の多層配線板が得られる。
なお、第3の配線板における導体ビン用のスルーポール
はデュアルインライン形式で設けられている。そして、
この導体ビン用のスルーホールには、ハンダ・メツキを
施したコバール製の導体ビンを高融点ハンダのデイツプ
法で固定させる。このようにして用意された多層配線板
の実装面上で、所要のプログラマブルロジックICや汎
用ICのための端子部にハンダ・ペーストの印刷を施し
、適当な仮固定用の接着剤を所要の部分に塗布してから
、前記された2種類のICを含む部品を搭載し、紫外線
の照射や赤外線リフローを施すことで前記部品を多層配
線板に固定的に接続させて、所要の表面実装部品用パッ
ケージが得られる。このようにして得られた表面実装部
品用パッケージに搭載されているプログラマブルロジッ
クICについて必要なプログラム処理を施すことで、前
記された第1適用例のものが実現される。
第5図は、上記実施例についての第2適用例を示す構成
例示図である。この第5図における第2適用例は、例え
ば音声合成部を実現するものであって、表面実装部品用
パッケージ10を構成するプログラマブルロジックIC
l3はインタフェースとしての機能を果たすものであり
、汎用TC1GはDA変換器としての機能を果たすもの
である。
マイクロコンピュータ51はCPU51Aおよびメモリ
51Bからなるものであり、このメモリ51Bに格納さ
れている所要の情報について、CP[J51Aで受けた
処理の結果としてのデジタル出力情報は、外部のクロッ
ク部52からのクロック情報を受は入れるようにされた
インタフェース15を介して、後段のDA変換器16に
供給される。
そして、このDA変換器16からのアナログ出力情報は
、アンプ53およびLPF (ローパスフィルタ)54
を通してスピーカ55に加えられて、所要の音声合成出
力が得られることになるにの第2適用例においては、プ
ログラマブルロジックICl3と汎用IC16とを実装
することにより、前者だけでは実現することが困難な、
デジタル入力−アナログ出力の機能を果たすものが容易
に得られることになる。
この第2適用例のものは、以下のように実現することが
できる。板厚1.0mmのガラス−トリアジン銅張積層
板(両面鋼箔18μm)に対して通常のサブトラクティ
テ法を施して、プログラマブルロジックICの実装面上
の導体パターン、その対向面上での導体パターン、およ
び、両者を電気的に導通させるためのスルーホールを形
成させることで第1の配線板が得られる。第2、第3の
配線板についてもほぼ同様な処理を施し、それぞれに形
成されている導体パターンやスルーホールの位置合わせ
をして所要の多層配線板が得られる。
なお、第3の配線板における導体ビン用のスルーホール
はビングリッドアレイ形式で設けられている。そして、
この導体ビン用のスルーホールには、ニッケルー金メツ
キを施したりん青銅製の導体ビンを高融点ハンダのデイ
ツプ法で固定させる。このようにして用意された多層配
線板の実装面上で、所要のプログラマブルロジックIC
や汎用ICのための端子部にハンダ・ペーストの印刷を
施し、適当な仮固定用の接着剤を所要の部分に塗布して
から、前記された2種類のICを含む部品を搭載し、紫
外線の照射や赤外線リフローを施すことで前記部品を多
層配線板に固定的に接続させて、所要の表面実装部品用
パッケージが得られる。このようにして得られた表面実
装部品用パッケージに搭載されているプログラマブルロ
ジックICについて必要なプログラム処理を施すことで
、前記された第2適用例のものが実現される。
第6図は、上記実施例についての第3適用例を示す構成
例示図である。この第6図における第3適用例は、例え
ば、マイクロコンピュータと対応のキーボードとの間に
介在されるエンコーダ機能部を実現するものであって、
表面実装パッケージ10を構成する汎用IC16は、ワ
ンショット・マルチバイブレータとしての機能を果たす
ようにされており、また、プログラマブルロジックIC
l3は、所要のエンコーダ機能を果たすようにされてい
る。そして、このプログラマブルロジックICl3には
、マトリクス・キーボード61およびマイクロコンピュ
ータ62が接続されてい纂。
いま、マトリクス・キーボード61で所要°の信号線が
選択され、対応の信号がプログラマブルロジックICl
3に加えられたものとする□。このプログラマブルロジ
ックIC’15は、前述されたようなエンコーダ機能を
果たすようにされているがら、接続されているマイクロ
コンピュータ62に適合してコード化された信号が出力
されることになる。
ここで、前記汎用IC16は、ワンショット・マルチバ
イブレータとしての機能を果たすものであって、マトリ
クス・キーボード61からの信号の入力操作の際に生じ
易いチャタリングが確実に防止される。かくして、この
第3適用例のもめ薇おいては、プログラマブルロジック
ICだけでは実現困難な機能回路が、汎用ICとの併用
により容易に実現可能にされるとともに、プログラマブ
ルロジックICに適用するプログラムを適宜に選択する
ことにより、使用対象のマイクロコンピュータに最適な
マトリクス・キーボードを容易に選定することがで□き
る。
この第3適用例のものは、以下のように実現することが
できる。板厚1.0mmのガラス−エポキシ鋼張積層板
(両面銅箔18μm)に対して通常のセミアデイティブ
法を施して、プログラマブルロジックICの実装面上の
導体パターン、その対向面上での導体ノンターン、およ
び、両者を電気的に導通させるためのスルーホールを形
成させることで第1の配線板が得られる。第2、第3の
配線板についてもほぼ同様な処理を施し、それぞれに形
成されそいる導体パターンやスルーホールの位置合わせ
をして所要の多層配線板が得られる。
なお、第3の配線板における導体ビン用のスルーホール
はデュアルインライン形式で設けられている。そして、
この導体ビン用のスルーホールには、ハンダ・メツキを
施したコバール製の導体ビンを高融点ハンダのデイツプ
法で固定させる。このようにして用意された多層配線板
の実装面上で、所要のプログラマブルロジックICや汎
用ICのための端子部にハンダ・ペーストの印刷を施し
、適当な仮固定用の接着剤を所要の部分に塗布してがら
、前記された2種類のICを含む部品を搭載し、紫外線
の照射や赤外線リフローを施すことで前記部品を多層配
線板に固定的に接続させて、所要の表面実装部品用パッ
ケージが得られる。このようにして得られた表面実装部
品用パッケージに搭載されているプログラマブルロジッ
クICについて必要なプログラム処理を施すことで、前
記された第3適用例のものが実現される。
第7図は、上記実施例についての第4適用例を示す構成
例示図である。この第7図における第4適用例は、例え
ば、マイクロコンピュータで制御されるプリンタ本体に
含まれたインタフェース機能部を実現するものである。
即ち、プリンタ本体71には、プログラマブルロジック
ICl3および汎用IC16からなる表面実装部品用パ
ッケージ10と制御部72とが含まれており、この制御
部72は汎用IC16に接続されている。また、マイク
ロコンピュータ73は前記プリンタ本体71を全体的に
制御するためのものであって、このマイクロコンピュー
タ73に含まれているものは、CPU74、メモリ75
およびインタフェース76である。ここで、表面実装部
品用パッケージ10は、全体として、プリンタ本体71
とマイクロコンピュータ73との間の最適なインタフェ
ース機能を果たすようにされる。
この第4適用例のものは、以下のように実現することが
できる。板厚1.0mmのガラス−1〜リアジン銅銅張
層板(両面銅箔18μm)に対して通常のサブトラクテ
ィブ法を施して、プログラマブルロジックICの実装面
上の導体パターン、その対向面上での導体パターン、お
よび、両者を電気的に導通させるためのスルーホールを
形成させることで第1の配線板が得られる。第2、第3
の配線板についてもほぼ同様な処理を施し、それぞれに
形成されている導体パターンやスルーホールの位置合わ
せをして所要の多層配線板が得られる。
なお、第3の配線板における導体ビン用のスルーホール
はピングリッドアレイ形式で設けられている。そして、
この導体ビン用のスルーホールには、ニッケルー金メツ
キを施したりん青銅製の導体ビンを高融点ハンダのデイ
ツプ法で固定させる。このようにして用意された多層配
線板の実装面上で、所要のプログラマブルロジックIC
や汎用ICのための端子部にハンダ・ペーストの印刷を
施し、適当な仮固定用の接着剤を所要の部分に塗布して
から、前記された2種類のICを含む部品を搭載し、紫
外線の照射や赤外線リフローを施すことで前記部品を多
層配線板に固定的に接続させて、所要の表面実装部品用
パッケージが得られる。このようにして得られた表面実
装部品用パッケージに搭載されているプログラマブルロ
ジックICについて必要なプログラム処理を施すことで
、前記された第43a用例のものが実現される。そして
、この第4適用例のものにおいても、プログラマブルロ
ジックICだけでは実現困難な機能回路が、汎用ICと
の併用により容易に実現可能にされるものである。
[発明の効果] 以上説明されたように、この発明に係る表面実装部品用
パッケージは、単一の多層配線板上にプログラマブルロ
ジックICと汎用ICとを搭載した構成のものであり、
前記プログラマブルロジックICに所要のプログラム処
理を施すことにより所望の機能を果たすことができるこ
とがら、より多くのfl!!能を容易にかつ廉価に実現
することができることに加えて、適用対象の回路機能や
動作仕様に変更があったときでも、適当なプログラムを
施した所要のプログラマブルロジックTCと置換するだ
けで、簡単に対応することができるという効果が奏せら
れる。
【図面の簡単な説明】
第1図は、この発明の実施例である表面実装部品用パッ
ケージを示す斜視図、第2図は、」1記実施例の一部を
切断して示す構成例示図、第3図は、上記実施例におけ
るプログラマブルロジックICl3の内部構成を例示す
る回路図、第4図は、−1−記実施例についての第1適
用例を示す構成例示図、第5図は、上記実施例について
の第2適用例を示す構成例示図、第6図は、上記実施例
についての第3適用例を示す構成例示図、第7図は、上
記実施例についての第4適用例を示す構成例示図、第8
図は、従来例を示す斜視図、第9図は、上記従来例を汎
用ICとともにプリント配線板に搭載した場合を例示す
る概略構成図である。 10は表面実装部品用パッケージ、11.12.13は
第1、第2、第3配線板、14は多層配線板、15はプ
ログラマブルロジックIC116は汎用ICである。

Claims (1)

    【特許請求の範囲】
  1. (1)単一の多層配線板上にプログラマブルロジックI
    Cと汎用ICとを搭載して、前記プログラマブルロジッ
    クICに所要のプログラム処理を施すことにより所望の
    機能を果たすことができるようにされたことを特徴とす
    る表面実装部品用パッケージ。
JP29732487A 1987-11-27 1987-11-27 表面実装部品用パッケージ Pending JPH01140650A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29732487A JPH01140650A (ja) 1987-11-27 1987-11-27 表面実装部品用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29732487A JPH01140650A (ja) 1987-11-27 1987-11-27 表面実装部品用パッケージ

Publications (1)

Publication Number Publication Date
JPH01140650A true JPH01140650A (ja) 1989-06-01

Family

ID=17845034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29732487A Pending JPH01140650A (ja) 1987-11-27 1987-11-27 表面実装部品用パッケージ

Country Status (1)

Country Link
JP (1) JPH01140650A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917120B2 (en) * 2000-08-03 2005-07-12 Minebea Co., Ltd. Microchip controller board

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6293736A (ja) * 1985-10-19 1987-04-30 Ricoh Co Ltd 開発用半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6293736A (ja) * 1985-10-19 1987-04-30 Ricoh Co Ltd 開発用半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917120B2 (en) * 2000-08-03 2005-07-12 Minebea Co., Ltd. Microchip controller board
US7060537B2 (en) 2000-08-03 2006-06-13 Minebea Co., Ltd. Microchip controller board manufacturing method

Similar Documents

Publication Publication Date Title
KR970003991B1 (ko) 양면 메모리보드 및 그것을 사용한 메모리 모듈
JPS62299097A (ja) 配線基板
JPH05198732A (ja) 集積回路モジュールの機能を変更する方法および装置
JPH01140650A (ja) 表面実装部品用パッケージ
JPH11112111A (ja) プリント配線板
JPH06232562A (ja) プリント配線板及びそのプリント配線板の生産方法
JPH04324920A (ja) 表面実装部品の実装方法
JPH09312478A (ja) 多層配線基板
JPH02260592A (ja) 回路基板
JP2646710B2 (ja) Sop型smdの両面実装プリント板
JP2633889B2 (ja) 両面メモリーボード
JPH0521927A (ja) 平面回路板を用いたハーネス回路の接続方法
KR910007302Y1 (ko) 전자부품 내장구조
JPH11150346A (ja) 配線基板
JPS60100496A (ja) プリント配線板
JPH0221688A (ja) 導体形成プラスチック樹脂基板
JPH0822853A (ja) ピンアサイメント変更用プリント基板
KR19980058128A (ko) Smd 레지스터 형성공정
JPH05175279A (ja) 集積回路素子実装装置
GB2332569A (en) Resistance component formed on a thin ceramic plate
JPS62214688A (ja) 両面印刷配線板用セラミツク基板
JPH114049A (ja) 電子回路基板
JPH06326436A (ja) プリント配線基板
JP2000133895A (ja) 基板上のパターン配線構造及びその設計方法
JPS61230351A (ja) 混成集積回路