JPH01171036A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH01171036A JPH01171036A JP62330436A JP33043687A JPH01171036A JP H01171036 A JPH01171036 A JP H01171036A JP 62330436 A JP62330436 A JP 62330436A JP 33043687 A JP33043687 A JP 33043687A JP H01171036 A JPH01171036 A JP H01171036A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- test
- mode
- microcomputer
- eprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 claims abstract description 82
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 239000013078 crystal Substances 0.000 abstract description 3
- 230000006870 function Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7814—Specially adapted for real time processing, e.g. comprising hardware timers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computing Systems (AREA)
- Software Systems (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明はマイクロコンピュータに係り、特にＣＰＵが実
行するためのプログラムやデータを記憶するＥＰＲＯＭ
が内臓された１チツプマイクロコンピユータに関する。
行するためのプログラムやデータを記憶するＥＰＲＯＭ
が内臓された１チツプマイクロコンピユータに関する。
（従来の技術）
一般に、ＣＰ Ｕ （Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓ
ｉｎｇ Ｕｎｉｔ）と共にＥ Ｆ ＲＯＭ （Ｅｌｅｃ
ｔｒｉｃａｌ Ｉｙ ＰｒｏｇｒａｍｍａｂｌｅＲｅａ
ｄ ０ｎｌｙ Ｍｅｍｏｒｙ ）を内蔵した１チップＭ
ＣＵ（Ｍｉｃｒｏ−Ｃｏｍｐｕｔｅｒ Ｕｎｉｔ）ｌこ
は１マイクロコンピユータとして動作するマイクロコン
ピュータモードと、ＥＰＲＯＭへの書込み読出しを行う
ＥＰＲＯＭモードと、ＣＰＵのテストを行なうテストモ
ードとがある。これらの各モードは、電源投入時あるい
はリセット解除時における入出力ポート１１０、クロッ
ク、リセット、その他のコントロール人力信号等の端子
の状態により決定される。
ｉｎｇ Ｕｎｉｔ）と共にＥ Ｆ ＲＯＭ （Ｅｌｅｃ
ｔｒｉｃａｌ Ｉｙ ＰｒｏｇｒａｍｍａｂｌｅＲｅａ
ｄ ０ｎｌｙ Ｍｅｍｏｒｙ ）を内蔵した１チップＭ
ＣＵ（Ｍｉｃｒｏ−Ｃｏｍｐｕｔｅｒ Ｕｎｉｔ）ｌこ
は１マイクロコンピユータとして動作するマイクロコン
ピュータモードと、ＥＰＲＯＭへの書込み読出しを行う
ＥＰＲＯＭモードと、ＣＰＵのテストを行なうテストモ
ードとがある。これらの各モードは、電源投入時あるい
はリセット解除時における入出力ポート１１０、クロッ
ク、リセット、その他のコントロール人力信号等の端子
の状態により決定される。
通常ユーザが使用するモードはマイクロコンピュータモ
ードであるが、マイクロコンピュータモード、ＥＰＲＯ
Ｍモード、およびテストモードの切換えが上記各端子の
状態により決定される。このため、ユーザは、電源投入
時あるいはリセット解除時において予定されないモード
になってしまわないよう、各端子の状態を考慮した回路
設計を行なう必要があり、従って周囲回路とのインター
フェースに制約が生じる等の問題があった。
ードであるが、マイクロコンピュータモード、ＥＰＲＯ
Ｍモード、およびテストモードの切換えが上記各端子の
状態により決定される。このため、ユーザは、電源投入
時あるいはリセット解除時において予定されないモード
になってしまわないよう、各端子の状態を考慮した回路
設計を行なう必要があり、従って周囲回路とのインター
フェースに制約が生じる等の問題があった。
また、ＥＰＲＯＭモードとして使用するときは１、端子
条件は一様に固定できるが、ＥＰＲＯＭモードを汎用Ｅ
ＰＲＯＭと同様の仕様により動作させ、汎用プログラマ
によって書込み、読出しを行なうには、プログラム電源
用端子Ｖｐｐ、アドレス端子、データ端子、コントロー
ル端子を有することが必要である。そしてこのプログラ
ム電源用端子Ｖｐ１）は、ＥＰＲＯＭモードに設定され
た場合にのみ使用され、マイクロコンピュータモード時
およびテストモード時においては使用されないものであ
る。
条件は一様に固定できるが、ＥＰＲＯＭモードを汎用Ｅ
ＰＲＯＭと同様の仕様により動作させ、汎用プログラマ
によって書込み、読出しを行なうには、プログラム電源
用端子Ｖｐｐ、アドレス端子、データ端子、コントロー
ル端子を有することが必要である。そしてこのプログラ
ム電源用端子Ｖｐ１）は、ＥＰＲＯＭモードに設定され
た場合にのみ使用され、マイクロコンピュータモード時
およびテストモード時においては使用されないものであ
る。
さらにまた、ＥＰＲＯＭを内蔵したマイクロコンピュー
タと同一の機能を有するマスクＲＯＭを内蔵したマイク
ロコンピュータの場合も、プログラム電源用端子Ｖｌ）
ｐは不要である。しかし、双方のマイクロコンピュータ
のコンパチビリティを考慮すると、マスクＲＯＭを内蔵
したマイクロコンピュータにおいては、同一機能のＥＰ
ＲＯＭを内蔵したマイクロコンピュータのプログラム電
源用端子Ｖｌ）ｐに相当する端子をＮＣ（ノーコネクシ
ョン）にして使用しないようにしておくことが必要とな
る。このためマスクＲＯＭを内蔵したマイクロコンピュ
ータは、最初から１端子少ない数の端子で設計しなけれ
ばならないという問題があった。
タと同一の機能を有するマスクＲＯＭを内蔵したマイク
ロコンピュータの場合も、プログラム電源用端子Ｖｌ）
ｐは不要である。しかし、双方のマイクロコンピュータ
のコンパチビリティを考慮すると、マスクＲＯＭを内蔵
したマイクロコンピュータにおいては、同一機能のＥＰ
ＲＯＭを内蔵したマイクロコンピュータのプログラム電
源用端子Ｖｌ）ｐに相当する端子をＮＣ（ノーコネクシ
ョン）にして使用しないようにしておくことが必要とな
る。このためマスクＲＯＭを内蔵したマイクロコンピュ
ータは、最初から１端子少ない数の端子で設計しなけれ
ばならないという問題があった。
（発明が解決しようとする問題点）
このように、従来のＥＰＲＯＭ内蔵のマイクロコンピュ
ータにおいては、ユーザがマイクロコンピュータモード
として使用する際に、モード切換えのための端子条件の
設定のために、周囲回路とのインターフェースの設計に
制約が生じるという問題があり、また、ＥＰＲＯＭモー
ドのための専用のプログラム電源用端子Ｖｌ）Ｉ）を必
要とするために、端子の使用に関して制約が生じるとい
う問題があった。
ータにおいては、ユーザがマイクロコンピュータモード
として使用する際に、モード切換えのための端子条件の
設定のために、周囲回路とのインターフェースの設計に
制約が生じるという問題があり、また、ＥＰＲＯＭモー
ドのための専用のプログラム電源用端子Ｖｌ）Ｉ）を必
要とするために、端子の使用に関して制約が生じるとい
う問題があった。
本発明は上記事情を考慮してなされたもので、ユーザが
マイクロコンピュータモードとして使用する際の端子の
使用に関して制約を受けることなく、周辺回路とのイン
ターフェースを設計することができるマイクロコンピュ
ータを提供することを目的とする。
マイクロコンピュータモードとして使用する際の端子の
使用に関して制約を受けることなく、周辺回路とのイン
ターフェースを設計することができるマイクロコンピュ
ータを提供することを目的とする。
［発明の構成］
（問題を解決するための手段と作用）
上記目的は、ＣＰＵが実行するためのプログラムやデー
タを記憶するＥＰＲＯＭが内臓され、動作モードとして
、マイクロコンピュータとして動作するマイクロコンビ
エータモードと、前記ＣＰＵの動作をテストするテスト
モードと、前記ＥＰＲＯＭの書込み読出しを行うＥＰＲ
ＯＭモードとがあるマイクロコンピュータにおいて、前
記マイクロコンピュータモードと前記テストモードを切
換えるための端子機能と前記ＥＰＲＯＭの書込み用のプ
ログラム電圧を印加するための端子機能とを共用するテ
スト／プログラム電源端子と、前記テストモードと前記
ＥＰＲＯＭモードを切換えるための制御端子とが設けら
れ、前記マイクロコンピュータモードは、前記テスト／
プログラム電源端子が第１の論理レベルのときに選択さ
れ、前記テストモードと前記ＥＰＲＯＭモードは、前記
テスト／プログラム電源端子が第２の論理レベルのとき
に選択され、前記制御端子の論理レベルによって前記テ
ストモードと前記ＥＰＲＯＭモードとが切換えられ、前
記ＥＰＲＯＭモードに切換えられると、前記テスト／プ
ログラム電源端子からプログラム電圧を印加することを
特徴とするマイクロコンピュータによって達成される。
タを記憶するＥＰＲＯＭが内臓され、動作モードとして
、マイクロコンピュータとして動作するマイクロコンビ
エータモードと、前記ＣＰＵの動作をテストするテスト
モードと、前記ＥＰＲＯＭの書込み読出しを行うＥＰＲ
ＯＭモードとがあるマイクロコンピュータにおいて、前
記マイクロコンピュータモードと前記テストモードを切
換えるための端子機能と前記ＥＰＲＯＭの書込み用のプ
ログラム電圧を印加するための端子機能とを共用するテ
スト／プログラム電源端子と、前記テストモードと前記
ＥＰＲＯＭモードを切換えるための制御端子とが設けら
れ、前記マイクロコンピュータモードは、前記テスト／
プログラム電源端子が第１の論理レベルのときに選択さ
れ、前記テストモードと前記ＥＰＲＯＭモードは、前記
テスト／プログラム電源端子が第２の論理レベルのとき
に選択され、前記制御端子の論理レベルによって前記テ
ストモードと前記ＥＰＲＯＭモードとが切換えられ、前
記ＥＰＲＯＭモードに切換えられると、前記テスト／プ
ログラム電源端子からプログラム電圧を印加することを
特徴とするマイクロコンピュータによって達成される。
（実施例）
本発明の一実施例によるマイクロコンピュータを第１図
に示す。本実施例によるマイクロコンピュータ１は、Ｅ
ＰＲＯＭを内蔵しており、電源端子Ｖｃｃ、リセット解
除端子Ｂｒ：ｓＥｒ、入出力ポートＩ １０．制御信号
ポートの入力端子■。。
に示す。本実施例によるマイクロコンピュータ１は、Ｅ
ＰＲＯＭを内蔵しており、電源端子Ｖｃｃ、リセット解
除端子Ｂｒ：ｓＥｒ、入出力ポートＩ １０．制御信号
ポートの入力端子■。。
■１．Ｉ２１．Ｉ３、およびモード切換え端子としての
テスト／プログラム電源端子Ｔ Ｅ Ｓ Ｔ／Ｖ ｐｐ
を有していると共に、水晶発振器２が接続されている。
テスト／プログラム電源端子Ｔ Ｅ Ｓ Ｔ／Ｖ ｐｐ
を有していると共に、水晶発振器２が接続されている。
ここで、モード切換え端子としてのテスト／プログラム
電源端子ＴＥＳＴ／Ｖｐｐが、テスト用端子機能とプロ
グラム電源用端子機能とを共用しているものであること
に本発明の特徴がある。
電源端子ＴＥＳＴ／Ｖｐｐが、テスト用端子機能とプロ
グラム電源用端子機能とを共用しているものであること
に本発明の特徴がある。
そして入力端子Ｉ。およびテスト／プログラム電源端子
ＴＥＳＴ／Ｖｐｐは、マイクロコンピュータ１内に設け
られたモード設定回路に接続されている。すなわち入力
端子ＩＯは、Ｄ型フリップフロップ３のデータ入力端り
に接続されている。
ＴＥＳＴ／Ｖｐｐは、マイクロコンピュータ１内に設け
られたモード設定回路に接続されている。すなわち入力
端子ＩＯは、Ｄ型フリップフロップ３のデータ入力端り
に接続されている。
また、テスト／プログラム電源端子ＴＥＳＴ／Ｖｐｐは
、バッファ４を介して、Ｄ型フリップフロップ３のクロ
ック入力端ＣＫ、インバータ５の入力端、ＡＮＤ回路６
の入力端、およびＡＮＤ回路７の入力端に、それぞれ接
続されている。さらにＤ型フリップフロップ３の出力端
ＱはＡＮＤ回路６の入力端に接続され、出力端ΦはＡＮ
Ｄ回路７の入力端に接続されている。
、バッファ４を介して、Ｄ型フリップフロップ３のクロ
ック入力端ＣＫ、インバータ５の入力端、ＡＮＤ回路６
の入力端、およびＡＮＤ回路７の入力端に、それぞれ接
続されている。さらにＤ型フリップフロップ３の出力端
ＱはＡＮＤ回路６の入力端に接続され、出力端ΦはＡＮ
Ｄ回路７の入力端に接続されている。
そしてインバータ５の出力端は、マイクロコンピュータ
モード時に“１”レベルのモード信号を発する端子ＭＣ
Ｕに、ＡＮＤ回路６の出力端は、テストモード時に“１
°レベルのモード信号を発する端子ＴＥＳＴに、ＡＮＤ
回路７の出力端は、ＥＰＲＯＭモード時に“１ルベルの
モード信号を発する端子ＥＰＲＯＭに、それぞれ接続さ
れている。
モード時に“１”レベルのモード信号を発する端子ＭＣ
Ｕに、ＡＮＤ回路６の出力端は、テストモード時に“１
°レベルのモード信号を発する端子ＴＥＳＴに、ＡＮＤ
回路７の出力端は、ＥＰＲＯＭモード時に“１ルベルの
モード信号を発する端子ＥＰＲＯＭに、それぞれ接続さ
れている。
次に、第２図を用いて動作を説明する。第２図は、マイ
クロコンピュータモード、テストモード、およびＥＰＲ
ＯＭモードの各モードにおける電源端子Ｖｃｃ、リセッ
ト解除端子ＲＥＳＥＴ、入力端子ｌ。、テスト／プログ
ラム電源端子ＴＥＳＴ／ Ｖ ｐ ｐ 、端子ＴＥＳＴ
、および端子ＥＰＲＯＭのそれぞれの信号状態を示して
いる図である。
クロコンピュータモード、テストモード、およびＥＰＲ
ＯＭモードの各モードにおける電源端子Ｖｃｃ、リセッ
ト解除端子ＲＥＳＥＴ、入力端子ｌ。、テスト／プログ
ラム電源端子ＴＥＳＴ／ Ｖ ｐ ｐ 、端子ＴＥＳＴ
、および端子ＥＰＲＯＭのそれぞれの信号状態を示して
いる図である。
電源端子Ｖｃｃに電源電圧が入力され、さらにまたリセ
ット解除端子ＲＥＳＥＴにリセット解除信号が入力され
た状態において、入力端子Ｉ。およびテスト／プログラ
ム電源端子ＴＥＳＴ／Ｖｐｐが共に“０″レベルであれ
ば、端子ＴＥＳＴおよび端子ＥＰＲＯＭは共に“０”レ
ベル、端子ＭＣＵは″１″レベルとなり、このときのモ
ードはマイクロコンピュータモードとなる。このように
マイクロコンピュータモードは、テスト／プログラム電
源端子ＴＥＳＴ／Ｖｌ）ｐの入力を“０”レベルにする
ことによって選択される。
ット解除端子ＲＥＳＥＴにリセット解除信号が入力され
た状態において、入力端子Ｉ。およびテスト／プログラ
ム電源端子ＴＥＳＴ／Ｖｐｐが共に“０″レベルであれ
ば、端子ＴＥＳＴおよび端子ＥＰＲＯＭは共に“０”レ
ベル、端子ＭＣＵは″１″レベルとなり、このときのモ
ードはマイクロコンピュータモードとなる。このように
マイクロコンピュータモードは、テスト／プログラム電
源端子ＴＥＳＴ／Ｖｌ）ｐの入力を“０”レベルにする
ことによって選択される。
また、電源端子Ｖｃｃに電源電圧が入力され、さらにま
たリセット解除端子ＲＥＳＥＴにリセット解除信号が入
力された状態において、テスト／プログラム電源端子Ｔ
ＥＳＴ／Ｖｐｐの入力が“１”レベルであり、このテス
ト／プログラム電源端子ＴＥＳＴ／Ｖｐｐの入力の立上
がりエツジで入力端子Ｉ。が“１”レベルであれば、端
子ＭＣＵおよび端子ＥＰＲＯＭは共に″Ｏｍレベル、端
子ＴＥＳＴは“１＃レベルとなり、このときのモードは
テストモードとなる。このようにテストモードは、テス
ト／プログラム電源端子ＴＥＳＴ／Ｖｐｐの入力を“１
″レベルにし、その立上がりエツジにおいて入力端子Ｉ
ｏを“ｌ”レベルにすることによって選択される。
たリセット解除端子ＲＥＳＥＴにリセット解除信号が入
力された状態において、テスト／プログラム電源端子Ｔ
ＥＳＴ／Ｖｐｐの入力が“１”レベルであり、このテス
ト／プログラム電源端子ＴＥＳＴ／Ｖｐｐの入力の立上
がりエツジで入力端子Ｉ。が“１”レベルであれば、端
子ＭＣＵおよび端子ＥＰＲＯＭは共に″Ｏｍレベル、端
子ＴＥＳＴは“１＃レベルとなり、このときのモードは
テストモードとなる。このようにテストモードは、テス
ト／プログラム電源端子ＴＥＳＴ／Ｖｐｐの入力を“１
″レベルにし、その立上がりエツジにおいて入力端子Ｉ
ｏを“ｌ”レベルにすることによって選択される。
さらにまた、電源端子Ｖｃｃに電源電圧が入力され、リ
セット解除端子ＲＥＳＥＴにリセット信号が入力されて
いる状態において、テスト／プログラム電源端子ＴＥＳ
Ｔ／Ｖｐｐの入力が“１゜レベルであり、このテスト／
プログラム電源端子ＴＥＳＴ／Ｖｐｐの入力の立上がり
エツジで入力端子ＩＯが“０”レベルであれば、端子Ｍ
ＣＵおよび端子ＴＥＳＴは共に“０“レベル、端子Ｅ
ＰＲＯＭは“１ルベルとなり、このときのモードはＥＰ
ＲＯＭモードとなる。このＥＰＲＯＭモードは、テスト
／プログラム電源端子Ｔ Ｅ Ｓ Ｔ／Ｖｐｐが″１″
レベルでＥＰＲＯＭ／ＲＥＡＤモードとなり、テスト／
プログラム電源端子ＴＥＳＴ／Ｖｐｐにプログラム電圧
を入力することによりＥＰＲＯＭ／ＶＥＲＩＦＹ、ＰＲ
ＯＧＲＡＭモードとなる。このようにＥＰＲＯＭモード
は、テスト／プログラム電源端子ＴＥＳＴ／Ｖｐｐの入
力を１１”レベルにし、その立上がりエツジにおいて入
力端子Ｉｏを“０”レベルにすることによって選択され
る。
セット解除端子ＲＥＳＥＴにリセット信号が入力されて
いる状態において、テスト／プログラム電源端子ＴＥＳ
Ｔ／Ｖｐｐの入力が“１゜レベルであり、このテスト／
プログラム電源端子ＴＥＳＴ／Ｖｐｐの入力の立上がり
エツジで入力端子ＩＯが“０”レベルであれば、端子Ｍ
ＣＵおよび端子ＴＥＳＴは共に“０“レベル、端子Ｅ
ＰＲＯＭは“１ルベルとなり、このときのモードはＥＰ
ＲＯＭモードとなる。このＥＰＲＯＭモードは、テスト
／プログラム電源端子Ｔ Ｅ Ｓ Ｔ／Ｖｐｐが″１″
レベルでＥＰＲＯＭ／ＲＥＡＤモードとなり、テスト／
プログラム電源端子ＴＥＳＴ／Ｖｐｐにプログラム電圧
を入力することによりＥＰＲＯＭ／ＶＥＲＩＦＹ、ＰＲ
ＯＧＲＡＭモードとなる。このようにＥＰＲＯＭモード
は、テスト／プログラム電源端子ＴＥＳＴ／Ｖｐｐの入
力を１１”レベルにし、その立上がりエツジにおいて入
力端子Ｉｏを“０”レベルにすることによって選択され
る。
こうして、マイクロコンピュータモード、テストモード
、およびＥＰＲＯＭモードの各モードの切換えは、テス
ト／プログラム電源端子ＴＥＳＴ／Ｖｐｐの入力を″０
ルベルにすることによってマイクロコンピュータモード
が選択され、テスト／プログラム電源端子ＴＥＳＴ／Ｖ
ｐｐの入力を“１”レベルにし、その立上がりエツジに
おいて入力端子ＩＯを“１”レベルにするか、あるいは
“０”レベルにするかによって、それぞれテストモード
か、あるいはＥＰＲＯＭモードかが選択される。
、およびＥＰＲＯＭモードの各モードの切換えは、テス
ト／プログラム電源端子ＴＥＳＴ／Ｖｐｐの入力を″０
ルベルにすることによってマイクロコンピュータモード
が選択され、テスト／プログラム電源端子ＴＥＳＴ／Ｖ
ｐｐの入力を“１”レベルにし、その立上がりエツジに
おいて入力端子ＩＯを“１”レベルにするか、あるいは
“０”レベルにするかによって、それぞれテストモード
か、あるいはＥＰＲＯＭモードかが選択される。
このように本実施例によるＥＰＲＯＭ内蔵のマイクロコ
ンピュータにおいて、ＥＰＲＯＭの書込み、読出しのた
めのプログラム電源用端子をテスト用端子と共用するこ
とによって、プログラム電源の専用端子を省略すること
ができ、その省略した１端子を他の端子として利用でき
るという利点を有する。
ンピュータにおいて、ＥＰＲＯＭの書込み、読出しのた
めのプログラム電源用端子をテスト用端子と共用するこ
とによって、プログラム電源の専用端子を省略すること
ができ、その省略した１端子を他の端子として利用でき
るという利点を有する。
また、本実施例によるマイクロコンピュータに内蔵され
たＥＰＲＯＭをマスクＲＯＭに代えたピンコンパチブル
なマイクロコンピュータを構成する場合、ＥＰＲＯＭを
内蔵したマイクロコンピュータのテスト／プログラム端
子に対応してマスクＲＯＭを内蔵したマイクロコピュー
タのテスト端子を設けるようにすればよい。このテスト
端子はＭＣＵモードとテストモードを切換えるための端
子であり、ＥＰＲＯＭモードを選択することを考慮しな
ければ、ＥＰＲＯＭ内臓のマイクロコンピュータのテス
ト／プログラム端子と同様に考えればよい。このため、
ユーザが通常使用するＭＣＵモードでは、ＥＰＲＯＭ内
臓のマイクロコンピュータのテスト／プログラム端子を
“０ｍレベルにするのと同様に、マスクＲＯＭ内臓のマ
イクロコンピュータのテスト端子を′０”レベルにする
ことだけを考慮すればよく、テスト端子以外の端子につ
いては考慮する必要がない。したがって、本実施例によ
るＥＰＲＯＭ内臓のマイクロコンピュータを使用すれば
、回路設計を変更することなく、マスクＲＯＭ内臓のマ
イクロコンピュータに交換することができる。
たＥＰＲＯＭをマスクＲＯＭに代えたピンコンパチブル
なマイクロコンピュータを構成する場合、ＥＰＲＯＭを
内蔵したマイクロコンピュータのテスト／プログラム端
子に対応してマスクＲＯＭを内蔵したマイクロコピュー
タのテスト端子を設けるようにすればよい。このテスト
端子はＭＣＵモードとテストモードを切換えるための端
子であり、ＥＰＲＯＭモードを選択することを考慮しな
ければ、ＥＰＲＯＭ内臓のマイクロコンピュータのテス
ト／プログラム端子と同様に考えればよい。このため、
ユーザが通常使用するＭＣＵモードでは、ＥＰＲＯＭ内
臓のマイクロコンピュータのテスト／プログラム端子を
“０ｍレベルにするのと同様に、マスクＲＯＭ内臓のマ
イクロコンピュータのテスト端子を′０”レベルにする
ことだけを考慮すればよく、テスト端子以外の端子につ
いては考慮する必要がない。したがって、本実施例によ
るＥＰＲＯＭ内臓のマイクロコンピュータを使用すれば
、回路設計を変更することなく、マスクＲＯＭ内臓のマ
イクロコンピュータに交換することができる。
［発明の効果］
以上の通り本発明によれば、ユーザがマイクロコンピュ
ータモードとして使用する際に、端子の使用に関して制
約を受けることなく、周辺回路とのインターフェースを
設計することができる。
ータモードとして使用する際に、端子の使用に関して制
約を受けることなく、周辺回路とのインターフェースを
設計することができる。
第１図は本発明の一実施例によるマイクロコンピュータ
を示す図、第２図は同マイクロコンピュータの動作を説
明するためのタイムチャートである。 Ｉ・・・マイクロコンピュータ、２・・・水晶発振器、
３・・・Ｄ型フリップフロップ、４・・・バッファ、５
・・・インバータ、６．７・・・ＡＮＤ回路。 出願人代理人 佐 藤 −雄
を示す図、第２図は同マイクロコンピュータの動作を説
明するためのタイムチャートである。 Ｉ・・・マイクロコンピュータ、２・・・水晶発振器、
３・・・Ｄ型フリップフロップ、４・・・バッファ、５
・・・インバータ、６．７・・・ＡＮＤ回路。 出願人代理人 佐 藤 −雄
Claims (1)
- 【特許請求の範囲】 ＣＰＵが実行するためのプログラムやデータを記憶す
るＥＰＲＯＭが内臓され、動作モードとして、マイクロ
コンピュータとして動作するマイクロコンピュータモー
ドと、前記ＣＰＵの動作をテストするテストモードと、
前記ＥＰＲＯＭの書込み読出しを行うＥＰＲＯＭモード
とがあるマイクロコンピュータにおいて、 前記マイクロコンピュータモードと前記テストモードを
切換えるための端子機能と前記ＥＰＲＯＭの書込み用の
プログラム電圧を印加するための端子機能とを共用する
テスト／プログラム電源端子と、前記テストモードと前
記ＥＰＲＯＭモードを切換えるための制御端子とが設け
られ、 前記マイクロコンピュータモードは、前記テスト／プロ
グラム電源端子が第１の論理レベルのときに選択され、
前記テストモードと前記ＥＰＲＯＭモードは、前記テス
ト／プログラム電源端子が第２の論理レベルのときに選
択され、前記制御端子の論理レベルによって前記テスト
モードと前記ＥＰＲＯＭモードとが切換えられ、前記Ｅ
ＰＲＯＭモードに切換えられると、前記テスト／プログ
ラム電源端子からプログラム電圧を印加することを特徴
とするマイクロコンピュータ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62330436A JP2621894B2 (ja) | 1987-12-26 | 1987-12-26 | マイクロコンピュータ |
| KR1019880017484A KR920006610B1 (ko) | 1987-12-26 | 1988-12-26 | 마이크로 컴퓨터 |
| DE3853203T DE3853203T2 (de) | 1987-12-26 | 1988-12-27 | Mikrorechner. |
| US07/289,803 US4979172A (en) | 1987-12-26 | 1988-12-27 | Microcomputer |
| EP88121714A EP0322856B1 (en) | 1987-12-26 | 1988-12-27 | Microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62330436A JP2621894B2 (ja) | 1987-12-26 | 1987-12-26 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01171036A true JPH01171036A (ja) | 1989-07-06 |
| JP2621894B2 JP2621894B2 (ja) | 1997-06-18 |
Family
ID=18232591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62330436A Expired - Lifetime JP2621894B2 (ja) | 1987-12-26 | 1987-12-26 | マイクロコンピュータ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4979172A (ja) |
| EP (1) | EP0322856B1 (ja) |
| JP (1) | JP2621894B2 (ja) |
| KR (1) | KR920006610B1 (ja) |
| DE (1) | DE3853203T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009040448A1 (de) | 2009-01-06 | 2010-07-15 | Mitsubishi Electric Corp. | Halbleitervorrichtung mit mehreren Betriebsmodi |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04195546A (ja) * | 1990-11-28 | 1992-07-15 | Nec Corp | マイクロコンピュータのテストモード設定回路 |
| US5276839A (en) * | 1991-03-07 | 1994-01-04 | United States Of America As Represented By The Secretary Of The Air Force | System for programming EEPROM with data loaded in ROM by sending switch signal to isolate EEPROM from host system |
| US5260950A (en) * | 1991-09-17 | 1993-11-09 | Ncr Corporation | Boundary-scan input circuit for a reset pin |
| DE69230642T2 (de) * | 1991-11-12 | 2001-05-23 | Microchip Tech Inc | Automatischer programmierungs-mikrokontroller mit gespeichertem befehl zur programm-steuerung von externem speicher und verfahren |
| US5428770A (en) * | 1993-08-31 | 1995-06-27 | Motorola, Inc. | Single-chip microcontroller with efficient peripheral testability |
| JPH0944467A (ja) * | 1995-07-27 | 1997-02-14 | Sharp Corp | マイクロコンピュータ |
| US7557604B2 (en) * | 2005-05-03 | 2009-07-07 | Oki Semiconductor Co., Ltd. | Input circuit for mode setting |
| JP6702087B2 (ja) | 2016-08-25 | 2020-05-27 | 株式会社デンソー | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61292755A (ja) * | 1985-06-20 | 1986-12-23 | Fujitsu Ltd | 半導体集積回路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4145760A (en) * | 1978-04-11 | 1979-03-20 | Ncr Corporation | Memory device having a reduced number of pins |
| JPH0472271B2 (ja) * | 1979-06-12 | 1992-11-17 | Motorola Inc | |
| US4317199A (en) * | 1980-01-31 | 1982-02-23 | Tektronix, Inc. | Diagnostic extender test apparatus |
| US4433413A (en) * | 1981-10-22 | 1984-02-21 | Siemens Corporation | Built-in apparatus and method for testing a microprocessor system |
| US4468768A (en) * | 1981-10-26 | 1984-08-28 | Owens-Corning Fiberglas Corporation | Self-testing computer monitor |
| US4558232A (en) * | 1982-02-22 | 1985-12-10 | Simpson Richard D | Level detector circuit for microcomputer devices |
| US4641308A (en) * | 1984-01-03 | 1987-02-03 | Texas Instruments Incorporated | Method of internal self-test of microprocessor using microcode |
| US4622668A (en) * | 1984-05-09 | 1986-11-11 | International Business Machines Corporation | Process and apparatus for testing a microprocessor and dynamic ram |
| US4811345A (en) * | 1986-12-16 | 1989-03-07 | Advanced Micro Devices, Inc. | Methods and apparatus for providing a user oriented microprocessor test interface for a complex, single chip, general purpose central processing unit |
-
1987
- 1987-12-26 JP JP62330436A patent/JP2621894B2/ja not_active Expired - Lifetime
-
1988
- 1988-12-26 KR KR1019880017484A patent/KR920006610B1/ko not_active IP Right Cessation
- 1988-12-27 DE DE3853203T patent/DE3853203T2/de not_active Expired - Fee Related
- 1988-12-27 US US07/289,803 patent/US4979172A/en not_active Expired - Lifetime
- 1988-12-27 EP EP88121714A patent/EP0322856B1/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61292755A (ja) * | 1985-06-20 | 1986-12-23 | Fujitsu Ltd | 半導体集積回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009040448A1 (de) | 2009-01-06 | 2010-07-15 | Mitsubishi Electric Corp. | Halbleitervorrichtung mit mehreren Betriebsmodi |
| JP2010160563A (ja) * | 2009-01-06 | 2010-07-22 | Mitsubishi Electric Corp | 半導体装置 |
| US8120983B2 (en) | 2009-01-06 | 2012-02-21 | Mitsubishi Electric Corporation | Semiconductor device having plurality of operation modes |
| DE102009040448B4 (de) * | 2009-01-06 | 2015-09-10 | Mitsubishi Electric Corp. | Halbleitervorrichtung mit mehreren Betriebsmodi |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2621894B2 (ja) | 1997-06-18 |
| DE3853203D1 (de) | 1995-04-06 |
| EP0322856B1 (en) | 1995-03-01 |
| US4979172A (en) | 1990-12-18 |
| EP0322856A2 (en) | 1989-07-05 |
| EP0322856A3 (en) | 1990-12-27 |
| KR890010694A (ko) | 1989-08-10 |
| DE3853203T2 (de) | 1995-08-03 |
| KR920006610B1 (ko) | 1992-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0180196B1 (en) | Programmable counter/timer device | |
| JPS6312049A (ja) | マイクロコンピユ−タ | |
| JPH01171036A (ja) | マイクロコンピュータ | |
| JPH06325185A (ja) | マイクロプロセッサ、メモリ及び内部構成可能な周辺装置を備える集積回路 | |
| US4947478A (en) | Switching control system for multipersonality computer system | |
| CN112099856A (zh) | 嵌入式系统及系统的启动方法 | |
| JPH0944467A (ja) | マイクロコンピュータ | |
| JPH0431981A (ja) | ワンチップマイクロコンピュータ | |
| EP0020972A1 (en) | Program controlled microprocessing apparatus | |
| JPH0442329A (ja) | データ処理装置 | |
| JPH01290040A (ja) | ディジタル信号切換回路 | |
| JPH0520474A (ja) | １チツプマイクロコンピユータ | |
| KR0184154B1 (ko) | 원칩 마이크로 컴퓨터 | |
| JPH06103106A (ja) | プログラムデバッグ装置 | |
| JPH02103482A (ja) | 集積回路装置 | |
| JP2768677B2 (ja) | シングルチップマイクロコンピュータのテスト制御回路 | |
| JPH0241793B2 (ja) | ||
| JPS63307543A (ja) | デバッグ装置 | |
| JPH01243164A (ja) | Ｅｐｒｏｍ内蔵シングルチップマイクロコンピュータ | |
| JPH0716188Y2 (ja) | テストモード指定回路 | |
| JPH05143284A (ja) | Ｍｐｕ・ｐｌａ内蔵ｉｃ | |
| JPH01116736A (ja) | ワンチップマイクロコンピュータの入出力ポートシステム | |
| JPS6041140A (ja) | 半導体集積回路内蔵ｒｏｍのデバツグ装置 | |
| JPH03130888A (ja) | マイクロコンピュータ | |
| JPH09274611A (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 11 |