JPH0431981A - ワンチップマイクロコンピュータ - Google Patents
ワンチップマイクロコンピュータInfo
- Publication number
- JPH0431981A JPH0431981A JP2137953A JP13795390A JPH0431981A JP H0431981 A JPH0431981 A JP H0431981A JP 2137953 A JP2137953 A JP 2137953A JP 13795390 A JP13795390 A JP 13795390A JP H0431981 A JPH0431981 A JP H0431981A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- buffer
- eeprom
- chip microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims abstract description 48
- 238000012546 transfer Methods 0.000 claims abstract description 3
- 230000006870 function Effects 0.000 description 10
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000033772 system development Effects 0.000 description 2
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、ワンチップマイクロコンピュータ(以下ワ
ンチップマイコン)に関し、詳しくは、製品化されたワ
ンチップマイコンに対して後から入出力端子についてオ
プション変更が可能なワンチップマイコンに関する。
ンチップマイコン)に関し、詳しくは、製品化されたワ
ンチップマイコンに対して後から入出力端子についてオ
プション変更が可能なワンチップマイコンに関する。
[従来の技術]
ワンチップマイコンは、カメラや家庭用電気器具、その
他の電子機器に制御回路として多く使用され、4ビツト
や8ビツト制御のものが多数作られている。
他の電子機器に制御回路として多く使用され、4ビツト
や8ビツト制御のものが多数作られている。
この種のワンチップマイコンは、汎用のマイクロプロセ
ッサと異なり、1チツプの内部にRAMやROM等が固
定の容量でバス接続された形であらかじめ内蔵され、外
部に対しての信号の授受は、同様にバス接続されたI1
0バッファで行い、これら回路をセントラルプロセッサ
(あるいはコントローラ、以下これらを含めてCPUと
いう)が制御して、I10バッファを介して外部回路と
データの授受を行うように設計されている。
ッサと異なり、1チツプの内部にRAMやROM等が固
定の容量でバス接続された形であらかじめ内蔵され、外
部に対しての信号の授受は、同様にバス接続されたI1
0バッファで行い、これら回路をセントラルプロセッサ
(あるいはコントローラ、以下これらを含めてCPUと
いう)が制御して、I10バッファを介して外部回路と
データの授受を行うように設計されている。
また、ROMを有するワンチップマイコンでは、ROM
に回路それぞれの用途に応じたアプリケーションプログ
ラムを後から書込むことができ、LSIとして製造され
た後にそれぞれ用途に応じてアプリケーションプログラ
ムがロードされ、用途対応のワンチップマイコンとして
利用される。さらに、後者のものでは、マスクオプショ
ンにより、例えば1つの端子でCMO8出力かもしくは
オープンドレイン出力というように、種々のオプション
機能をオプション用の入出力端子等に設定できるように
なっている。
に回路それぞれの用途に応じたアプリケーションプログ
ラムを後から書込むことができ、LSIとして製造され
た後にそれぞれ用途に応じてアプリケーションプログラ
ムがロードされ、用途対応のワンチップマイコンとして
利用される。さらに、後者のものでは、マスクオプショ
ンにより、例えば1つの端子でCMO8出力かもしくは
オープンドレイン出力というように、種々のオプション
機能をオプション用の入出力端子等に設定できるように
なっている。
[解決しようとする課題]
ROMにアプリケーションプログラムが後から書込める
タイプのワンチップマイコンは、後からアプリケーショ
ンプログラムの変更が可能であるので、ワンチップマイ
コンの開発や種々の用途向けに利用できる。しかし、こ
の場合、入出力端子に付加されたオプション機能につい
ては、それがマスクオプションである関係から後から変
更できない。
タイプのワンチップマイコンは、後からアプリケーショ
ンプログラムの変更が可能であるので、ワンチップマイ
コンの開発や種々の用途向けに利用できる。しかし、こ
の場合、入出力端子に付加されたオプション機能につい
ては、それがマスクオプションである関係から後から変
更できない。
そこで、入出力端子のオプション機能の変更は、従来、
外部回路の修正で対応したり、外部に付加回路を設ける
ことで行われている。その結果、この種のワンチップマ
イコンをシステム開発に利用する場合には、特に、その
ことでシステム開発の効率が低下する欠点がある。
外部回路の修正で対応したり、外部に付加回路を設ける
ことで行われている。その結果、この種のワンチップマ
イコンをシステム開発に利用する場合には、特に、その
ことでシステム開発の効率が低下する欠点がある。
この発明は、このような従来技術の問題点を解決するも
のであって、後から入出力端子についてオプション機能
の変更ができるワンチップマイコンを提供することを目
的とする。
のであって、後から入出力端子についてオプション機能
の変更ができるワンチップマイコンを提供することを目
的とする。
[課題を解決するための手段]
このような目的を達成するためのこの発明のワンチップ
マイコンの構成は、リセット期間が短い第1イニシャル
リセット信号とこれよりリセット期間が長い第2のイニ
シャルリセット信号とを発生するイニシャルリセット回
路と、不揮発性メモリのアドレスをアクセスするアクセ
ス回路と、特定のデータがセットされる記憶回路を有し
、この記憶回路に記憶されたデータに応じて動作するI
10バッファとを備えていて、記憶回路に転送するデー
タが不揮発性メモリに外部から記憶され、第1のイニシ
ャルリセット信号から第2にイニシャルリセット信号ま
での間にアクセス回路を動作させて不揮発性メモリに記
憶されたデータを記憶回路に転送して記憶するものであ
る。
マイコンの構成は、リセット期間が短い第1イニシャル
リセット信号とこれよりリセット期間が長い第2のイニ
シャルリセット信号とを発生するイニシャルリセット回
路と、不揮発性メモリのアドレスをアクセスするアクセ
ス回路と、特定のデータがセットされる記憶回路を有し
、この記憶回路に記憶されたデータに応じて動作するI
10バッファとを備えていて、記憶回路に転送するデー
タが不揮発性メモリに外部から記憶され、第1のイニシ
ャルリセット信号から第2にイニシャルリセット信号ま
での間にアクセス回路を動作させて不揮発性メモリに記
憶されたデータを記憶回路に転送して記憶するものであ
る。
[作用コ
このように、イニシャルリセット回路に期間の相違する
第1及び第2のイニシャルリセット信号を発生させ、第
1のリセット信号と第2のリセット信号との間に不揮発
性メモリのアクセス回路を動作させて不揮発性メモリに
記憶したデータをIloに転送するようにしているので
、不揮発性メモリのデータをあらかじめ外部から書込み
、変更しておけば、Iloに記憶されるデータを容易に
変更することができる。
第1及び第2のイニシャルリセット信号を発生させ、第
1のリセット信号と第2のリセット信号との間に不揮発
性メモリのアクセス回路を動作させて不揮発性メモリに
記憶したデータをIloに転送するようにしているので
、不揮発性メモリのデータをあらかじめ外部から書込み
、変更しておけば、Iloに記憶されるデータを容易に
変更することができる。
その結果、Iloにオプションがあるときには、後から
自由にそのIloに対してオプションに応じた設定がで
きる。
自由にそのIloに対してオプションに応じた設定がで
きる。
[実施例コ
以下、この発明の一実施例について図面を参照して詳細
に説明する。
に説明する。
第1図は、この発明のワンチップマイコンの一実施例の
ブロック図であり、第2図は、オプション用EEPRO
MとI10バッファとの関係を示す説明図、第3図は、
オプシロン用入出力端子のIloの内部構成の説明図で
ある。
ブロック図であり、第2図は、オプション用EEPRO
MとI10バッファとの関係を示す説明図、第3図は、
オプシロン用入出力端子のIloの内部構成の説明図で
ある。
第1図において、10は、ワンチップマイコンであって
、タイミング発生回路を含むCPUIと、アプリケーシ
ョンプログラム記憶用のEEFROM2、入出力端子に
対してオプション機能付加についてのデータ記憶用のE
EPROM3、EEPROM2及びEEPROM3をア
クセスするためのアドレスカウンタ4a1EEPROM
2及びEEPROM3に対する書込みデータを一時的に
記憶するレジスタ4b、I10バッファ(Ilo)5a
、5b、118@、5n1 I10バッフy(Ilo)
8a、8b、e e e6m1オプシビン設定用入出力
端子に接続されたI10バッファ(Ilo)7a+
7b、@@@7J、そしてモード設定用端子8とを有し
ている。そして、これらの各回路は、バス9を介して相
互に接続されている。また、オプション機能付加用のE
EPROM3は、前記バス9とは別にオプション設定用
入出力端子に接続されたI10バッファ7 a −7b
v ・・・7λとデータ線40及びアドレスバス4
d(このアドレスバスはバス9のアドレスバスであって
もよい)により相互に接続されている。
、タイミング発生回路を含むCPUIと、アプリケーシ
ョンプログラム記憶用のEEFROM2、入出力端子に
対してオプション機能付加についてのデータ記憶用のE
EPROM3、EEPROM2及びEEPROM3をア
クセスするためのアドレスカウンタ4a1EEPROM
2及びEEPROM3に対する書込みデータを一時的に
記憶するレジスタ4b、I10バッファ(Ilo)5a
、5b、118@、5n1 I10バッフy(Ilo)
8a、8b、e e e6m1オプシビン設定用入出力
端子に接続されたI10バッファ(Ilo)7a+
7b、@@@7J、そしてモード設定用端子8とを有し
ている。そして、これらの各回路は、バス9を介して相
互に接続されている。また、オプション機能付加用のE
EPROM3は、前記バス9とは別にオプション設定用
入出力端子に接続されたI10バッファ7 a −7b
v ・・・7λとデータ線40及びアドレスバス4
d(このアドレスバスはバス9のアドレスバスであって
もよい)により相互に接続されている。
11は、クロック発生回路であって、CPU2をはじめ
ワンチップマイコン10の各回路にクロックを供給する
とともに、アドレスカウンタ+デコーダ4a(以下アド
レスカウンタ4aとして説明)にクロック(信号11a
として示す)を供給する。これによりアドレスカウンタ
4aは、ワンチップマイコン10に電源が投入され、リ
セットが解除されてから動作を始める。12は、イニシ
ャルリセット回路であって、通常のイニシャルリセット
回路のほかに内部にカウンタを有していて、電源が“O
N”されたときに2種類の異なるリセット期間を持つリ
セット信号を発生する。第1のリセット信号12aは、
アドレスカウンタ4aをリセット解除をする信号であり
、電源電圧が回路動作可能な電圧になる期間の間、LO
Wレベル(以下“L”)“L”となり、リセット状態を
保つ。
ワンチップマイコン10の各回路にクロックを供給する
とともに、アドレスカウンタ+デコーダ4a(以下アド
レスカウンタ4aとして説明)にクロック(信号11a
として示す)を供給する。これによりアドレスカウンタ
4aは、ワンチップマイコン10に電源が投入され、リ
セットが解除されてから動作を始める。12は、イニシ
ャルリセット回路であって、通常のイニシャルリセット
回路のほかに内部にカウンタを有していて、電源が“O
N”されたときに2種類の異なるリセット期間を持つリ
セット信号を発生する。第1のリセット信号12aは、
アドレスカウンタ4aをリセット解除をする信号であり
、電源電圧が回路動作可能な電圧になる期間の間、LO
Wレベル(以下“L”)“L”となり、リセット状態を
保つ。
これは、例えば、クロック発生回路11のクロックを電
源“ON”からほぼ1024個程度カラントする間、′
L”であり、その後HIGHレベル(以下“H”)とな
る。この信号は、通常のC9Rを用いたリセット回路や
カウンタにより構成することができる。第2のリセット
信号12bは、電源“ON”から“L”となっていて、
第1のリセット信号12aが“H”となってからさらに
クロックを、例えば、1024個カウントした後に“L
”から“H”となる信号であり、CPU2等の内部回路
をリセット解除をする。この信号は、例えば、カウンタ
を用いたリセット回路により構成することができる。こ
のようなイニシャルリセット回路12によりこれら2つ
のリセット信号を発生させることによりアドレスカウン
タ4aは、ワンチップマイコン10における他の回路よ
りも先にリセットが解除されて動作し、0から1023
までのアドレスを発生する。なお、この期間にあるとき
には、電源電圧は、EEPROMやI10バッファが動
作する電源電圧になっている。このとき、アドレスカウ
ンタ4aは、第1のリセット信号12aが“H”となっ
てから第2のリセット信号12bが“H”となるまでの
間、クロック11aにより順次インクリメントされ、各
アドレス値に対応するEEPROM3の各アドレスから
データを読出してオプション入出力用のI10バッファ
7a、 7b+ 壷争・7λに対してデータ線4cを介
して順次データを転送する。
源“ON”からほぼ1024個程度カラントする間、′
L”であり、その後HIGHレベル(以下“H”)とな
る。この信号は、通常のC9Rを用いたリセット回路や
カウンタにより構成することができる。第2のリセット
信号12bは、電源“ON”から“L”となっていて、
第1のリセット信号12aが“H”となってからさらに
クロックを、例えば、1024個カウントした後に“L
”から“H”となる信号であり、CPU2等の内部回路
をリセット解除をする。この信号は、例えば、カウンタ
を用いたリセット回路により構成することができる。こ
のようなイニシャルリセット回路12によりこれら2つ
のリセット信号を発生させることによりアドレスカウン
タ4aは、ワンチップマイコン10における他の回路よ
りも先にリセットが解除されて動作し、0から1023
までのアドレスを発生する。なお、この期間にあるとき
には、電源電圧は、EEPROMやI10バッファが動
作する電源電圧になっている。このとき、アドレスカウ
ンタ4aは、第1のリセット信号12aが“H”となっ
てから第2のリセット信号12bが“H”となるまでの
間、クロック11aにより順次インクリメントされ、各
アドレス値に対応するEEPROM3の各アドレスから
データを読出してオプション入出力用のI10バッファ
7a、 7b+ 壷争・7λに対してデータ線4cを介
して順次データを転送する。
13は、モード設定用端子8に接続されたモード検出回
路であって、モード設定用端子8に加えられる電圧を検
出してワンチップマイコン10を各種のモード状態に設
定する。ここで、設定できるモードとしては、例えば、
OV〜2Vの電圧がこの端子に加えられたときには、通
常の動作モードとなり、2Vを越え、3Vまでの電圧が
この端子に加えられたときには、バスモニタモードとな
る。また、3Vを越え、5vまでの電圧がこの端子に加
えられたときには、外部のデータを受けてCPUをコン
トロールできるテストモードとなり、5Vを越え、7V
までの電圧がこの端子に加えられたときには、EEPR
OM2.3へデータを書込む、EEPROM書込みモー
ドとなる。
路であって、モード設定用端子8に加えられる電圧を検
出してワンチップマイコン10を各種のモード状態に設
定する。ここで、設定できるモードとしては、例えば、
OV〜2Vの電圧がこの端子に加えられたときには、通
常の動作モードとなり、2Vを越え、3Vまでの電圧が
この端子に加えられたときには、バスモニタモードとな
る。また、3Vを越え、5vまでの電圧がこの端子に加
えられたときには、外部のデータを受けてCPUをコン
トロールできるテストモードとなり、5Vを越え、7V
までの電圧がこの端子に加えられたときには、EEPR
OM2.3へデータを書込む、EEPROM書込みモー
ドとなる。
そして、工10バッフy 5 a、5 b+ ” ”
”+5nは、前記のテストモードやEEPROM書込
みモード時にタイミングをモニタするための出力用にな
るI10バッファであって、I10バッファ8 a 、
8 b + ・・・ 6nは、テストモードやEEP
ROM書込みモード時にEEPROM2゜EEPROM
3にプログラムデータや各種のデータを書込むときのデ
ータ入力端子となるI10パンファである。なお、I1
0バッファ7a、7b。
”+5nは、前記のテストモードやEEPROM書込
みモード時にタイミングをモニタするための出力用にな
るI10バッファであって、I10バッファ8 a 、
8 b + ・・・ 6nは、テストモードやEEP
ROM書込みモード時にEEPROM2゜EEPROM
3にプログラムデータや各種のデータを書込むときのデ
ータ入力端子となるI10パンファである。なお、I1
0バッファ7a、7b。
・・・、7ヌを含め、各I10バッファにはラッチ回路
等のデータを記憶する回路が含まれている。
等のデータを記憶する回路が含まれている。
バス9は、データバスとアドレスバスとコントロールバ
スとで構成されていて、CPUIには、ROMやRAM
が内蔵されている。また、20は、各I10バッファが
接続されている入出力端子である。
スとで構成されていて、CPUIには、ROMやRAM
が内蔵されている。また、20は、各I10バッファが
接続されている入出力端子である。
第2図は、モード検出回路13とI10バッファ8 a
t 8 b −・・・、6nとの関係を示すものであ
る。これらの各I10バッファは同様な構成であって、
これらを代表するものとしてI10バッファ6を示す。
t 8 b −・・・、6nとの関係を示すものであ
る。これらの各I10バッファは同様な構成であって、
これらを代表するものとしてI10バッファ6を示す。
I10バッファ6は、入力バッファ回路61と、出力バ
ッファ回路62、ラッチ回路63,64.2人力のゲー
ト回路65等を有していて、入力バッファ回路61と出
力バッファ回路62、そしてゲート回路65の一方の入
力がそれぞれ入出力端子20に接続されている。
ッファ回路62、ラッチ回路63,64.2人力のゲー
ト回路65等を有していて、入力バッファ回路61と出
力バッファ回路62、そしてゲート回路65の一方の入
力がそれぞれ入出力端子20に接続されている。
ここで、モード検出回路13がEEPROM書込みモー
ドを検出したときにはその出力端子13aに“H”の信
号を発生する。この出力は、ゲート回路65の他方の入
力に入力されるとともに、入力バッファ回路61.出力
バッファ回路62のディセーブル信号として供給されて
入力バッファ回路61.出力バッファ回路62の動作を
停止させる。このとき、ゲート回路65は開き、入出力
端子20の信号を通過させ、それをEEPROMの書込
みデータを記憶するレジスタ4bの入出力端子20の桁
位置に対応する桁位置に供給する。
ドを検出したときにはその出力端子13aに“H”の信
号を発生する。この出力は、ゲート回路65の他方の入
力に入力されるとともに、入力バッファ回路61.出力
バッファ回路62のディセーブル信号として供給されて
入力バッファ回路61.出力バッファ回路62の動作を
停止させる。このとき、ゲート回路65は開き、入出力
端子20の信号を通過させ、それをEEPROMの書込
みデータを記憶するレジスタ4bの入出力端子20の桁
位置に対応する桁位置に供給する。
また、モード検出用回路13の人力に3v〜5Vの入力
電圧が加えられCPUを外からコントロールしてコント
ロール回路14の内部に設けられた状態レジスタのフラ
グのうちEEPROM書込みフラグを“l”セットする
。このフラグが“1”にされると、I10バ・ソファ6
a、6b、 ・拳書。
電圧が加えられCPUを外からコントロールしてコント
ロール回路14の内部に設けられた状態レジスタのフラ
グのうちEEPROM書込みフラグを“l”セットする
。このフラグが“1”にされると、I10バ・ソファ6
a、6b、 ・拳書。
6nを介して前記のアドレスカウンタ4aの値を外部か
ら設定して次にI10バッファ6a、6b。
ら設定して次にI10バッファ6a、6b。
@@@tenを介してEEPROM2又は3のアドレス
カウンタ4aが示すアドレスに位置のデータを書込むこ
とができる。
カウンタ4aが示すアドレスに位置のデータを書込むこ
とができる。
また、コントロール回路14はEEPROM2゜EEP
ROM3のどちらか一方を選択するための状態レジスタ
を持っている。
ROM3のどちらか一方を選択するための状態レジスタ
を持っている。
そこで、EEPROM2.3にプログラムやデータをロ
ードするときには、モード設定用端子8に5Vを越えて
7Vまでの電圧を印加し、その後に外部からEEPRO
M2.EEPROM3の所定のアドレスへデータを書込
。なお、データ書込みタイミングは、バス9をモニタす
ることでクロックの発生に合わせて行われる。
ードするときには、モード設定用端子8に5Vを越えて
7Vまでの電圧を印加し、その後に外部からEEPRO
M2.EEPROM3の所定のアドレスへデータを書込
。なお、データ書込みタイミングは、バス9をモニタす
ることでクロックの発生に合わせて行われる。
ここでは、EEPROM2とEEPROM3は、まった
く別のアドレス空間に配置されるものとする。このため
EEPROM2とEEPROM3の選択は、例えばモー
ド検出用回路13に3〜5■を加えて外からCPUをコ
ントロールするモードにし、フントロール回路14内部
に設けられた状態レジスタにEEPROM2.EEPR
OM3のどちらを選択するかを設定する。EEPROM
2のアドレス設定はCPUIから行う。また、EEPR
OM3は、ここでは1アドレスに1ビツトのデータを記
憶するものとする。
く別のアドレス空間に配置されるものとする。このため
EEPROM2とEEPROM3の選択は、例えばモー
ド検出用回路13に3〜5■を加えて外からCPUをコ
ントロールするモードにし、フントロール回路14内部
に設けられた状態レジスタにEEPROM2.EEPR
OM3のどちらを選択するかを設定する。EEPROM
2のアドレス設定はCPUIから行う。また、EEPR
OM3は、ここでは1アドレスに1ビツトのデータを記
憶するものとする。
第3図は、アドレスカウンタ4aの出力をアドレスバス
4dを介して受け、データをEEPROM3からデータ
線4cを介して受けるオプション入出力用のI10バッ
ファ7as 7bt ・・・7λを示している。第2
図と同様に各110バツフアを代表して示したのがI1
0バッファ7である。
4dを介して受け、データをEEPROM3からデータ
線4cを介して受けるオプション入出力用のI10バッ
ファ7as 7bt ・・・7λを示している。第2
図と同様に各110バツフアを代表して示したのがI1
0バッファ7である。
I10バッファ7は、入力バッファであって、データ線
4Cに接続されたラッチ回路71と、アドレスバス4d
に接続されたアドレスデコーダ72、入力回路73、プ
ルアップ用のトランジスタ74等とで構成されている。
4Cに接続されたラッチ回路71と、アドレスバス4d
に接続されたアドレスデコーダ72、入力回路73、プ
ルアップ用のトランジスタ74等とで構成されている。
なお、出力バッファの場合には、入力回路73が出力回
路となる。
路となる。
この場合にラッチ回路71にデータ“1”あるいは“0
”をセットすることで、′1”のときにはトランジスタ
74が“OFF”して入力回路73がプルアップ抵抗な
しの入力回路となり、“0”のときにはトランジスタ7
4が“ON”してプルアップ抵抗ありの回路となる。こ
れは、−例であって、このほか、出力回路をオープンド
レイン回路とするか、通常のインバータ回路とするか、
あるいはプルアップ回路とするか、さらには、プルダウ
ン回路とするか等をI10バッファの回路構成により自
由に設定することができる。
”をセットすることで、′1”のときにはトランジスタ
74が“OFF”して入力回路73がプルアップ抵抗な
しの入力回路となり、“0”のときにはトランジスタ7
4が“ON”してプルアップ抵抗ありの回路となる。こ
れは、−例であって、このほか、出力回路をオープンド
レイン回路とするか、通常のインバータ回路とするか、
あるいはプルアップ回路とするか、さらには、プルダウ
ン回路とするか等をI10バッファの回路構成により自
由に設定することができる。
次に、ワンチップマイコン10の全体的な動作について
説明する。
説明する。
まず、EEPROM3についてのデータ書込み動作から
説明すると、モード設定用端子8に5Vを越えて7■の
までの電圧の信号が供給されると、ワンチップマイコン
10は、EEPROM書込みモードとなる。
説明すると、モード設定用端子8に5Vを越えて7■の
までの電圧の信号が供給されると、ワンチップマイコン
10は、EEPROM書込みモードとなる。
このとき、まず、I10バッフy 6 a + 6
b q・・・、Onを介してEEPROM2及び3にデ
ータが書込める。EEPROM3のアドレス空間は、′
0”〜“1023”までであるので、そこに各I10バ
ッファ7a、7b、・・・、7J!のラッチ回路71に
セットするデータを格納する。
b q・・・、Onを介してEEPROM2及び3にデ
ータが書込める。EEPROM3のアドレス空間は、′
0”〜“1023”までであるので、そこに各I10バ
ッファ7a、7b、・・・、7J!のラッチ回路71に
セットするデータを格納する。
この場合、EEPROM3のそれぞれのアドレスに格納
するデータは、そのアドレス値と各I10バッファ7に
おけるアドレスデコーダ72のデコードアドレスとが一
致するアドレス位置にそのラッチ回路71がラッチすべ
きデータとして“1”又は“0”が記憶される。
するデータは、そのアドレス値と各I10バッファ7に
おけるアドレスデコーダ72のデコードアドレスとが一
致するアドレス位置にそのラッチ回路71がラッチすべ
きデータとして“1”又は“0”が記憶される。
このようにしてそれぞれのEEPROM2.3にデータ
が記憶されたワンチップマイコン10にモード検出回路
の入力がOv〜2Vで通常動作モードになる様に設定さ
れ、電源が投入されて動作状態にされると、リセット回
路13が動作する。
が記憶されたワンチップマイコン10にモード検出回路
の入力がOv〜2Vで通常動作モードになる様に設定さ
れ、電源が投入されて動作状態にされると、リセット回
路13が動作する。
そして、まず、クロックがほぼ“1023”までカウン
トされたタイミングで第1のリセット信号12aが“L
”から“H”になり、アドレスカウンタ4aのリセット
が解除される。このときには電源電圧は、回路が動作可
能な安定状態に入っている。
トされたタイミングで第1のリセット信号12aが“L
”から“H”になり、アドレスカウンタ4aのリセット
が解除される。このときには電源電圧は、回路が動作可
能な安定状態に入っている。
アドレスカウンタ4aは、このタイミングで“0”から
クロック発生回路11からのクロック11aに応じてイ
ンクリメントされていき、各インクリメントされたアド
レスにおいてEEPROM3のアドレスをアクセスし、
EEPROM3から読出したデータを各I10バッファ
7a、7b。
クロック発生回路11からのクロック11aに応じてイ
ンクリメントされていき、各インクリメントされたアド
レスにおいてEEPROM3のアドレスをアクセスし、
EEPROM3から読出したデータを各I10バッファ
7a、7b。
φ・・、7,11に送出する。各I10バッファ7では
、そのうち対応するアドレスをデコードするアドレスデ
コーダ72を持つI10バッファがアドレスバス4dか
ら供給されたアドレス信号(アドレスカウンタ4aの値
)をデコードしてそのラッチ回路71にEEPROM3
からのデータをセットしていく。
、そのうち対応するアドレスをデコードするアドレスデ
コーダ72を持つI10バッファがアドレスバス4dか
ら供給されたアドレス信号(アドレスカウンタ4aの値
)をデコードしてそのラッチ回路71にEEPROM3
からのデータをセットしていく。
このようにして、発生クロックが“1024″から“2
048” (=1024+1024)までのタイミング
になると、今度は、第2のリセット信号12bが“L”
から“H”となり、ワンチップマイコン10の内部回路
のリセットが解除され、通常の動作に入る。このときに
は、各110バツフy7a、7b+ @@@l 7J
のラッチ回路71には、EEPROM3に記憶されたデ
ータに従って“1”あるいは“0”のデータが設定され
ていて、それに接続される入出力端子がオプションに応
じた機能に選択されている。
048” (=1024+1024)までのタイミング
になると、今度は、第2のリセット信号12bが“L”
から“H”となり、ワンチップマイコン10の内部回路
のリセットが解除され、通常の動作に入る。このときに
は、各110バツフy7a、7b+ @@@l 7J
のラッチ回路71には、EEPROM3に記憶されたデ
ータに従って“1”あるいは“0”のデータが設定され
ていて、それに接続される入出力端子がオプションに応
じた機能に選択されている。
さて、各I10バッフy 7 a、7 be ” ”
” +7Jの内容を変更したいときには、モード設定
用端子8に前記した所定の電圧の信号を加えて、EEF
ROM書込みモードにしてEEPROM3のデータを変
更すれば容易に他の状態に設定できることは理解できよ
う。
” +7Jの内容を変更したいときには、モード設定
用端子8に前記した所定の電圧の信号を加えて、EEF
ROM書込みモードにしてEEPROM3のデータを変
更すれば容易に他の状態に設定できることは理解できよ
う。
このようにすることにより、アプリケーションプログラ
ムの変更と同時に自由に後からIloについてもオプシ
ョン設定ができ、それに対応する入出力端子をオプショ
ンに応じた機能とすることができる。
ムの変更と同時に自由に後からIloについてもオプシ
ョン設定ができ、それに対応する入出力端子をオプショ
ンに応じた機能とすることができる。
以上説明してきたが、実施例では、オプション設定用の
入出力端子に接続されたIloが複数設けられているが
、これは、1つであってもよい。
入出力端子に接続されたIloが複数設けられているが
、これは、1つであってもよい。
また、EEPROMとしてアプリケーションプログラム
を格納するEEPROMを設けているか、このようなE
EPROMが設けられていなくてもよい。さらに、この
発明は、EEPROMに限定されるものではなく、この
メモリが外部から書換えできるような不揮発性メモリと
してワンチップマイコンに設けられていればどのような
メモリであってもよい。
を格納するEEPROMを設けているか、このようなE
EPROMが設けられていなくてもよい。さらに、この
発明は、EEPROMに限定されるものではなく、この
メモリが外部から書換えできるような不揮発性メモリと
してワンチップマイコンに設けられていればどのような
メモリであってもよい。
また、実施例では、入出力端子に対するオプンヨン付加
用のEEPROM3を1ビツト記憶用のメモリとしてい
るが、これは、数ビツト記憶用であってもよく、さらに
、例えば、8ビツトを1アドレスに記憶し、8ビツトパ
ラレルに8個の各I10バッファに転送するようにして
もよい。
用のEEPROM3を1ビツト記憶用のメモリとしてい
るが、これは、数ビツト記憶用であってもよく、さらに
、例えば、8ビツトを1アドレスに記憶し、8ビツトパ
ラレルに8個の各I10バッファに転送するようにして
もよい。
実施例では、EEPROM3がアドレスカウンタ4aの
示すアドレス空間のうち“0”〜“1023?Iに配置
されているが、アドレス空間はデコーダ等の回路で容易
に変換が可能であるので、このEEPROM3がどこの
空間に配置されていてもよいことはもちろんである。さ
らに、このアドレス空間の割り当ての数は、I10バッ
ファにデータを転送する数に対応するかそれ以上であれ
ばよい。したがって、第1のイニシャルリセット信号と
第2のイニシャルリセット信号との間の期間はそれに応
じて決定されればよい。
示すアドレス空間のうち“0”〜“1023?Iに配置
されているが、アドレス空間はデコーダ等の回路で容易
に変換が可能であるので、このEEPROM3がどこの
空間に配置されていてもよいことはもちろんである。さ
らに、このアドレス空間の割り当ての数は、I10バッ
ファにデータを転送する数に対応するかそれ以上であれ
ばよい。したがって、第1のイニシャルリセット信号と
第2のイニシャルリセット信号との間の期間はそれに応
じて決定されればよい。
[発明の効果コ
以上の説明から理解できるように、この発明にあっては
、イニシャルリセット回路に期間の相違する第1及び第
2のイニシャルリセット信号を発生させ、第1のリセッ
ト信号12aと第2のリセット信号12bとの間に不揮
発性メモリのアクセス回路を動作させて不揮発性メモリ
に記憶したデータをIloに転送するようにしているの
で、不揮発性メモリのデータをあらかじめ外部から書込
み、変更しておけば、Iloに記憶されるデータを容易
に変更することができる。
、イニシャルリセット回路に期間の相違する第1及び第
2のイニシャルリセット信号を発生させ、第1のリセッ
ト信号12aと第2のリセット信号12bとの間に不揮
発性メモリのアクセス回路を動作させて不揮発性メモリ
に記憶したデータをIloに転送するようにしているの
で、不揮発性メモリのデータをあらかじめ外部から書込
み、変更しておけば、Iloに記憶されるデータを容易
に変更することができる。
その結果、Iloにオプションがあるときには、後から
自由にそのオプションに応じた設定ができる。
自由にそのオプションに応じた設定ができる。
これによりワンチップマイコンを開発したり、後から用
途に応じて入出力端子機能を変更するような場合には自
由にかつ効率よ<I10端子の内容変更をすることが可
能になり、外部回路の修正や開発や外付けをすることな
しにワンチップマイコンを使用することができる。した
がって、ワンチップマイコンのアプリケーションの開発
期間を短くでき、また、用途変更の自由度を増加させる
ことができる。
途に応じて入出力端子機能を変更するような場合には自
由にかつ効率よ<I10端子の内容変更をすることが可
能になり、外部回路の修正や開発や外付けをすることな
しにワンチップマイコンを使用することができる。した
がって、ワンチップマイコンのアプリケーションの開発
期間を短くでき、また、用途変更の自由度を増加させる
ことができる。
第1図は、この発明のワンチップマイコンの一実施例の
ブロック図、第2図は、オプション用EEPROMとI
10バッファとの関係を示す説明図、第3図は、オプシ
ョン用入出力端子のI10バッファの内部構成の説明図
である。 1・・・C″PU、2・・・ブリケーションプログラム
記憶用EEPROM、3・・・オプション機能付加用の
EEPROM14a・・・アドレスカウンタ、4b・・
・書込みデータを記憶するレジスタ、4c・・・データ
線、4d・・・アドレスバス、5a、5b、5n+
eat 6b、8m+ 7a+7b、7.12・・
・I10バッファ、8・・・モード設定J[子、9・・
・バス、10・・・ワンチップマイコン、14・・・コ
ントロール回路(EEPROMをコントロールする回路
)。 第1図
ブロック図、第2図は、オプション用EEPROMとI
10バッファとの関係を示す説明図、第3図は、オプシ
ョン用入出力端子のI10バッファの内部構成の説明図
である。 1・・・C″PU、2・・・ブリケーションプログラム
記憶用EEPROM、3・・・オプション機能付加用の
EEPROM14a・・・アドレスカウンタ、4b・・
・書込みデータを記憶するレジスタ、4c・・・データ
線、4d・・・アドレスバス、5a、5b、5n+
eat 6b、8m+ 7a+7b、7.12・・
・I10バッファ、8・・・モード設定J[子、9・・
・バス、10・・・ワンチップマイコン、14・・・コ
ントロール回路(EEPROMをコントロールする回路
)。 第1図
Claims (1)
- (1)外部から書換可能な不揮発性メモリを内蔵したワ
ンチップマイクロコンピュータにおいて、リセット期間
が短い第1イニシャルリセット信号とこれよりリセット
期間が長い第2のイニシャルリセット信号とを発生する
イニシャルリセット回路と、前記不揮発性メモリのアド
レスをアクセスするアクセス回路と、特定のデータがセ
ットされる記憶回路を有し、この記憶回路に記憶された
データに応じて動作するI/Oバッファとを備え、前記
記憶回路に転送するデータが前記不揮発性メモリに外部
から記憶され、第1のイニシャルリセット信号から第2
にイニシャルリセット信号までの間に前記アクセス回路
を動作させて前記不揮発性メモリに記憶されたデータを
前記記憶回路に転送して記憶することを特徴とするワン
チップマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2137953A JPH087742B2 (ja) | 1990-05-28 | 1990-05-28 | ワンチップマイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2137953A JPH087742B2 (ja) | 1990-05-28 | 1990-05-28 | ワンチップマイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0431981A true JPH0431981A (ja) | 1992-02-04 |
JPH087742B2 JPH087742B2 (ja) | 1996-01-29 |
Family
ID=15210576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2137953A Expired - Lifetime JPH087742B2 (ja) | 1990-05-28 | 1990-05-28 | ワンチップマイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH087742B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100389805B1 (ko) * | 2000-12-22 | 2003-06-27 | 주식회사 3지테크놀러지 | 여닫이 창문의 개폐장치 |
KR100397571B1 (ko) * | 2000-09-09 | 2003-09-13 | 주식회사 3지테크놀러지 | 여닫이 창문의 개폐장치 |
DE19630757B4 (de) * | 1995-08-01 | 2005-02-10 | Denso Corp., Kariya | Steuersystem mit einem Mikrocomputer und zugehöriger elektrisch rekonfigurierbarer Logikschaltung |
WO2005101167A1 (ja) * | 2004-03-31 | 2005-10-27 | Matsushita Electric Industrial Co., Ltd. | 情報処理装置および情報処理装置の設定方法 |
JP2006155004A (ja) * | 2004-11-26 | 2006-06-15 | Oki Electric Ind Co Ltd | ロジック装置およびロジックシステムならびにデータ読み出し制御方法 |
US7328334B2 (en) | 2001-02-07 | 2008-02-05 | Emulex Design & Manufacturing Corporation | Hardware initialization with or without processor intervention |
US7434077B2 (en) | 2004-04-21 | 2008-10-07 | Sony Ericsson Mobile Communications Japan, Inc. | Power control apparatus, electronic apparatus, and portable communications terminal |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60103424A (ja) * | 1983-11-11 | 1985-06-07 | Oki Electric Ind Co Ltd | 初期設定方式 |
JPH01149158A (ja) * | 1987-12-04 | 1989-06-12 | Mitsubishi Electric Corp | 半導体集積回路 |
-
1990
- 1990-05-28 JP JP2137953A patent/JPH087742B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60103424A (ja) * | 1983-11-11 | 1985-06-07 | Oki Electric Ind Co Ltd | 初期設定方式 |
JPH01149158A (ja) * | 1987-12-04 | 1989-06-12 | Mitsubishi Electric Corp | 半導体集積回路 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19630757B4 (de) * | 1995-08-01 | 2005-02-10 | Denso Corp., Kariya | Steuersystem mit einem Mikrocomputer und zugehöriger elektrisch rekonfigurierbarer Logikschaltung |
KR100397571B1 (ko) * | 2000-09-09 | 2003-09-13 | 주식회사 3지테크놀러지 | 여닫이 창문의 개폐장치 |
KR100389805B1 (ko) * | 2000-12-22 | 2003-06-27 | 주식회사 3지테크놀러지 | 여닫이 창문의 개폐장치 |
US7328334B2 (en) | 2001-02-07 | 2008-02-05 | Emulex Design & Manufacturing Corporation | Hardware initialization with or without processor intervention |
WO2005101167A1 (ja) * | 2004-03-31 | 2005-10-27 | Matsushita Electric Industrial Co., Ltd. | 情報処理装置および情報処理装置の設定方法 |
US7434077B2 (en) | 2004-04-21 | 2008-10-07 | Sony Ericsson Mobile Communications Japan, Inc. | Power control apparatus, electronic apparatus, and portable communications terminal |
JP2006155004A (ja) * | 2004-11-26 | 2006-06-15 | Oki Electric Ind Co Ltd | ロジック装置およびロジックシステムならびにデータ読み出し制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH087742B2 (ja) | 1996-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100375217B1 (ko) | 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러 | |
KR100363983B1 (ko) | 반도체집적회로 | |
JPH07504282A (ja) | マイクロコントローラパワーアップ遅延装置 | |
US20190235858A1 (en) | Apparatus and method for configuring or updating programmable logic device | |
JPS60116020A (ja) | データプロセツサにおいてパワーダウン命令を選択的に不能化する方法および装置 | |
JPH048809B2 (ja) | ||
US5652844A (en) | Flexible pin configuration for use in a data processing system during a reset operation and method therefor | |
US5511013A (en) | Low power consumption type one-chip microcomputer having a plurality of peripheral circuits | |
JPH0431981A (ja) | ワンチップマイクロコンピュータ | |
US5396639A (en) | One chip microcomputer having programmable I/O terminals programmed according to data stored in nonvolatile memory | |
JP3943277B2 (ja) | マイクロコンピュータ及び電子機器 | |
JPH10116187A (ja) | マイクロコンピュータ | |
US7281113B2 (en) | Microcomputer with built-in electrically rewritable nonvolatile memory | |
EP0322856B1 (en) | Microcomputer | |
JP2011227730A (ja) | マイクロコンピュータ | |
JP2000194551A (ja) | フラッシュメモリ書換え回路 | |
JPH0159610B2 (ja) | ||
US7191323B2 (en) | Information processing unit selecting one of reset vector addresses | |
US5559981A (en) | Pseudo static mask option register and method therefor | |
JP3558564B2 (ja) | データ転送回路及びデータ転送回路を搭載するマイクロコンピュータ | |
JP2742249B2 (ja) | リモートコントローラ | |
US6154820A (en) | Arrangement for storing program instructions and data in a memory device and method therefor | |
EP0497443B1 (en) | Static ram based microcontroller | |
JPH10247187A (ja) | 1チップマイクロコンピュータ | |
JP4328790B2 (ja) | 半導体集積回路 |