JPH01149158A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH01149158A JPH01149158A JP62308192A JP30819287A JPH01149158A JP H01149158 A JPH01149158 A JP H01149158A JP 62308192 A JP62308192 A JP 62308192A JP 30819287 A JP30819287 A JP 30819287A JP H01149158 A JPH01149158 A JP H01149158A
- Authority
- JP
- Japan
- Prior art keywords
- option
- output
- circuit
- bus wiring
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 230000002093 peripheral effect Effects 0.000 claims abstract description 14
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000013138 pruning Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マイクロコンビ１−夕に関するものである
。
。
第２図は、従来の半導体集積回路の１チツプマイクロコ
ンピユータの１例であり、図の（１）はブロック図、（
ｂ）は偵）に示すブロック図の１部である周辺回路の１
部分を示す回路図である。図において（１）はリセット
回路、（２）はｃｐσ、（３）はプロクラムＲＯＭ（４
）はＲＡＭ、（６）は周辺回路、（６）はこれらの信号
を結ぶバス配線、（７）はこれらすべてを含んだｌチッ
プマイクロコンピュータ、（２）は出力端子、（財）は
Ｎｏｂ出カトラシジスタ、輪はＰａｈ出力トランジスタ
、−はプリドライブインバータ、 （１００）はオづシ
３シ選択回路である。次に動作について説明する。オプ
ション選択回路（１０Ｇ）はＰａｂ出力トランジスタ輪
のゲート入力を切替えることによって０ＭＯ３出力かＮ
ａｋオープンドレインかを決めるもので客先のアプリケ
ーション毎に、Ｐｏｈ ）ランジスタ瞬のゲート入力が
電源、あるいはプリドライブインバータ員の出力に接続
されるように製造される。このオプション（１００）を
決定する製造工程で、プｏＪｊラムＲＯＭの真理値も一
諸に作り込まれる。こうして製造されたチップマイクロ
コンピュータ（７）の出力端子（２）は、オプション選
択回路の接続方法により、Ｎａｂオープンドレイン出力
形式のものと、ＣＭＯ８出力形式のどちらかが得られる
。
ンピユータの１例であり、図の（１）はブロック図、（
ｂ）は偵）に示すブロック図の１部である周辺回路の１
部分を示す回路図である。図において（１）はリセット
回路、（２）はｃｐσ、（３）はプロクラムＲＯＭ（４
）はＲＡＭ、（６）は周辺回路、（６）はこれらの信号
を結ぶバス配線、（７）はこれらすべてを含んだｌチッ
プマイクロコンピュータ、（２）は出力端子、（財）は
Ｎｏｂ出カトラシジスタ、輪はＰａｈ出力トランジスタ
、−はプリドライブインバータ、 （１００）はオづシ
３シ選択回路である。次に動作について説明する。オプ
ション選択回路（１０Ｇ）はＰａｂ出力トランジスタ輪
のゲート入力を切替えることによって０ＭＯ３出力かＮ
ａｋオープンドレインかを決めるもので客先のアプリケ
ーション毎に、Ｐｏｈ ）ランジスタ瞬のゲート入力が
電源、あるいはプリドライブインバータ員の出力に接続
されるように製造される。このオプション（１００）を
決定する製造工程で、プｏＪｊラムＲＯＭの真理値も一
諸に作り込まれる。こうして製造されたチップマイクロ
コンピュータ（７）の出力端子（２）は、オプション選
択回路の接続方法により、Ｎａｂオープンドレイン出力
形式のものと、ＣＭＯ８出力形式のどちらかが得られる
。
従来の１チツプマイクロコンピユータは以上のよ）に構
成されているので、ＲＯＭがマスクＲＯＭでな（ＥＦＲ
ＯＭ等であっ九場合、従来の構成ではオプション回路を
実現できないという問題点があった。
成されているので、ＲＯＭがマスクＲＯＭでな（ＥＦＲ
ＯＭ等であっ九場合、従来の構成ではオプション回路を
実現できないという問題点があった。
また、マスクＲＯＭ ＩＡ作用として、マイクロコンピ
ュータの発注者はメーカに対し、プロクラム用のＲＯＭ
真理値と、オプションの真理値（有／無）の２櫃煩のデ
ータを提出しなければならなかった。
ュータの発注者はメーカに対し、プロクラム用のＲＯＭ
真理値と、オプションの真理値（有／無）の２櫃煩のデ
ータを提出しなければならなかった。
この発明は上記のような問題点を解消するためになされ
念もので、マスクＲＯＭ版以外の１チツプマイクロコン
ピユータであっても、オプション回路が実現できるよう
にすることを目的とする。
念もので、マスクＲＯＭ版以外の１チツプマイクロコン
ピユータであっても、オプション回路が実現できるよう
にすることを目的とする。
この発明に係る半導体集積回路は、プロクラムＲＯＭの
特定領域をオプションの設定情報格納領域とし、リセッ
ト期間中にこの情報を用いてオプションを設定できるよ
うにし念ものである。
特定領域をオプションの設定情報格納領域とし、リセッ
ト期間中にこの情報を用いてオプションを設定できるよ
うにし念ものである。
この発明における１チツプマイクロコンピユータは、リ
セット期間に、プロクラムＲＯＭの特定領域を読み出し
、バス配線を介して所定の周辺回路にオプションの設定
値を送り込んでオプションの設定が行なわれる。
セット期間に、プロクラムＲＯＭの特定領域を読み出し
、バス配線を介して所定の周辺回路にオプションの設定
値を送り込んでオプションの設定が行なわれる。
以下、この発明の一実施例を第１図によって説明する。
図の（ａ）はｌチップマイクロコンピュータのブロック
図、（ｂ）は（ａ）に示すブロック図の１部である周辺
回路の１部を示す回路図である。図において１１）はり
ｐ２ ット回路、（２１ｔｔ ＣＰＵ 、 １３１ｉｔ
）Ｏ’） ５６ＲＯＭ、（４）はＲＡＭ％（５）は周
辺回路、（６）はこれらの信号を結ぶバス配４１ｊｉｉ
７）はこれらすべてを含んだｌチップマイク０コンピユ
ータ、（８）はリセット時に働くカウンタ、６溌は出力
端子、６■ｆ′１Ｎｅｈ出カトランジスタ、輪はＰａｈ
出力トランジスタ、０はプリドライブインバータ、（至
）はプリドライブＮＡＮＤゲート、曽はＤラッチ回路、
ｖ）はアドレスヂコータである。
図、（ｂ）は（ａ）に示すブロック図の１部である周辺
回路の１部を示す回路図である。図において１１）はり
ｐ２ ット回路、（２１ｔｔ ＣＰＵ 、 １３１ｉｔ
）Ｏ’） ５６ＲＯＭ、（４）はＲＡＭ％（５）は周
辺回路、（６）はこれらの信号を結ぶバス配４１ｊｉｉ
７）はこれらすべてを含んだｌチップマイク０コンピユ
ータ、（８）はリセット時に働くカウンタ、６溌は出力
端子、６■ｆ′１Ｎｅｈ出カトランジスタ、輪はＰａｈ
出力トランジスタ、０はプリドライブインバータ、（至
）はプリドライブＮＡＮＤゲート、曽はＤラッチ回路、
ｖ）はアドレスヂコータである。
次に動作について説明する。マイクロコンピュータ＋７
１ Ｖｉミリセット掛るとリセット動作を開始する。Ｃ
ＰＬＴ （２１はバス配線：６）を開放し、リセット動
作時のみ働くカウンタ（８）がカウントを始める。カウ
ンタの各桁の出力はバス配線［６１に接続されているが
、この出力がアクティブになシ、プロクラムＲｏＭ（３
）中のオプションの設定値情報が入っていル領域を次々
とアクセスする。プロクラムＲＯＭ （３）の出力け、
バス配線（６）を通して周辺回路（５）に到達する。
１ Ｖｉミリセット掛るとリセット動作を開始する。Ｃ
ＰＬＴ （２１はバス配線：６）を開放し、リセット動
作時のみ働くカウンタ（８）がカウントを始める。カウ
ンタの各桁の出力はバス配線［６１に接続されているが
、この出力がアクティブになシ、プロクラムＲｏＭ（３
）中のオプションの設定値情報が入っていル領域を次々
とアクセスする。プロクラムＲＯＭ （３）の出力け、
バス配線（６）を通して周辺回路（５）に到達する。
周辺回路（５）側はアドレスデコータ（ロ）て、バス配
線（６）に当該才づショクの設定値が乗っている正しい
タイミングを捉えて、Ｄラッチ回路−のイネーブル線を
駆動する。これによってＤラッチ回路−は、バス配線（
８）の信号を捉えて保持し、Ｑ出力線から保持している
値を出力する。この１チツプマイクロコンピユータ（７
）には、このような周辺回路がいくつも入っている。こ
の１チツプマイクロコンピユータ（７）は１度リセット
が掛ると、少なくとも１回はオプションの設定値情報が
入っている領域を全てアクセスするような構成になって
いる。このようにしてリセット時にオプションが設定さ
れ、以後通常動作になると九リンク（８）の出力はディ
スエーブルされ、ＣＰＵ （２１が通常のアドレス出力
を行なうようになる。またオプションの設定が保持され
る。この例では、当該オプションのデータが“１″であ
れば出力端チー１はＣＭＯ８形式 ＠ｏｌｌであればＦ
ｅｂ出力トランジスタ輪が常にＯＥ’ＦとなるのでＮｃ
ｂオープンドレイン形式となる。
線（６）に当該才づショクの設定値が乗っている正しい
タイミングを捉えて、Ｄラッチ回路−のイネーブル線を
駆動する。これによってＤラッチ回路−は、バス配線（
８）の信号を捉えて保持し、Ｑ出力線から保持している
値を出力する。この１チツプマイクロコンピユータ（７
）には、このような周辺回路がいくつも入っている。こ
の１チツプマイクロコンピユータ（７）は１度リセット
が掛ると、少なくとも１回はオプションの設定値情報が
入っている領域を全てアクセスするような構成になって
いる。このようにしてリセット時にオプションが設定さ
れ、以後通常動作になると九リンク（８）の出力はディ
スエーブルされ、ＣＰＵ （２１が通常のアドレス出力
を行なうようになる。またオプションの設定が保持され
る。この例では、当該オプションのデータが“１″であ
れば出力端チー１はＣＭＯ８形式 ＠ｏｌｌであればＦ
ｅｂ出力トランジスタ輪が常にＯＥ’ＦとなるのでＮｃ
ｂオープンドレイン形式となる。
なお、上記実施例ではプロクラムＲＯＭ １３）のアド
レス指定にカランｊ （１１）を用いたが、リセット時
に、相当の動作を行なうＣＰＵ ［２）を設計して用い
ても良く、また、オプションの数が少ない場合、アドレ
スは一定の初期値を出し走ままでも良い。この場合周辺
回路（６）のオプション設定用アドレスヂコータは、極
めて簡単になるか、あるいはりセット信号を直接オプシ
ョン設定保持用Ｄラッチ回路（至）のイネ−づル信号入
力と接続する形になる。
レス指定にカランｊ （１１）を用いたが、リセット時
に、相当の動作を行なうＣＰＵ ［２）を設計して用い
ても良く、また、オプションの数が少ない場合、アドレ
スは一定の初期値を出し走ままでも良い。この場合周辺
回路（６）のオプション設定用アドレスヂコータは、極
めて簡単になるか、あるいはりセット信号を直接オプシ
ョン設定保持用Ｄラッチ回路（至）のイネ−づル信号入
力と接続する形になる。
また、上記実施例では１つのオプションが２機能からの
択一であるが、多機能からの択一であっても良く、ま九
、ＰＬＡ＋デコータ等の機能設定に多ヒツトを用いても
良い。
択一であるが、多機能からの択一であっても良く、ま九
、ＰＬＡ＋デコータ等の機能設定に多ヒツトを用いても
良い。
甘た、上記実施例では、リセット時のみオプションがセ
ットされるようになって嘲ハるが、ＣＰＵ（２１が通常
の動作を行なっているとき、ＣＰＵ （２１等でオプシ
ョンの設定を変更できる様に、アドレスプコ−タの拡張
を行なっても良い。
ットされるようになって嘲ハるが、ＣＰＵ（２１が通常
の動作を行なっているとき、ＣＰＵ （２１等でオプシ
ョンの設定を変更できる様に、アドレスプコ−タの拡張
を行なっても良い。
以上のように、この発明によればアプリケーション毎に
異なる１チツプマイクロコンピユータのオプションの設
定情報を、プｃ＋ｊラムＲＯＭ中に格納しておくように
し、リセット時に、このデータをもとに、オプション設
定用のＤラッチ回路の状態を設定するような構成にした
ので、フィールドプロクラマプルなｌＰＲＯＭ ５１チ
ツプマイクロコンピユータや、ピ千−バツク型マイクロ
コンピュータにおいても、オプションを設ける事が容易
になる。また、マスクＲＯＭ型１チツプマイクロコンピ
ユータの場合、発注者はメーカに対し、プロクラム用の
ＲＯＭ真理値プーデータを提出すれば良いので、オプシ
ョン設定用を別々管理する必要がなくなる。
異なる１チツプマイクロコンピユータのオプションの設
定情報を、プｃ＋ｊラムＲＯＭ中に格納しておくように
し、リセット時に、このデータをもとに、オプション設
定用のＤラッチ回路の状態を設定するような構成にした
ので、フィールドプロクラマプルなｌＰＲＯＭ ５１チ
ツプマイクロコンピユータや、ピ千−バツク型マイクロ
コンピュータにおいても、オプションを設ける事が容易
になる。また、マスクＲＯＭ型１チツプマイクロコンピ
ユータの場合、発注者はメーカに対し、プロクラム用の
ＲＯＭ真理値プーデータを提出すれば良いので、オプシ
ョン設定用を別々管理する必要がなくなる。
第１図はこの発明の一実施例による１チツプマイクロコ
ンピユータで、図の（ａ）はブロック図、（ｂ）Ｆｉ（
ａ）に示ナプＯツク図の１部である周辺回路の一部分を
示す回路図、第２図は従来例の１チツプマイクロコンピ
ユータで、図の（ａ）はづ０９９図、（ｂ）は（、）に
示すブロック図の１部で、９）る周辺回路の一部分を示
す回路図である。 図において、０＋はリセット回路、（２）はＣＰＵ 、
ｆ３ｉはプＯりうムＲＯＭ 、 （４）はＲＡＭ、（５
）は周辺回路、（６）はバス配機、（））はこれらすべ
てを含んだ１チツプマイクロコンピユータ、（８）はカ
リンタ、９′Ｄは出力端力、−はＮｃｈ出力トランジス
タ、ＱはＰｅｈ出力トランジスタ、（財）はプリドライ
ブインバータ、（至）はプリドライブＮＡＮＤゲート、
輔けＤラッチ回路、Ｇ″Ｉ）はアドレスプコータ＝璋―
剪である。 なお、図中、同一符号はＩ＝ｍ−、′！ｉた１−１相当
部分を示す。
ンピユータで、図の（ａ）はブロック図、（ｂ）Ｆｉ（
ａ）に示ナプＯツク図の１部である周辺回路の一部分を
示す回路図、第２図は従来例の１チツプマイクロコンピ
ユータで、図の（ａ）はづ０９９図、（ｂ）は（、）に
示すブロック図の１部で、９）る周辺回路の一部分を示
す回路図である。 図において、０＋はリセット回路、（２）はＣＰＵ 、
ｆ３ｉはプＯりうムＲＯＭ 、 （４）はＲＡＭ、（５
）は周辺回路、（６）はバス配機、（））はこれらすべ
てを含んだ１チツプマイクロコンピユータ、（８）はカ
リンタ、９′Ｄは出力端力、−はＮｃｈ出力トランジス
タ、ＱはＰｅｈ出力トランジスタ、（財）はプリドライ
ブインバータ、（至）はプリドライブＮＡＮＤゲート、
輔けＤラッチ回路、Ｇ″Ｉ）はアドレスプコータ＝璋―
剪である。 なお、図中、同一符号はＩ＝ｍ−、′！ｉた１−１相当
部分を示す。
Claims (1)
- ＣＰＵ、プログラムＲＯＭ、プルアップ等のオプショ
ンを含む周辺回路、リセット時に働くＲＯＭアドレス指
定回路、アドレスデコーダデータラツチ回路を含む１チ
ップマイクロコンピュータであることを特徴とする半導
体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62308192A JPH01149158A (ja) | 1987-12-04 | 1987-12-04 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62308192A JPH01149158A (ja) | 1987-12-04 | 1987-12-04 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01149158A true JPH01149158A (ja) | 1989-06-12 |
Family
ID=17978023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62308192A Pending JPH01149158A (ja) | 1987-12-04 | 1987-12-04 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01149158A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0431981A (ja) * | 1990-05-28 | 1992-02-04 | Rohm Co Ltd | ワンチップマイクロコンピュータ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103424A (ja) * | 1983-11-11 | 1985-06-07 | Oki Electric Ind Co Ltd | 初期設定方式 |
| JPS62171020A (ja) * | 1986-01-23 | 1987-07-28 | Nec Ic Microcomput Syst Ltd | マイクロコンピユ−タ |
-
1987
- 1987-12-04 JP JP62308192A patent/JPH01149158A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103424A (ja) * | 1983-11-11 | 1985-06-07 | Oki Electric Ind Co Ltd | 初期設定方式 |
| JPS62171020A (ja) * | 1986-01-23 | 1987-07-28 | Nec Ic Microcomput Syst Ltd | マイクロコンピユ−タ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0431981A (ja) * | 1990-05-28 | 1992-02-04 | Rohm Co Ltd | ワンチップマイクロコンピュータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6328129A (ja) | 書込み可能な論理アレ−と同論理アレ−をプログラムする方法 | |
| JPH0628528A (ja) | Ｉｃカード用インターフェース回路 | |
| US5606715A (en) | Flexible reset configuration of a data processing system and method therefor | |
| JPH01149158A (ja) | 半導体集積回路 | |
| JPH05233844A (ja) | マイクロコンピュータ | |
| JP3204575B2 (ja) | リセット回路およびこれを含む集積回路 | |
| JPS62224836A (ja) | 半導体集積回路装置 | |
| JP2530810B2 (ja) | 記憶素子及びその使用方法 | |
| JPH01109600A (ja) | 検査回路 | |
| JPH0520474A (ja) | １チツプマイクロコンピユータ | |
| US5696886A (en) | Data replacement system using high-speed clock for initialization | |
| JP2533207B2 (ja) | 半導体集積回路の出力装置 | |
| JPS61180995A (ja) | 半導体集積回路装置 | |
| JPS62247448A (ja) | Ｐｒｏｍ内蔵型マイクロコンピユ−タ | |
| JPS638937A (ja) | シングルチツプマイクロコンピユ−タ | |
| US5592681A (en) | Data processing with improved register bit structure | |
| JPS58111170A (ja) | チツプセレクト方式 | |
| JPH01276484A (ja) | 論理回路 | |
| JPS59191199A (ja) | 半導体集積回路 | |
| JPH0444189A (ja) | Ｉｃカード | |
| JPS5927937B2 (ja) | 情報処理回路 | |
| JPS62251803A (ja) | カウンタ回路 | |
| JPH06208475A (ja) | レジスタ設定回路 | |
| JPH05100945A (ja) | メモリアクセス装置 | |
| JPH0160792B2 (ja) |