JPS62251803A - カウンタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ｒｔ六ｇテ＾唇寥１ 本発明は予め多段でセットされたカフント値に従って所
要の制御出力を得ることができるカウンタ回路に関する
ものである。

［背景技術］ 従来多段設定可能なカウンタを構成する場合、回路構成
を簡素化するために、カラン１ｌｆｉ能自体をＣＰＵで
行うようにしたり、或いはカウンタのカウント値をＣＰ
Ｕで読出し、その時のカウント値に対する所要の制御出
力を得るようにしたつしていた。

ところがかかる方法ではＣＰＵの命令サイクルが１μＳ
〜数μｓのオーダーであるため、カウンタとしての応答
速度はこれにより制限され、高速の応答性を得ることが
できない問題があった。

そこで本発明者はカウント値をアドレスとしてその時の
制御内容をデータとしてカウンタのプリセット情報をメ
モリに書き込み、力ラント中にカウンタの出力を上記メ
モリのアドレスとして与え、このメモリの出力をそのと
きのカウント値に討す７、　＠ＩＩ　ｍ　ｉ虫力とすみ
方生本才賂意１−ｒ−−め有溶は重速応答、多段設定、
複数出力という点では大変有効なものであったが、カウ
ンタの計数桁数が大きくなるとメモリの容量を大きくし
なければならないという問題があった。

［発明の目的］ 本発明は上述の問題点に鑑みて為されたもので、その目
的とするところはカウンタの計数桁数が大きくなっても
メモリの容量を増やすことなく多段設定が可能で、更に
高速の信号に応答することができる回路構成が簡単で安
価化が可能なカウンタ回路を提供する。

［発明の開示１ 本発明はカウンタのカウント値をアドレスとし、その時
の制御内容をデータとしてメモリに書き込む手段と、カ
ウント中に上記力ヴンタの出力を上記メモリに７にレス
として与えるｆ段と、このメモリの出力をその時のカウ
ンタ値に対する制御出力として出力する手段と、これら
の手段の動作を切り換え制御するＣＰＵのような制御手
段とを備えたカウンタ回路において、上記メモリの７ド
レスバスのビット数を越元るカウンタの上位桁の出力を
上記制御手段に入力させるとともに、該上位桁の出力の
周波数を制御手段の応答速度以下とし、この上位桁の出
力の値覧こ応じて制御手段が制御出力の外部出力を制御
することを特徴とする。

以下実施例により本発明を説明する。

１１九 本実施例は第１図に示すようにカウンタ１と、ＲＡＭの
ようなメモリ２と、＄１及び第２のアドレスバス切り換
え回路３．４と、ＰＪｌ及び第２のデータバス切り換え
回路５，６と、出力制御回路７とにより構成され、夫々
第１のアドレスバス切り換回路３及１データバス切り換
え回路５はＣＰＵ８からメモリ２へのプリセットＷｆ報
を書き込み制御するだめのものであり、アドレスをカウ
ント値としてそのカウント値に対応する制御出力の内容
をデータとしてメモリ２に書き込まれる。従ってこれら
切り換え回路３，５によりカウンタ回路の股定捏作時に
ＣＰＵ８とメモリ２とが接続される。次にカウンタ回路
の計数動作時には、夫々第２のアドレスバス切り換え回
路４とデータバス切り換え回路６とが動作状態になるも
のであって、ｆｐＪ２のアドレスバス切り換え回路４は
カウンタ１のカウント値をメモリ２に７ドレスとして与
え、第２のデータバス切り換え回路６は上記力フント値
に対応するアドレスからのデータを制御出力として出力
する。ここで使用メモリ２の容量がＩＫとするとメモリ
２のアドレスバスはＡ０〜Ａ、となるが、このアドレス
バスのビット数より計数桁数が大きいカウンタ１が使用
されているとすると、メモリ２の容量を増やす必要がで
てくるが、本発明では使用メモリ２の容量に対応しない
カウンタ１の桁のカウンタ値をＣＰＵ８に取り込みこの
取り込んだカウント値を判断して、上記出力制御回路７
に出力制御信号を与えデータバス切り換え回路６より出
力を出させるようにしている。つまりＣＰＵ８が応答可
能に分周された出力であるカウンタ１の上位桁のカウン
ト値をＣＰＵ８が直接取り込み、応答が困難な下位桁の
カウント値をメモータを読み出すようにしている。

而して上記実施例においてはメモリ２に１にの容量のも
のを使用するため、カウンタ１の下位桁Ｑ０〜Ｑ９をメ
モリ２側に接続し、それ以上の桁Ｑ１゜〜Ｑｎの出力を
ＣＰＵ８ｆＩに接続しである。そして上位桁Ｑ、。〜Ｑ
ｎの出力をＣＰＵ８が応答可能な速度とするために、Ｉ
ＭＨｚのクロックｃｌｏｃｋをカウンタ１に入力し、Ｑ
　１０で１／２”ＭＨｚ、つまりＩＫＨｚに分周しであ
る。

かくして予めカウンタ１がクロックｃ　１ｏｃｋを所定
個数カウントした際に所定の出力を発生させるように、
カウント値に対応するメモリ２の所定アドレスにデータ
を書き込んでおく。そして計数動作時においてはメモリ
２はカウンタ１の出力桁Ｑ。〜Ｑ、によりアドレスＡ。

−八９が与えられ、そのアドレスに格納しであるデータ
Ｄ。−Ｄｌ・・・を出力する。モしてＣＰＵ８は上位桁
Ｑ、ｏ−Ｑｎの値を判断して出力制御信号を出力制御回
路７へ与え、これにより、データバス切り換え回路６を
介して尚上記実施例ではメモリ２にＲＡＭを使用してい
るが、ＲＯＭやＰＲＯＭ等のメモリ素子を使用してもよ
い。またメモリ２の容量は上記実施例に限定されるもの
でなく、夫々の場合の使用メモリ２のアドレスバスのビ
ットを越えるカウンタ１の上位桁の出力をＣＰＵの応答
可能な速度の信号となるようにクロックｃｌｏｃｋの周
波数を設定すればよい。

［発明の効果］ 本発明は上述のように構成したカウンタ回路において、
上記メモリのアドレスバスのビット数を越えるカウンタ
の上位桁の出力を上記制御手段に入力させるとともに、
該上位桁の出力の周波数を制御手段の応答速度以下とし
、この上位桁の出力の値に応じて制御手段が制御出力の
外部出力を制御するので、計数桁数の大きなカウンタを
使用しても、メモリの容量を大きくする必要がなく、し
かも上位桁の値を制御手段で判断するから上位桁の処理
をンウトウェアにより行え、回路の簡素化が図れ、コス
トも安価となるという効果を奏するものであり、しかも
カウンタ回路の応答周波数がメモリのアクセス時間で決
定できるから、高速化が図れ、更に予めメモリ内に制御
出力のデータを記！させるため、任意の複雑な出カバタ
ーンを発生させることができ、更にメモリのデータのビ
ット数が出力の数となるため出力数を任意に決めること
ができるという効果を奏する。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図を示し、１はカウ
ンタ、２はメモリ、３，４はアドレスバス切り換え回路
３，４と、５，６はデータバス切り換え回路、７は出力
制御回路、８はＣＰＵである。 代理人　弁理士　石　１）長　七 第１図 出力 手続補正書（自発） 昭和６１年９月Ｓ日 昭和６１年特許１ｍ第９５２４０号 ２、発明の名称 カウンタ回路 ３、補正をする者 事件との関係　　特許出願人 住　所　大阪府門真市大字門真１０４８番地名称（５８
３）松下電工株式会社 代表者　　藤　　井　　白　　夫 ４、代理人 郵便番号　５３０ 住　所　大阪市北区梅田１丁目１２番１７号５、＠正命
令の日付 自　　発 ６、補正により増加する発明の数　なし（１）本願明細
書第６頁第５行〜同頁第９行の「そして・・・分周しで
ある。」を［クロックｃｌｏｃｋは例えばＱ、。で２−
１０に分周されているため例えばＣＰＵ８で処理可能な
速度がＩＫＨｚであれば本カウンタのｃｌｏｃｋは約Ｉ
ＭＨｚまで応答可能となる。」と訂正する。

Claims (1)

【特許請求の範囲】
1. （１）カウンタのカウント値をアドレスとし、その時の
   制御内容をデータとしてメモリに書き込む手段と、カウ
   ント中に上記カウンタの出力を上記メモリにアドレスと
   して与える手段と、このメモリの出力をその時のカウン
   タ値に対する制御出力として出力する手段と、これらの
   手段の動作を切り換え制御するＣＰＵのような制御手段
   とを備えたカウンタ回路において、上記メモリのアドレ
   スバスのビット数を越えるカウンタの上位桁の出力を上
   記制御手段に入力させるとともに、該上位桁の出力の周
   波数を制御手段の応答速度以下とし、この上位桁の出力
   の値に応じて制御手段が制御出力の外部出力を制御する
   ことを特徴とするカウンタ回路。