JPS62247448A - Ｐｒｏｍ内蔵型マイクロコンピユ−タ - Google Patents
Ｐｒｏｍ内蔵型マイクロコンピユ−タInfo
- Publication number
- JPS62247448A JPS62247448A JP61092630A JP9263086A JPS62247448A JP S62247448 A JPS62247448 A JP S62247448A JP 61092630 A JP61092630 A JP 61092630A JP 9263086 A JP9263086 A JP 9263086A JP S62247448 A JPS62247448 A JP S62247448A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- circuit
- selection
- prom
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＰＲＯＭ内蔵型マイクロコンピュータに関し
、特に外部からマイクロコンピュータ内部の回路の接続
状態の設定が可能なＰＲＯＭ内蔵型ｌチップ・マイクロ
コンピュータに関する。
、特に外部からマイクロコンピュータ内部の回路の接続
状態の設定が可能なＰＲＯＭ内蔵型ｌチップ・マイクロ
コンピュータに関する。
マスクＲＯＭ内蔵型マイクロコンピュータには、極力外
部の回路を節減する目的や、マイクロコンピュータへの
供給電圧と電圧の異なる外部回路との接続に対処する目
的で、入出力回路に種々の形式を備え、マスク・オプシ
ョンによりある一種の入出力回路型式が選択できるよう
にしたものがある。
部の回路を節減する目的や、マイクロコンピュータへの
供給電圧と電圧の異なる外部回路との接続に対処する目
的で、入出力回路に種々の形式を備え、マスク・オプシ
ョンによりある一種の入出力回路型式が選択できるよう
にしたものがある。
マイクロコンピュータ・システムのデバ・ソゲ・評価時
には、プログラム内容の変化が可能なため、デバ・ツク
するマスクＲＯＭ内蔵型マイクロコンピュータと同一ア
ーキテクチャのＦＲＯＭ内蔵型１チップマイクロコンピ
ュータが評価用チップとして利用されることが多い。と
ころが、マスクＲＯＭ内蔵型マイクロコンピュータの入
出力回路にマスク・オプションがあるにもかかわらず、
従来のＰＲＯＭ内蔵型マイクロコンピュータでは入出力
回路はある一種の回路型式に固定されていて、外部から
選択できなかった。
には、プログラム内容の変化が可能なため、デバ・ツク
するマスクＲＯＭ内蔵型マイクロコンピュータと同一ア
ーキテクチャのＦＲＯＭ内蔵型１チップマイクロコンピ
ュータが評価用チップとして利用されることが多い。と
ころが、マスクＲＯＭ内蔵型マイクロコンピュータの入
出力回路にマスク・オプションがあるにもかかわらず、
従来のＰＲＯＭ内蔵型マイクロコンピュータでは入出力
回路はある一種の回路型式に固定されていて、外部から
選択できなかった。
し発明が解決しようとする問題点〕
上述した従来のＰＲＯＭ内蔵型マイクロコンピュータは
、入出力回路型式が固定のため、デパック時には外付は
回路がイｚ・要となったり、場合によっては外付は回路
によっても対処できないなめ、マスクＲＯＭ内蔵型マイ
クロコンピュータとの簡単な差し換えができない欠点が
ある。例えば、回路型式がオープン・ドレイン又はコン
パレータ入力のいずれか一方の回路型式をマスク・オプ
ションで選択できる場合などでは、対応するＰＲＯＭ内
蔵型マイクロコンピュータにおいて、回路型式を一方に
固定すれば外付は回路によっても他方に対応できない。
、入出力回路型式が固定のため、デパック時には外付は
回路がイｚ・要となったり、場合によっては外付は回路
によっても対処できないなめ、マスクＲＯＭ内蔵型マイ
クロコンピュータとの簡単な差し換えができない欠点が
ある。例えば、回路型式がオープン・ドレイン又はコン
パレータ入力のいずれか一方の回路型式をマスク・オプ
ションで選択できる場合などでは、対応するＰＲＯＭ内
蔵型マイクロコンピュータにおいて、回路型式を一方に
固定すれば外付は回路によっても他方に対応できない。
また、ＰＬＡ出力をもつ場合では、従来のＰＲＯＭ内蔵
型マイクロコンピュータではＰＬＡ内部を外付けのＩＣ
で対応するか又は数種用意されたある固定のＰＬＡパタ
ーンから一種を選択することになり応用上非常に不便で
あった。
型マイクロコンピュータではＰＬＡ内部を外付けのＩＣ
で対応するか又は数種用意されたある固定のＰＬＡパタ
ーンから一種を選択することになり応用上非常に不便で
あった。
本発明の目的は外部から所定の回路型式を選択して使用
できるＰＲＯＭ内蔵型マイクロコンピュータを提供する
ことにある、 し問題点を解決するための手段〕 本発明のＩ’ＲＯＭ内蔵型マイクロコンピュータは、外
部からプログラム内容の設定が可能なプログラム・メモ
リと、中央処理部とを少なくとも備えたＰ ＲＯＭ内蔵
型マイクロコンピュータにおいて、前記プログラム・メ
モリと同一空間のアドレスをらち外部から内容の設定が
可能な選択用メモリと、前記選択用メモリの出力信号に
よって回路型式を選択される所定回路とを含んでなるも
のである。
できるＰＲＯＭ内蔵型マイクロコンピュータを提供する
ことにある、 し問題点を解決するための手段〕 本発明のＩ’ＲＯＭ内蔵型マイクロコンピュータは、外
部からプログラム内容の設定が可能なプログラム・メモ
リと、中央処理部とを少なくとも備えたＰ ＲＯＭ内蔵
型マイクロコンピュータにおいて、前記プログラム・メ
モリと同一空間のアドレスをらち外部から内容の設定が
可能な選択用メモリと、前記選択用メモリの出力信号に
よって回路型式を選択される所定回路とを含んでなるも
のである。
次に、本発明の実施例について図面を参照して説明する
。
。
第】図は本発明の一実施例の主要部のプロ・・ツク図で
ある。
ある。
この実施例は、外部からプログラム内容の設定が可能な
プログラム・メモリ５と、中央処理部１とを少なくとも
備えたＰ ＲＯＭ内蔵型マイクロコンビエータにおいて
、プログラム・メモリ５と同一空間のアドレスをもち外
部から内容の設定が可能な選択用メモリ７と、選択用メ
モリ７の出力信号である選択信号Ｓ１及びＳｌによって
それぞれプルアップ抵抗Ｒ１及びプルダウン抵抗Ｒ２を
選択される入力回路９とを含む１チ・ツブ・マイクロコ
ンピュータである。
プログラム・メモリ５と、中央処理部１とを少なくとも
備えたＰ ＲＯＭ内蔵型マイクロコンビエータにおいて
、プログラム・メモリ５と同一空間のアドレスをもち外
部から内容の設定が可能な選択用メモリ７と、選択用メ
モリ７の出力信号である選択信号Ｓ１及びＳｌによって
それぞれプルアップ抵抗Ｒ１及びプルダウン抵抗Ｒ２を
選択される入力回路９とを含む１チ・ツブ・マイクロコ
ンピュータである。
なお、入力回路９は一つ図示しであるが、必要に応じて
複数個設ければよい。
複数個設ければよい。
中央処理部１は内部バス２，３．４を介してプログラム
・メモリ５に記憶されたプログラムを読み出して実行す
る。プログラム・メモリ５の記憶内容は外部バス６、内
部バス３．４を介して設定される。
・メモリ５に記憶されたプログラムを読み出して実行す
る。プログラム・メモリ５の記憶内容は外部バス６、内
部バス３．４を介して設定される。
プログラム・メモリ５と選択用メモリ７は同一空間に割
り付けられており、通常のＰＲＯＭのプログラム・メモ
リ５をＯ番地がらｎ番地までに割付け、選択用メモリ７
を（ｎ＋１）番地に割付けておき、０番地から（ｎ＋１
）番地までプログラミングするという方法なとる。
り付けられており、通常のＰＲＯＭのプログラム・メモ
リ５をＯ番地がらｎ番地までに割付け、選択用メモリ７
を（ｎ＋１）番地に割付けておき、０番地から（ｎ＋１
）番地までプログラミングするという方法なとる。
選択用メモリ７の記憶内容は外部バス６、内部バス３，
４を介して設定される。選択信号Ｓｌ。
４を介して設定される。選択信号Ｓｌ。
Ｓｌがともに“０“ならば１〜ランジスタＱｌ。
Ｑ２はともにオフとなるからプルアップ抵抗Ｒ１゜プル
ダウン抵抗Ｒ２ともに選択されない、Ｓｌ（又はＳｌ）
が”１”、Ｓｌ（又はＳＬ＞が“０゛。
ダウン抵抗Ｒ２ともに選択されない、Ｓｌ（又はＳｌ）
が”１”、Ｓｌ（又はＳＬ＞が“０゛。
ならＲ１（又はＲ２＞が選択されプルアップ（又はプル
ダウン）抵抗付の入力回路が選択される６従って、合計
３つの回路型式の入力回路を選択できる。
ダウン）抵抗付の入力回路が選択される６従って、合計
３つの回路型式の入力回路を選択できる。
第２図は本発明の第２の実施例の主要部のプロ・ツク図
である。
である。
この実施例は、選択信号ＳＯの“１°′、“Ｏ゛に応じ
てそれぞれ通常の入力端子あるいは比較器入力端子とな
る入力回路８を有している。
てそれぞれ通常の入力端子あるいは比較器入力端子とな
る入力回路８を有している。
第３図は本発明の第３の実施例の主要部のブロック図で
ある。
ある。
この実施例において、出力回路１２は、Ｓｌ。
Ｓｌともに°’ Ｏ”ならば、トランジスタＱ６による
オープン・ドレイン型式の出力回路となり、Ｓｌが’Ｏ
”、Ｓ２が°゛１゛′ならばプルア・ツブ抵抗Ｒ３付き
の出力回路となり、Ｓｌが“°ｌパで８２が°°０°“
ならば、ＣＭＯ３出力回路となる。
オープン・ドレイン型式の出力回路となり、Ｓｌが’Ｏ
”、Ｓ２が°゛１゛′ならばプルア・ツブ抵抗Ｒ３付き
の出力回路となり、Ｓｌが“°ｌパで８２が°°０°“
ならば、ＣＭＯ３出力回路となる。
以上、入力回路と出力回路の場合について説明したが、
所定回路の種類は問わない。例えば、発振回路として、
ＣＲ発振器と水晶発振器とを選択できるようにしてもよ
い。
所定回路の種類は問わない。例えば、発振回路として、
ＣＲ発振器と水晶発振器とを選択できるようにしてもよ
い。
し発明の効果〕
以上説明したように本発明は、従来のＰＲＯＭ内蔵型マ
イクロコンピュータに最少のハードウェアを付加するこ
とにより、外部からＰＲＯＭのプログラミングと同方法
で、同時に、内部回路の接続状態の設定を行ない所定回
路の型式を選択できるため、マスク・オプション・をも
ったマスクＲＯＭ内蔵型マイクロコンピュータの評価用
として利用する際にも、従来のように外付は回路を用い
ずにすべてのマスク・オプションに対応できる効果があ
る。
イクロコンピュータに最少のハードウェアを付加するこ
とにより、外部からＰＲＯＭのプログラミングと同方法
で、同時に、内部回路の接続状態の設定を行ない所定回
路の型式を選択できるため、マスク・オプション・をも
ったマスクＲＯＭ内蔵型マイクロコンピュータの評価用
として利用する際にも、従来のように外付は回路を用い
ずにすべてのマスク・オプションに対応できる効果があ
る。
第１図ないし第３図はそれぞれ本発明の第１ないし第３
の実施例の主要部のプロ・ツク図である。 １・・・中央処理部、２，３．．４・・・内部ハス、５
・・・プログ）ム・メモリ、６・・・外部バス、７・・
・選択用メモリ、８・・・入力端子、９・・・入力回路
、１０・・・バッファ、１１・・・比較器、１２・・・
出力回路、１３・・・出力端子、■１・・・インバータ
、Ｑ１〜Ｑ４・・・ｎＭＯＳ ｔ−ラン′ジスタ、Ｑ５
・・・ｐＭＯ３＋−ランシでスタ、Ｑ６−Ｑ７・・・［
ｌＭＯＳトランジスタ、Ｒ１・・・ブルア・ツブ抵抗、
Ｒ２・・・プルダウン抵抗、Ｒ３・・・ブルア・ツブ抵
抗、ＳＯ〜Ｓ２・・・選択信号、ＶＤＤ・・・電ｉ［端
子、Ｖｒｅｆ・・・基準電圧。
の実施例の主要部のプロ・ツク図である。 １・・・中央処理部、２，３．．４・・・内部ハス、５
・・・プログ）ム・メモリ、６・・・外部バス、７・・
・選択用メモリ、８・・・入力端子、９・・・入力回路
、１０・・・バッファ、１１・・・比較器、１２・・・
出力回路、１３・・・出力端子、■１・・・インバータ
、Ｑ１〜Ｑ４・・・ｎＭＯＳ ｔ−ラン′ジスタ、Ｑ５
・・・ｐＭＯ３＋−ランシでスタ、Ｑ６−Ｑ７・・・［
ｌＭＯＳトランジスタ、Ｒ１・・・ブルア・ツブ抵抗、
Ｒ２・・・プルダウン抵抗、Ｒ３・・・ブルア・ツブ抵
抗、ＳＯ〜Ｓ２・・・選択信号、ＶＤＤ・・・電ｉ［端
子、Ｖｒｅｆ・・・基準電圧。
Claims (1)
- 外部からプログラム内容の設定が可能なプログラム・メ
モリと、中央処理部とを少なくとも備えたＰＲＯＭ内蔵
型マイクロコンピュータにおいて、前記プログラム・メ
モリと同一空間のアドレスをもち外部から内容の設定が
可能な選択用メモリと、前記選択用メモリの出力信号に
よつて回路型式を選択される所定回路とを含んでなるこ
とを特徴とするＰＲＯＭ内蔵型マイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61092630A JPS62247448A (ja) | 1986-04-21 | 1986-04-21 | Ｐｒｏｍ内蔵型マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61092630A JPS62247448A (ja) | 1986-04-21 | 1986-04-21 | Ｐｒｏｍ内蔵型マイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62247448A true JPS62247448A (ja) | 1987-10-28 |
Family
ID=14059761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61092630A Pending JPS62247448A (ja) | 1986-04-21 | 1986-04-21 | Ｐｒｏｍ内蔵型マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62247448A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01130394A (ja) * | 1987-11-17 | 1989-05-23 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH04140822A (ja) * | 1990-10-02 | 1992-05-14 | Nec Gumma Ltd | フレキシブルディスク装置のインターフェイス回路 |
-
1986
- 1986-04-21 JP JP61092630A patent/JPS62247448A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01130394A (ja) * | 1987-11-17 | 1989-05-23 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH04140822A (ja) * | 1990-10-02 | 1992-05-14 | Nec Gumma Ltd | フレキシブルディスク装置のインターフェイス回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198303B1 (en) | Configuration eprom with programmable logic | |
| KR0157142B1 (ko) | 집적회로의 버스 인터페이스회로 및 입출력 버퍼회로 | |
| US5606715A (en) | Flexible reset configuration of a data processing system and method therefor | |
| JPS62247448A (ja) | Ｐｒｏｍ内蔵型マイクロコンピユ−タ | |
| US4979172A (en) | Microcomputer | |
| JPH01296499A (ja) | 半導体集積回路装置 | |
| JPS62247447A (ja) | マイクロコンピユ−タ | |
| KR20000022877A (ko) | 제품 사양 재설정 기능을 갖는 반도체 집적 회로 및 그 제품 사양 설정 방법 | |
| JPS6022774B2 (ja) | 入出力端子制御方式 | |
| JPS59161752A (ja) | デ−タ処理システムにおける中央処理装置 | |
| KR920003271B1 (ko) | 마이컴의 제어에 의한 메모리 라이트 방지회로 | |
| JP2008083998A (ja) | 電子装置 | |
| JPS6017519A (ja) | 定電流回路 | |
| JP3045002B2 (ja) | 集積回路のモード設定回路 | |
| JPH0322157A (ja) | Ｒａｍのチップセレクト回路 | |
| JPH08278899A (ja) | 半導体集積装置 | |
| JPS5943765B2 (ja) | 半導体集積回路 | |
| JPH02214945A (ja) | 試験可能化信号を発生する試験モード可能化回路 | |
| KR960002332B1 (ko) | 이브이에이칩의 포트제어회로 | |
| JPH05282140A (ja) | マイクロコンピュータ | |
| KR19990040004A (ko) | 다기능의 입출력 구동 회로 | |
| JP2951131B2 (ja) | 発振回路 | |
| JPH039438A (ja) | 診断用回路 | |
| JPH01149158A (ja) | 半導体集積回路 | |
| JPH0561989A (ja) | シングルチツプマイクロコンピユータ |