JPH0561989A - シングルチツプマイクロコンピユータ - Google Patents

Abstract

(57)【要約】 【目的】 内蔵ＲＯＭモード品とＲＯＭレスモード品を
同一チップで兼用することのできるシングルチップマイ
クロコンピュータを提供することを目的とする。 【構成】 所定配線が切断されているか否かを検出して
論理値０又は１を出力する手段を備え、前記論理値の０
又は１に対応して内蔵ＲＯＭ、外部メモリからのプログ
ラム読み出しを選択する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シングルチップマイク
ロコンピュータに関し、特にチップ外部のメモリを直接
アドレス指定して、プログラムデータを得る機能を有す
るシングルチップマイクロコンピュータに関する。

【０００２】

【従来の技術】従来のシングルチップマイクロコンピュ
ーターの構成図を図４に示す。図４において、内蔵ＲＯ
Ｍ（リードオンリメモリ）２のプログラムにより動作す
る場合、プログラムカウンタ５からアドレス信号６がＲ
ＯＭ２に供給され、ユーザの作成したプログラムが記憶
されたＲＯＭ２の番地が指定される。指定されたＲＯＭ
２の番地のＲＯＭデータがセンスアンプ３を介して内蔵
ＲＯＭデータ４として内部バス７に出力される。ＣＰＵ
８は内部バス７上のデータ１１を取り込み、処理し、処
理したデータを内部バス７上に出力する。処理されたデ
ータは内部バス７を介してポート１２等の周辺部に伝達
される。内蔵されたＲＯＭ２のプログラムのデータによ
り動作するモードを内蔵ＲＯＭモードと呼ぶ。

【０００３】これに対して、シングルチップマイクロコ
ンピュータ１に内蔵されたＲＯＭ２のプログラムの使用
を禁止し、内蔵ＲＯＭ２のアドレス空間をシングルチッ
プマイクロコンピュータ１の外部に設けられた外部メモ
リ１４に解放し、外部メモリ１４のデータをプログラム
データとしてシングルチップマイクロコンピュータ１が
動作するモードをＲＯＭレスモードと呼ぶ。

【０００４】通常、データ幅が８ビット以上のシングル
チップマイクロコンピュータでは、内蔵ＲＯＭモードと
ＲＯＭレスモードとを同一のシリコンチップで切り替え
て使用できるように設計されている。以下、ＲＯＭレス
モードの動作について説明する。ＲＯＭレス制御信号発
生装置１０からＲＯＭレス制御信号９が出力され、プロ
グラムカウンタ５、センスアンプ３及びポート１２に入
力される。プログラムカウンタ５はＲＯＭレス制御信号
９に応答して、アドレス信号６を内部バス７に出力す
る。また、センスアンプ３は、このＲＯＭレス制御信号
９により、内部ＲＯＭデータ４の出力が禁止される。更
に、ポート１２は、内部バス７を介して伝達されたアド
レス信号６を外部メモリ信号線１３を介して外部メモリ
１４に供給する。外部メモリ１４は、そのアドレスに対
応するプログラムデータを外部メモリ信号線１３に出力
する。外部メモリ信号線１３上のプログラムデータは、
ポート１２及び内部バス７を介してＣＰＵ８に入力さ
れ、実行される。

【０００５】図５及び図６は、ＲＯＭレス制御信号発生
装置１０の第１の例である。この方式は、シリコンチッ
プを制作する複数のマスク工程のうち、１つの工程のマ
スクを２種類用意して、用途に応じて内蔵ＲＯＭモード
用チップとＲＯＭレスモード用チップとを拡散工程で作
り分ける方式である。図５及び図６のＲＯＭレス制御信
号９は論理素子１７の入力信号の電位レベルにより決定
され、その入力信号レベルをＶDDレベル１５にするかＧ
ＮＤレベル１６にするかをマスクにより作り分ける。図
７は、図５及び図６のマスク切り替え部を示す回路図で
ある。マスクＲＯＭ切り替え部１８のＡとＢとを結線す
るマスクを使用した場合には、図５になり、ＡとＣとを
結線するマスクを使用した場合には、図６になる。この
方式は、シリコンチップを制作する拡散工程において、
内蔵ＲＯＭモードシングルチップマイクロコンピュータ
（以下内蔵ＲＯＭモード品と呼ぶ）と、ＲＯＭレスモー
ドシングルチップマイクロコンピュータ（以下、ＲＯＭ
レスモード品と呼ぶ）とを作り分ける方式である。

【０００６】図８は、ＲＯＭレス制御信号発生装置１０
の第２の例である。この方式は、電極パッド１９の電位
レベルをシリコンチップ組み立て時に、結線してＧＮＤ
レベルに固定するか、結線せずにオープンにするかを切
り替えてＲＯＭレス制御信号９の電位レベルを決定する
方式である。電極パッド１９が組み立て時にオープンに
なっている場合には、内部信号２０をＶDDレベルからＧ
ＮＤレベルの順序で論理素子２１に入力することによ
り、Ａ点の電位はＶDDレベルに固定され、ＲＯＭレス制
御信号９はＶDDレベルになる。一方、電極パッド１９が
組み立て時に結線されてＧＮＤレベルに固定された場合
には、内部信号２０をＶDDレベルからＧＮＤレベルの順
序で論理素子２１に入力してもＡ点の電位はＧＮＤレベ
ルに固定され、ＲＯＭレス制御信号９はＧＮＤレベルに
なる。

【０００７】図９及び図１０は、図８のＲＯＭレス制御
信号発生装置１０を有するシングルチップマイクロコン
ピュータ１の組み立て図である。図９は電極パッド１９
を結線する場合の組み立て図である。図９において、電
極パッド２５はＧＮＤパッドで、リードワイヤ線２４に
よりＧＮＤ端子であるリードフレーム２３に結線され、
電極パッド１９もＧＮＤ端子にあたるリードフレーム２
３に結線される。リードフレーム２３には、電極パッド
１９と電極パッド２５の２点が結線されている。

【０００８】図１０は、電極パッド１９をリードフレー
ム２３と結線せずにオープンにする場合の組み立て図で
ある。ＧＮＤ端子であるリードフレーム２３には、ＧＮ
Ｄパッドの電極パッド２５とのみ結線される。

【０００９】図１１はＲＯＭレス制御信号発生装置１０
の第３の例である。この方式は、ＲＯＭレス制御信号９
の電位レベルを制御する専用の電極パッド２２を有する
方式である。図１２は図１１のＲＯＭレス制御信号発生
装置１０を有するシングルチップマイクロコンピュータ
１の組み立て図である。電極パッド２２はリードフレー
ム２３と１点で結線される。

【００１０】

【発明が解決しようとする課題】従来のシングルチップ
マイクロコンピュータでは、内蔵ＲＯＭモード品とＲＯ
Ｍレスモード品とを同一チップで兼用する場合には次の
ような問題点があった。第１の例の場合には、シリコン
チップを制作する拡散工程のマスク変更で対応するた
め、シリコンチップの拡散工程終了後に内蔵ＲＯＭモー
ド品とＲＯＭレスモード品の切り替えが不可能であり、
拡散工程は工期が長いため、ＲＯＭレスモード品の緊急
の需要に対応できない。また、内蔵ＲＯＭモード品は、
ユーザのプログラムを内蔵しているため、他のユーザに
販売することができない。このため、ユーザが必要とす
る以上にシリコンチップができた場合破棄することにな
り、無駄を生じるとともに、コスト面でも採算が取れな
いという問題がある。

【００１１】第２の例の場合には、シリコンチップ組み
立て時に内蔵ＲＯＭモード品とＲＯＭレスモード品の切
り替えをするために、第１の例のようにシリコンチップ
を破棄することはないが、組み立て上の制約がチップに
対して生じる。即ち、２点結線できるチップレイアウト
設計が必要であり、チップサイズが小さい場合や、ピン
数が多いために電極パッド数が多く、ＲＯＭレス制御用
の電位を決める電極パッドを配置する余地のないチップ
では、採用することができないという問題点があった。

【００１２】第３の例の場合には、ＲＯＭ内蔵モード品
とＲＯＭレスモード品の切り替え用に端子が１本必要に
なり汎用に使用できる端子が１本少なくなってしまうと
いう問題点があった。

【００１３】本発明はかかる問題点に鑑みてなされたも
のであって、内蔵ＲＯＭモード品とＲＯＭレスモード品
を同一チップで兼用することのできるシングルチップマ
イクロコンピュータを提供することを目的とする。

【００１４】

【課題を解決するための手段】本発明に係るシングルチ
ップマイクロコンピュータは、内蔵メモリ又は外部メモ
リに格納されたデータを読み出して動作するシングルチ
ップマイクロコンピュータにおいて、所定配線が切断さ
れているか否かを検出して論理値０又は１を出力する手
段と、前記論理値の０又は１に対応して前記内蔵メモリ
又は前記外部メモリからのデータ読み出しを選択する手
段とを備えたことを特徴とする。

【００１５】

【作用】本発明においては、所定配線が切断されている
か否かにより、論理値が０又は１を出力する手段が設け
られており、この手段の出力に対応して内蔵メモリ又は
外部メモリからのデータ読み出しを選択する。従って、
拡散処理工程終了後に、前記所定配線を切断し、又は切
断しないことにより、ＲＯＭレスモード品又は内蔵ＲＯ
Ｍモード品とすることができる。このため、チップサイ
ズ及びピン数等が制約されることがなく、内蔵ＲＯＭモ
ード品とＲＯＭレスモード品とを兼用することができ
る。

【００１６】

【実施例】以下、本発明の実施例を添付の図面を参照し
て説明する。

【００１７】図１は本発明の第１の実施例の回路図であ
る。図８と異なり、Ａ点は、電極パッド１９ではなく、
配線切り替え部２７を介してアルミニウム配線でチップ
内のＧＮＤレベル１６に接続されている。チップは拡散
処理工程を終了した時点では、内部信号２０をＶDDレベ
ルからＧＮＤレベルの順序で論理素子２１に入力しても
Ａ点の電位はＧＮＤレベルに固定され、ＲＯＭレス制御
信号９はＧＮＤレベルである。配線切断切り替え部２７
のアルミニウム配線をレーザトリマのようなミクロン単
位の精度を有する装置により切断することにより、Ａ点
の電位はＧＮＤレベルに固定されず、内部信号２０をＶ
DDレベルからＧＮＤレベルの順序で論理素子２１に入力
することによりＡ点の電位はＶDDレベルになり、ＲＯＭ
レス制御信号９は、ＶDDレベルになる。このように、Ｒ
ＯＭレス制御信号９がＧＮＤレベルの場合をＲＯＭレス
モード品となるようにシングルチップマイクロコンピュ
ータを構成すれば、内蔵ＲＯＭモード品をＲＯＭレスモ
ード品に変換でき、特別な電極パッドは不要となる。

【００１８】図２及び図３は夫々本発明の第２及び第３
の実施例の回路図である。シングルチップマイクロコン
ピュータの場合、メインの内蔵ＲＯＭの他に、Ｎチャン
ネルオープンドレインを有する製品の場合には、ＲＯＭ
コードオプションとしてプルアップ抵抗を拡散工程のＲ
ＯＭ固定マスクで選択接続する場合がある。

【００１９】図２はユーザがプルアップ抵抗接続を選択
した場合のＮチャンネルドレイン部の図であり、図３は
ユーザがプルアップ抵抗接続を選択しない場合のＮチャ
ンネルオープンドレイン部の図である。図２において、
Ａ点は配線切断切り替え部２７と、マスクＲＯＭオプシ
ョン切り替え部２８と、抵抗素子２９とを介してＶDDレ
ベル１５に接続されている。

【００２０】図３において、Ａ点はＶDDレベル１５と接
続されていない。通常、Ｎチャンネルオープンドレイン
は複数本有しており、ユーザによりプルアップ抵抗を接
続するかしないかは異なり、従って、抵抗接続の本数も
異なる。

【００２１】このＮチャンネルオープンドレインを有す
るシングルチップマイクロコンピュータの内蔵ＲＯＭ品
をＲＯＭレスモード品に変換するためには、プルアップ
抵抗の接続本数を限定する必要があり、通常は、プルア
ップ抵抗を非接続にする。チップの拡散処理工程が終了
した時点で、配線切断切り替え部２７のアルミニウム配
線をレーザトリマのような装置により切断することによ
りすべてのユーザのチップをＲＯＭレスモード品にする
ことが可能である。

【００２２】

【発明の効果】以上述べたように本発明は、内蔵ＲＯＭ
モード品のチップからＲＯＭレスモード品を作成する場
合に、拡散処理工程終了後にレーザトリマ等による配線
切断でＲＯＭレス制御信号を制御できるようにしたの
で、チップサイズ、ピン数に関係なくＲＯＭレスモード
品の作成が可能で、ＲＯＭレス制御端子も不要になり、
ユーザの必要数以上にできあがった内蔵ＲＯＭモード品
のチップもＲＯＭレスモード品にすることが可能になる
という効果を有する。

【図面の簡単な説明】

【図１】本発明の第１の実施例の回路図である。

【図２】本発明の第２実施例の回路図である。

【図３】本発明の第３実施例の回路図である。

【図４】シングルチップマイクロコンピュータの回路図
である。

【図５】従来のマスクＲＯＭ切り替えによるＲＯＭレス
制御信号発生部の回路図である。

【図６】従来のマスクＲＯＭ切り替えによるＲＯＭレス
制御信号発生部の回路図である。

【図７】図５及び図６に示すマスク切り替え部を示す回
路図である。

【図８】従来の組み立て切り替えによるＲＯＭレス制御
信号発生部の回路図である。

【図９】組み立て切り替えによるＲＯＭレス品の組み立
て図である。

【図１０】組み立て切り替えによるＲＯＭ内蔵品の組み
立て図である。

【図１１】ＲＯＭレス制御端子を有する場合のＲＯＭレ
ス制御信号発生部の回路図である。

【図１２】ＲＯＭレス制御端子を有する場合の組み立て
図である。

【符号の説明】

１；シングルチップマイクロコンピュータ ２；ＲＯＭ ３；センスアンプ ４；内部ＲＯＭデータ ５；プログラムカウンタ ６；アドレス信号 ７；内部バス ８；ＣＰＵ ９；ＲＯＭレス制御信号 １０；ＲＯＭレス制御信号発生装置 １１；データ １２；ポート １３；外部メモリ信号線 １４；外部メモリ １５；ＶDDレベル １６；ＧＮＤレベル １７，２１；論理素子 １８；マスクＲＯＭ切り替え部 １９，２２，２５，２６；電極パッド ２０；内部信号 ２３；リードフレーム ２４；リードワイヤ線 ２７；配線切断切り替え部 ２８；マスクＲＯＭオプション切り替え部 ２９；抵抗素子 ３０；Ｎチャンネルオープンドレイン ３１；ゲート信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】 内蔵メモリ又は外部メモリに格納された
   データを読み出して動作するシングルチップマイクロコ
   ンピュータにおいて、所定配線が切断されているか否か
   を検出して論理値０又は１を出力する手段と、前記論理
   値の０又は１に対応して前記内蔵メモリ又は前記外部メ
   モリからのデータ読み出しを選択する手段とを備えたこ
   とを特徴とするシングルチップマイクロコンピュータ。