KR840006093A - 다중 프로세서 컴퓨터 시스템 - Google Patents

다중 프로세서 컴퓨터 시스템 Download PDF

Info

Publication number
KR840006093A
KR840006093A KR1019830004607A KR830004607A KR840006093A KR 840006093 A KR840006093 A KR 840006093A KR 1019830004607 A KR1019830004607 A KR 1019830004607A KR 830004607 A KR830004607 A KR 830004607A KR 840006093 A KR840006093 A KR 840006093A
Authority
KR
South Korea
Prior art keywords
terminal
address
medium
addresses
terminals
Prior art date
Application number
KR1019830004607A
Other languages
English (en)
Other versions
KR910005325B1 (ko
Inventor
존 브람 데이비드 (외 3)
Original Assignee
오레그 이 · 엘버
웨스턴 일렉트릭 캄파니 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오레그 이 · 엘버, 웨스턴 일렉트릭 캄파니 인코포레이티드 filed Critical 오레그 이 · 엘버
Publication of KR840006093A publication Critical patent/KR840006093A/ko
Application granted granted Critical
Publication of KR910005325B1 publication Critical patent/KR910005325B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0692—Multiconfiguration, e.g. local and global addressing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)

Abstract

내용 없음

Description

다중 프로세서 컴퓨터 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 다중 컴퓨터 시스템의 블록도.
제2도는 제1도에 도시된 다중 프로세서 시스템의 논리적 배치에 대한 블록도.
제3도는 제1도에 도시된 다중 프로세서 시스템의 어드레스 공간에 대한 논리적 배선도.

Claims (10)

  1. 다중 프로세서 컴퓨터 시스템에 있어서, 상기 다중 프로세서 컴퓨터 시스템은 여러 단말기와 이들 단말기를 서로 연결하는 시스템 통신 매체를 포함하며, 상기 단말기 각각은 서로 관련되는 제1 및 제2다수 어드레스와, 상기 제1다수 어드레스의 제1어드레스와 상기 제2다수 어드레스의 제2어드레스를 각각 갖는 여러 요소와, 상기 여러 요소를 서로 연결시키는 단말기의 통신매체와, 상기 시스템 매체상에 존재하는 관련 단말기의 제1다수 어드레스로부터의 어드레스 검출에 응답하여 상기 시스템 매체를 관련 단말기의 단말기 매체에 연결시키는 제1인터페이스 수단을 포함하는데, 상기 각 단말기의 제1다수 어드레스의 어드레스는 각 단말기에 단독으로 존재하며 제2다수 어드레스의 어드레스는 각 단말기에 공통으로 존재하고, 상기 여러 요소는 최소한 하나의 다른 단말기에 배치되는 기능적 대응체 공통요소를 각각 갖는 다수의 공통 요소를 포함하고 상기 각각의 공통 요소와 이의 대응체 공통 요소는 서로 관련되는 동일한 제2의 어드레스를 가지며, 상기 여러 단말기중 최소한 두개의 단말기는 다른 단말기의 요소를 억세스하기 위해 또 다른 단말기 요소의 상기 제1어드레스를 시스템 매체상에 선택적으로 발생시키고 관련 단말기의 요소를 억세스 하기 위해 관련 단말기의 단말기 매체상에 존재하는 관련 단말기 요소의 상기 제2어드레스를 선택적으로 발생시키는 요소 억세싱 수단을 포함하는 것을 특징으로 하는 다중 프로세서 컴퓨터 시스템.
  2. 제1항에 의한 시스템에 있어서, 요소 억세싱 수단은 관련 단말기의 단말기 매체상에 다른 단말기 요소의 제1어드레스를 선택적으로 발생시키는 수단과 단말기 매체상의 다른 단말기의 제1다수 어드레스로부터의 어드레스 검출에 응답하여 시스템 매체를 관련 단말기의 단말기 매체에 연결시키는 제2인터페이스 수단을 구비하는 것을 특징으로 하는 다중 프로세서 시스템.
  3. 제2항에 의한 시스템에 있어서, 각 단말기의 요소는 제2인터페이스 수단이 단말기 매체를 시스템 매체로 연결시키는 것을 억제하기 위해 선택적으로 억세스되도록 응답하는 수단을 포함하는 것을 특징으로 하는 다중 프로세서 컴퓨터 시스템.
  4. 제1항에 의한 시스템에 있어서, 제2다수 어드레스의 각 어드레스는 제1다수 어드레스의 각 어드레스와 한쌍으로 이뤄지며, 각 제1인터페이스는 시스템 매체상에 존재하는 관련된 단말기의 제1다수 어드레스의 어드레스를 제2다수 어드레스로부터 쌍을 이룬 어드레스를 관련 단말기의 단말기 매체상에 발생시키는 수단을 포함하는 것을 특징으로 하는 다중 프로세서 컴퓨터 시스템.
  5. 제1항에 의한 시스템에 있어서, 각 단말기의 제1다수 어드레스는 관련 단말기를 식별하는 어드레스 부분에 각각 결합되는 제2다수 어드레스의 어드레스를 포함하는 것을 특징으로 하는 다중 프로세서 컴퓨터 시스템.
  6. 단말기와 같은 종류의 최소한 하나이상의 다른 단말기와 여러 단말기를 서로 연결하는 시스템 통신 매체를 포함하는 다중 프로세서 시스템용 단말기에 있어서, 상기 단말기는 단말기에만 단독으로 관련되는 제1다수 어드레스의 제1어드레스와 적어도 하나이상의 다른 단말기와 공통으로 관련되는 제2다수 어드레스의 제2어드레스를 서로 연관짓는 다수의 어드레스 요소와, 상기 여러 요소를 상호 연결시키는 단말기 통신 매체 및 시스템 매체상에 존재하는 제1다수 어드레스로부터의 어드레스를 검출하여 응답하여 단말기 매체를 다중 프로세서 시스템의 시스템 매체에 연결시키는 제1인터페이스 수단을 구비하여, 상기 여러 요소는 최소한 하나의 다른 단말기에 기능적 대응체 공통 요소를 갖도록 매치되는 다수의 공통요소를 포함하고, 상기 각 공통요소는 이와 관련되는 제2어드레스를 갖도록 배치되고, 상기 제2어드레스는 상기 대응체 공통 요소와 관련되는 것을 특징으로 하는 다중 프로세서 컴퓨터 시스템용 단말기.
  7. 제6항에 의한 단말기에 있어서, 상기 단말기는 다른 단말기의 요소를 억세스하c기 위해 다른 단말기 요소의 제1어드레스를 시스템 매체상에 선택적으로 발생시키고 관련 단말기의 요소를 억세스하기, 위해서 관련 단말기 요소의 제2어드레스를 선택적으로 발생시키는 요소 억세싱 수단을 포함하는 것을 특징으로 하는 다중 프로세서 컴퓨터 시스템용 단말기.
  8. 제7항에 의한 단말기에 있어서, 요소 억세싱 수단은 다른 단말기 요소의 제1어드레스를 선택적으로 발생시키는 수단과, 단말기 매체상에 존재하는 다른 단말기의 제1다수 어드레스로부터의 어드레스 검출에 응답하여 시스템 매체를 단말기 매체에 연결시키는 제2인터페이스 수단을 포함하는 것을 특징으로 하는 다중 프로세서 컴퓨터 시스템용 단말기.
  9. 제8항에 의한 단말기에 있어서, 상기 요소는 제2인터페이스 수단이 단말기 매체에 시스템 매채를 연결 시스템 매체를 단말기 매체에 연결시키는 것을 억제토록 선택적으로 억세스되게 응답하는 수단을 포함하는 것을 특징으로 하는 다중 프로세서 컴퓨터 시스템용 단말기.
  10. 제7항 또는 8항에 의한 단말기에 있어서, 제2다수 어드레스의 각 어드레스는 제1다수 어드레스의 어드레스와 한쌍으로 이뤄지며, 제1인터페이스 수단은 시스템 매체상에 존재하는 제1다수 어드레스의 어드레스를 제2다수 어드레스로부터 쌍을 이루는 어드레스로 변환시켜 쌍을 이룬 어드레스를 단말기 매체상에 발생시키는 수단을 포함하는 것을 특징으로 하는 다중 프로세서 컴퓨터 시스템용 단말기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019830004607A 1982-09-30 1983-09-29 다중 프로세서 컴퓨터 시스템 KR910005325B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/430,681 US4626634A (en) 1982-09-30 1982-09-30 Multiprocessor computing system featuring shared global control
US430681 1982-09-30

Publications (2)

Publication Number Publication Date
KR840006093A true KR840006093A (ko) 1984-11-21
KR910005325B1 KR910005325B1 (ko) 1991-07-25

Family

ID=23708575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830004607A KR910005325B1 (ko) 1982-09-30 1983-09-29 다중 프로세서 컴퓨터 시스템

Country Status (8)

Country Link
US (1) US4626634A (ko)
EP (2) EP0106556A1 (ko)
JP (1) JPH0713816B2 (ko)
KR (1) KR910005325B1 (ko)
CA (1) CA1193743A (ko)
DE (1) DE3373731D1 (ko)
GB (1) GB2127997B (ko)
WO (1) WO1984001452A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3300699C2 (de) * 1983-01-11 1985-12-19 Nixdorf Computer Ag, 4790 Paderborn Schaltungsanordnung zum Adressieren der jeweils ein Adreßvolumen aufweisenden Speicher mehrerer datenverarbeitender Einrichtungen in einem Mehrprozessorsystem mit Systembus
EP0179981B1 (en) * 1984-10-26 1992-08-26 International Business Machines Corporation Data processing apparatus with fixed address space and variable memory
GB2175421B (en) * 1985-05-13 1989-11-29 Singer Link Miles Ltd Computing system
JPH06103460B2 (ja) * 1985-11-19 1994-12-14 ソニー株式会社 プログラム転送方式
US4747127A (en) * 1985-12-23 1988-05-24 American Telephone And Telegraph Company, At&T Bell Laboratories Customer programmable real-time system
US4727575A (en) * 1985-12-23 1988-02-23 American Telephone And Telegraph Company, At&T Bell Laboratories State control for a real-time system utilizing a nonprocedural language
US5038320A (en) * 1987-03-13 1991-08-06 International Business Machines Corp. Computer system with automatic initialization of pluggable option cards
IT1228728B (it) * 1989-03-15 1991-07-03 Bull Hn Information Syst Sistema multiprocessore con replicazione di dati globali e due livelli di unita' di traduzione indirizzi.
EP0490980B1 (en) * 1989-09-08 1999-05-06 Auspex Systems, Inc. Multiple facility operating system architecture
US10361802B1 (en) 1999-02-01 2019-07-23 Blanding Hovenweep, Llc Adaptive pattern recognition based control system and method
US8352400B2 (en) 1991-12-23 2013-01-08 Hoffberg Steven M Adaptive pattern recognition based controller apparatus and method and human-factored interface therefore
US5805902A (en) * 1993-07-02 1998-09-08 Elonex I.P. Holdings, Ltd. Structure and method for issuing interrupt requests as addresses and for decoding the addresses issued as interrupt requests
AU703388B2 (en) * 1994-10-31 1999-03-25 Intel Corporation Method and apparatus for exchanging data, status and commands over an hierarchical serial bus assembly using communication packets
US7904187B2 (en) 1999-02-01 2011-03-08 Hoffberg Steven M Internet appliance system and method
EP1188294B1 (en) 1999-10-14 2008-03-26 Bluearc UK Limited Apparatus and method for hardware implementation or acceleration of operating system functions
GB2366426B (en) * 2000-04-12 2004-11-17 Ibm Coprocessor data processing system
US7457822B1 (en) 2002-11-01 2008-11-25 Bluearc Uk Limited Apparatus and method for hardware-based file system
US8041735B1 (en) 2002-11-01 2011-10-18 Bluearc Uk Limited Distributed file system and method
US7541603B2 (en) * 2006-09-27 2009-06-02 Asml Netherlands B.V. Radiation system and lithographic apparatus comprising the same
US8520683B2 (en) * 2007-12-18 2013-08-27 Qualcomm Incorporated Managing communications over a shared medium

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3710324A (en) * 1970-04-01 1973-01-09 Digital Equipment Corp Data processing system
CA1080318A (en) * 1975-10-14 1980-06-24 Daren R. Appelt Communication bus coupler
US4276594A (en) * 1978-01-27 1981-06-30 Gould Inc. Modicon Division Digital computer with multi-processor capability utilizing intelligent composite memory and input/output modules and method for performing the same
AT354783B (de) * 1978-02-07 1980-01-25 Bruno Dr Buchberger Programmierbare schaltung zur datenverarbeitung
US4205373A (en) * 1978-05-22 1980-05-27 Ncr Corporation System and method for accessing memory connected to different bus and requesting subsystem
US4253144A (en) * 1978-12-21 1981-02-24 Burroughs Corporation Multi-processor communication network
US4315310A (en) * 1979-09-28 1982-02-09 Intel Corporation Input/output data processing system
US4308581A (en) * 1979-09-28 1981-12-29 Motorola Inc. Single step system for a microcomputer
US4322792A (en) * 1979-12-14 1982-03-30 Burroughs Corporation Common front-end control for a peripheral controller connected to a computer
JPS5932811B2 (ja) * 1980-02-22 1984-08-11 株式会社日立製作所 デ−タ伝送システムおよびバスカプラ

Also Published As

Publication number Publication date
EP0120914B1 (en) 1987-09-16
GB8325246D0 (en) 1983-10-26
CA1193743A (en) 1985-09-17
JPS59501764A (ja) 1984-10-18
KR910005325B1 (ko) 1991-07-25
DE3373731D1 (en) 1987-10-22
GB2127997A (en) 1984-04-18
EP0120914A1 (en) 1984-10-10
EP0106556A1 (en) 1984-04-25
WO1984001452A1 (en) 1984-04-12
US4626634A (en) 1986-12-02
JPH0713816B2 (ja) 1995-02-15
GB2127997B (en) 1986-03-26

Similar Documents

Publication Publication Date Title
KR840006093A (ko) 다중 프로세서 컴퓨터 시스템
KR900015010A (ko) 멀티 프로세서 시스템을 사용한 데이터 베이스 프로세싱 시스템
KR840006532A (ko) 개량된 멀티프로세서 멀티시스템 통신 회로망
EP0179981B1 (en) Data processing apparatus with fixed address space and variable memory
US4695948A (en) Bus to bus converter using a RAM for multiple address mapping
KR960015237A (ko) 데이타 캐쉬 어레이 및 그를 이용한 데이타 캐슁 방법 및 데이타 처리 시스템
KR930023841A (ko) 다중버스 아키텍쳐
JPS55134459A (en) Data processing system
CA2255584A1 (en) Method for testing and mitigating shared memory contention in multi-processor systems
KR870011537A (ko) 어드레스 변환을 사용한 데이타 처리 시스템
KR890017615A (ko) 멀티포트 캐시메모리를 가지는 멀티프로세서 시스템
KR860007597A (ko) 멀티 프로세서 시스템
KR960024986A (ko) 정보 처리 장치
KR910014837A (ko) 화상 신호 처리 회로
KR950020178A (ko) 정보 처리 장치
KR880014472A (ko) 원칩 마이크로 콤퓨터
KR930008614A (ko) 튜얼포트램을 이용한 통신시스템
SU903849A1 (ru) Устройство сопр жени с пам тью
KR940000989A (ko) Ibm-pc와 연결하여 사용할 수 있는 범용 신경망 보드
KR870008457A (ko) 분산제어 구조에서의 프로세서간 통신회로
JPH0233649A (ja) マルチマスタプロセッサ装置
KR920010454A (ko) 퍼스컴을 이용한 노드 분기 및 제어장치
KR930014039A (ko) 계층적 캐시 시스템의 보조캐시 제어기
KR910012928A (ko) 컴퓨터의 메모리 확장 시스템
JPS6395558A (ja) アドレス変換装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030630

Year of fee payment: 13

EXPY Expiration of term