JPH0233649A - マルチマスタプロセッサ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はコンピュータシステムで複数個のマスタプロセ
ッサ間で大量のデータの通信を行うようなマルチマスタ
プロセッサ装置に関するものである。

従来の技術 従来の複数個のマスタプロセッサ間でのデータ通信は、
入出力ポートを介して通信するかシステムのメモリ空間
にメモリをマツピングして共有メモリとしてその上で通
信するかの・どちらかでちった。

以下図面を参照しながら、上述した従来のマルチマヌタ
プロセッサシステムでのデータ通信装置の一例について
説明する。第６図は従来の入出力ポートを介してデータ
通信するマルチマスタプロセッサ装置のブロック図を示
すものである。第５図において１１ａ、ｂはＣＰＵ、１
２ａ　、ｂはローカルメモリ、１８ａ、ｂは内部パス、
４１ａ。

ｂは入出力ポート、４２は通信回線である。

従来の入出力ポートを介してデータ通信するマルチマス
タプロセッサ装置は、次のようにしてデータを通信する
。まず、ＣＰＵ１１ａはローカルメモ！Ｊ１２ａの内容
を読込んで入出カポ−）４１ａに書込む。データは通信
回線４２を通シ、他方の入出カポ−）４１　ｂはそれを
内部に取込む。他方のＣＰＵ１１ｂは入出力ポート４１
ｂにデータが到着したことを割込みまたは入出力ポート
４１　ｂをポーリングすることで知シ、入出力ポート４
１ｂからデータを読込んでローカルメモリ１２ｂＫ書込
む。以上で１ワードの通信が終了する。

また、第６図は従来の共有メモリを介してデータ通信す
るマルチマスタプロセッサ装置のブロック図を示すもの
である。第６図において１１はＣＰＵ、１２はローカル
メモリ、１３は共有メモリ、１６は外部バスコントロー
ラ、１６は内部バス、１７はｊロセッサユニット、１８
は外部システムバス、６１は共有メモリコントローラで
アル。

従来の共有メモリを介してデータ通信するマルチマスタ
プロセッサ装置は、次のようにしてデータを通信する。

まず、システムの構成を説明する。ＣＰＵ１１からプロ
セッサユニット１７内のメモリマツプを見ルト、ローカ
ルメモリ１２と共有メモリ１３の両方がアクセスできる
ようになっており、一方性部システム全体１８からプロ
セッサユニット１７を見ると共有メモリ１３がメモリマ
ツピングされているようになっている。そのコントロー
ルをするのが、共有メモリコントローラ６１である。ま
た共有メモリコントローラ６１は、プロセッサユニット
１７が複数個システムバス１８に接続された場合、各プ
ロセッサユニット１７内の共有メモリ１３が同一アドレ
スにマツピングされないように相互に調整をしたり、Ｃ
ＰＵ１１と外部のプロセッサユニット１７がシステム全
体１８を介シテ同時に共有メモリ１３の同じアドレスを
アクセスしないように調整をしたりする。すなわち、プ
ロセッサユニット１７が複数個システム全体１８に接続
された場合、一つのプロセッサユニ７）１７内のＣＰＵ
１１から見たシステム全体のメモリマツプは第７図のよ
うになる。プロセッサユニット１７の共有メモリ１３が
プロセッサユニットの台数分の領域と、自分のローカル
メモリ１２の領域とになる。

このような構成で、一つのプロセッサユニット１７は、
任意のプロセッサユニット１７内の共有メモリ１３を直
接アクセスすることができる。データ通信は、メモリ間
のデータ・リードライトで簡単に行える。

発明が解決しようとする課題 上記のホードを介する方法では、マスタプロセッサとス
レーブプロセッサの両方のプロセッサを通信処理にあて
るためのオーバヘッドが問題になる。それを解決するた
めに通信専用のハードウェアを作った場合はハードウェ
アの規模の拡大が問題である。

また、共有メモリを介する方法では、大量のデータを通
信する場合はマツピングする共有メモリの容量が増大し
、しかもプロセッサ数が増大するとシステムメモリ空間
に納まりきらなくなる点が問題である。

課題を解決するための手段 上記問題点を解決するだめに、本発明の装置では、シス
テムメモリ空間上の固定の領域に、マスフッ’口（＝ソ
サが選択した一つのスレーブプロセッサの持つメモリを
共有メモリとしてマツピングし、マスタプロセッサがリ
ードライトできるように機能を追加したアドレスデコー
ダを各プロセッサが、そしてそのメモリ空間をだれが使
用しているかというマスク権がどのプロセッサにあるか
を示す共有メモリの所有権フラグをシステム内に一つ備
えている。

作　　用 本発明ｔｄ、マルチマスタプロセッサシステムでマスク
権を取ったプロセッサと二つ以上のスレーブプロセッサ
間のデータ通信を、少量のハードウェアを追加しただけ
で、大量のデータの通信が可能になる。

実施例 以下本発明の実施例のマルチマスタプロセッサ装置によ
るデータ通信の原理について図面を参照しながら説明す
る。ブロック図を第１図に示す。

第１図において、１１はＣＰＵ、１２はローカルメモリ
、１３は共有メモリ、１４はプロセッサセレクタ、１６
は外部パスコントローラ、１６は内部バス、１才はプロ
セッサユニット、１８は外部システムバス、１９は共有
メモリ所有権フラグである。

以上のように構成されたマルチマスタプロセッサ装置に
ついて、以下第１図を用いてその動作を説明する。ＣＰ
Ｕ１１からはローカルメモリ１２と共有メモリ１３がメ
モリマツピングされ見ることができる。次に、別のプロ
セッサユニット１７がマスタプロセッサ権を取シ、外部
システムバス１８を使って共有メモリ１３をアクセスす
る手順ノ説明ヲｔ−る。プロセッサユニット１７は、共
有メモリ所有権フラグ１９を調べ、どのプロセッサにも
所有権がないことがわかると、共有メモリ所有権フラグ
１９に所有権を取ったことを占込んでマスク権を取った
のち、プロセッサセレクタ１４内のプロセッサセレクト
レジスタへ、アクセスしようとする共有メモリ１３があ
るプロセッサユニット１７の通し番号を書込まねばなら
ない。そうすることによシ、共有メモリ１３はシステム
メモリマツプ内にマツピングされ、マスクのプロセッサ
ユニット１７はアクセスができるようになる。

このときのシステムメモリマツプ、すなわちマスクのプ
ロセッサユニット１７内のＣＰＵ１１から見たメモリマ
ツプは第４図に示すようになる。このようにマツピング
されたメモリ空間を使い、マスクのプロセッサユニット
１７はメモリ転送でデータ通信を行う。

次に、共有メモリ所有権フラグ１９の内部について図面
を参照しながら説明する。ブロック図を第２図に示す。

第２図において、ｅｌはフラグレジスタで、６２はフラ
グコントローラ、１８は外部システムバステアル。

以上のように構成された共有メモリ所有権フラグ１９に
ついて、以下第２図を用いてその動作を説明する。外部
システムバス１８によって、各プロセッサはフラグレジ
スタ６１をアクセスする。

フラグレジスタｅ１がおいていれば、フラグが取れたと
いう情報を外部システムバス１８に返すが、既にどれか
別のプロセッサによってフラグが取られた後であれば、
フラグコントローラ６２がフラグレジスタ６１へのアク
セスを禁止し、既にどれか別のプロセッサによってフラ
グが取られたという清報を外部システムバス１８に返す
。そして共有メモリの使用の必要がなくなったプロセッ
サはフラグ解除のアクセスをフラグコントローラ６２に
行い、フラグコントローラ６２はそれ以降のフラグレジ
スタ６１のアクセスを許可する。

次に、プロセッサセレクタ１４の内部について図面を参
照しながら説明する。ブロック図を第３図に示す。第３
図において、２１はデータバス、２２はプロセッサセレ
クトレジスタ、２３は一致検出器、２４はプロセッサ識
別番号レジスフ、２５はアドレスバス、２６はアドレス
デコーダ、２７はアドレノマップレジスタ、２８はアド
レスマツピング制御線、２９はメモリセレクト信号線で
ある。

以上のように構成されたマルチマスタプロセッサ装置に
ついて、以下第３図を用いてその動作を説明する。アド
レスデコーダ２８は内部のＣＰＵ１１からのアクセス時
にはアドレスバス２５をデコードし、アドレスマツプレ
ジスタ２了にアラかシメ設定したローカルメモリ１２、
共有メモリ１３の空間にマツピングする。一方外部シス
テムバス１８から共有メモリ１３を普通にアクセスにき
たときはマツピングしないようになっている。外部シス
テムバス１８から共有メモリ１３をアクセスする場合は
、プロセッサセレクトレジスタ２２にプロセッサユニッ
ト１７の通し番号、プロセッサ識別番号を書込む。する
とあらかじめプロセッサ識別番号レジスフ２４に登録さ
れていた識別番号と一致検出器２３で比較され、同一で
あればアドレスマツピング制御線２８に信号が出る。ア
ドレスマツピング制御線２８に信号が出ているとアドレ
スデコーダ２６は共有メモリ１３をシステムメモリにマ
ツピングされるようにメモリセレクト信号線２９に信号
を出す。

このようなプロセッサセレクタ１４が各プロセッサユニ
ット１７に存在し、各プロセッサセレクタ１４内のプロ
セッサセレクトレジスタ２２がンＺテムメモリマノプ上
で同一アドレノにマンピングされていると、第４図のよ
うにプロセッサセレクトレジスタに書込まれたプロセッ
サ識別番号に対応するプロセッサユニットの共有メモリ
領域がシステムメモリ空間の固定アドレスにマツピング
されるようになる。この方法では、共有メモリ１３の容
量を大きくしても、またプロセッサユニット１７の数が
増大し共有メモリ１３の総容量が大きくなってもマツプ
プロセッサシステムに大量な変更を加えずに簡単に対応
できる。

発明の効果 以上のように本発明は、マルチマスタプロセッサ装置で
のプロセッサ間通信時に両方のプロセッサを通信処理に
あてるためのオーバヘッドがなく、少ないハードウェア
の規模で、大量のデータの通信時やプロセッサ数が増大
時のシステムメモリ空間の設計簡略に効果がある。

【図面の簡単な説明】

第１図は本発明の全体のブロック図、第２図は第１′図
中の共有メモリ所有権フラグの詳細なブロック図、第３
図は第１図中のプロセッサセレクタの詳細なブロック図
、第４図は本発明のシステムメモリマツプ図、第６図は
従来の実現方法の一例である入出力ポートを使用したと
きのシステムのブロック図、第６図は従来の実現方法の
一例である共有メモリを使用したときのシステムのブロ
ック図、第７図は従来の実現方法の一例である共有メモ
リを使用したときのシステムメモリマツプ図である。 １１・・・・・・ＣＰＵ、１２・・・・・・ローカルメ
モリ、１３・・・・・・共有メモリ、１４・・・・・・
プロセッサセレクタ、１５・・・・・・外部ハスコント
ローラ、１６・・・・・・内部ハス、１７・・・・・・
プロセッサユニット、１８・・・・・・外部システムバ
ス、１９・・・・・・共有メモリ所有権フラグ、２１・
・・・・・データバス、２２・・・・・・プロセッサセ
レクトレジスタ、２３・・・・・・一致検出器、２４・
・・・・・プロセッサ識別番号レジスタ、２６・・・・
・・アドレスバス、２６・・・・・・アドレスデコーダ
、２了・・・・・・アドレスマツプレジスタ、２８・・
・・・・アドレスマツピング制御線、２９・・・・・メ
モリセレクト信号線、４１ａ、ｂ・・・・・・入出力ボ
ート、４２・・・・・・通信回線、６１０００１．。 共有メモリコントローラ、ｅｌ・・・・・フラグレジス
タ、６２・・・・・フラグコントローラ。 代理人の氏名　弁理士　粟　野　重　孝　ほか１名／δ
−−−、４．ｔ、　ｇシス子ムバス２５−　　アドレス
バス ？３ ｉ 第 図 第 図

Claims (1)

【特許請求の範囲】
1. システム内に一つの共有メモリ所有権を意味するフラグ
   と、各プロセッサごとに自ら固有のプロセッサ識別番号
   をあらかじめ記憶しておく第１のレジスタと、各プロセ
   ッサごとに外部マスタプロセッサから指示されるプロセ
   ッサ識別番号を記憶する第２のレジスタと、各プロセッ
   サごとに前記第１、第２のレジスタ内容を比較して一致
   を検出する一致検出器と、各プロセッサごとにこの一致
   検出器と連動して内部メモリのアドレスマッピングをす
   るアドレスデコーダとを備えるマルチマスタプロセッサ
   装置。