KR970055454A - 지연회로 - Google Patents

지연회로 Download PDF

Info

Publication number
KR970055454A
KR970055454A KR1019960072418A KR19960072418A KR970055454A KR 970055454 A KR970055454 A KR 970055454A KR 1019960072418 A KR1019960072418 A KR 1019960072418A KR 19960072418 A KR19960072418 A KR 19960072418A KR 970055454 A KR970055454 A KR 970055454A
Authority
KR
South Korea
Prior art keywords
delay
delay circuit
variable
variable delay
elements
Prior art date
Application number
KR1019960072418A
Other languages
English (en)
Other versions
KR100264641B1 (ko
Inventor
마코토 기쿠치
Original Assignee
나카누마 쇼오
안도오 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나카누마 쇼오, 안도오 덴키 가부시키가이샤 filed Critical 나카누마 쇼오
Publication of KR970055454A publication Critical patent/KR970055454A/ko
Application granted granted Critical
Publication of KR100264641B1 publication Critical patent/KR100264641B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Networks Using Active Elements (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
지연회로
2. 발명이 해결하려고 하는 기술적 과제
동일신호에 대하여, 복수의 가변지연회로를 가질때의 회로규모를 작게한다.
3. 발명의 해결방법의 요지
가변지연회로 f1은, 각각 지연량 x의 버퍼게이트 i가 직렬로 접속된 지연회로소자 a 및 그 입출력을 선택하는 셀렉터 e로서 이루어지는 n-1단의 가변지연부를 직력접속하여 구성한다. 각 단의 지연회로소자 a의 지연소자수는, 최종단으로 부터 순차로 2i-1(i은 단수)개로 한다. 다른 가변지연회로 f2내지 fm은, 가변지연회로 f1의 초단 가변지연부에서의 최대 지연량을 가지는 지연회로소자 an1을 공유하고, 그 지연회로소자 an1의 입출력을 선택출력하는 셀렉터 en2내지 enm와, 지연소자 i가 직렬로 접속된 지연회로소자 a 및 그 지연회로소자 a의 입출력을 선택출력하는 셀렉터 e로서 이루어지는 n-2단의 가변지연부를 직렬접속하여 구성한다. 각 단의 지연회로소자 a의 지연소자수는, 최종단으로부터 순차로 2i-1(i는 단수)개로 한다.
4. 발명의 중요한 용도
가변지연회로의 회로규모를 작게하는데 사용함.

Description

지연회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는, 본 발명의 바람직한 실시예에 의한 지연회로의 회로구성의 블록도이다.

Claims (3)

  1. 가변스텝 x로 가변폭 x×2n(n: 0이상의 정수)의 복수의 가변지연회로 f1내지 fm를 병렬로 갖추고, 각각 1개의 신호(A)를 입력하여 각각 임의의 지연량을 부여하는 지연회로에 있어서,상기 복수의 가변지연회로 f1
    내지 fm중, 하나의 가변지연회로 f1의 최대지연량을 가지는 지연량 x×2n-1용 지연회로소자(an1)를 다른 가변지연회로 f2내지 fm가 공유하도록 한 것을 특징으로 하는 지연회로.
  2. 제 1 항에 있어서, 상기 복수의 가변지연회로 f1내지 fm중의 하나인 가변지연회로 f1는, 각각 동일한 지연량 x를 가지는 지연소자(i)가 직렬로 접속된 지연회로소자(a) 및 그 지연회로소자(a)의 입출력을 선택 출력하는 셀렉터(e)로서 이루어지는 n-1단의 가변지연부를 직렬 접속하여 구성되며, 각 가변지연부에서의 지연회로소자(a)의 지연소자수를 최종단으로 부터 순서적으로 2i-1(i는 단수)개로 하고, 다른 가변지연회로 f2내지 fm는,
    상기 한 가변지연회로 f1의 초단 가변지연부에서의 지연회로소자(an1)를 공유하며, 그 지연회로소자(an1)의 입출력을 선택출력하는 셀렉터(en2∼enm)와, 상기 지연소자(i)가 직렬로 접속된 지연회로소자(a) 및 그 지연회로소자(a)의 입출력을 선택출력하는 셀렉터(e)로서 이루어지는 n-2단의 가변지연부를 직렬접속하여 구성되고, 각 가변지연부에서의 지연회로소자(a)의 지연소자수를 최종단으로 부터 순서적으로 2i-1(i는 단수)개로 하도록 한 것을 특징으로 하는 지연회로.
  3. 제 2 항에 있어서, 상기 지연소자(i)로 버퍼게이트를 사용함을 특징으로 하는 지연회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960072418A 1995-12-26 1996-12-26 지연회로 KR100264641B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7351609A JPH09181581A (ja) 1995-12-26 1995-12-26 遅延回路
JP351609 1995-12-26

Publications (2)

Publication Number Publication Date
KR970055454A true KR970055454A (ko) 1997-07-31
KR100264641B1 KR100264641B1 (ko) 2000-09-01

Family

ID=18418432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960072418A KR100264641B1 (ko) 1995-12-26 1996-12-26 지연회로

Country Status (3)

Country Link
US (1) US5923199A (ko)
JP (1) JPH09181581A (ko)
KR (1) KR100264641B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990078371A (ko) * 1998-03-30 1999-10-25 다카노 야스아키 펄스지연회로및펄스제어회로
KR100385405B1 (ko) * 1998-03-26 2003-05-23 산요 덴키 가부시키가이샤 펄스 폭 제어 회로

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW298686B (ko) 1995-04-25 1997-02-21 Hitachi Ltd
US6255847B1 (en) * 1998-05-21 2001-07-03 Lattice Semiconductor Corporation Programmable logic device
US6229336B1 (en) 1998-05-21 2001-05-08 Lattice Semiconductor Corporation Programmable integrated circuit device with slew control and skew control
US7233185B2 (en) * 2003-10-10 2007-06-19 Atmel Corporation Vernier circuit for fine control of sample time

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0476585B1 (en) * 1990-09-18 1998-08-26 Fujitsu Limited Electronic device using a reference delay generator
JP2731875B2 (ja) * 1991-07-31 1998-03-25 株式会社アドバンテスト 可変遅延回路
JPH0645889A (ja) * 1992-07-27 1994-02-18 Advantest Corp 可変遅延回路
JP3135748B2 (ja) * 1993-06-21 2001-02-19 株式会社東芝 表示データ駆動用集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385405B1 (ko) * 1998-03-26 2003-05-23 산요 덴키 가부시키가이샤 펄스 폭 제어 회로
KR19990078371A (ko) * 1998-03-30 1999-10-25 다카노 야스아키 펄스지연회로및펄스제어회로

Also Published As

Publication number Publication date
JPH09181581A (ja) 1997-07-11
US5923199A (en) 1999-07-13
KR100264641B1 (ko) 2000-09-01

Similar Documents

Publication Publication Date Title
US5162666A (en) Transmission gate series multiplexer
KR960702643A (ko) 동적 논리코어에 동적으로 상호접속된 필드 프로그램 가능 논리장치(field programmable logic device with dynamic interconnections to a dynamic logic core)
KR930002917A (ko) 가변 클럭 분주 회로
Du et al. The Hamiltonian property of consecutive-d digraphs
KR910003486A (ko) 비트 순서 전환 장치
KR970055454A (ko) 지연회로
US6255879B1 (en) Digital programmable delay element
US6861877B2 (en) Circuit to independently adjust rise and fall edge timing of a signal
KR950034256A (ko) 반도체 장치의 입력회로
KR910014800A (ko) 배럴 시프터
KR960025705A (ko) 챠지 펌프회로
KR960006247A (ko) 주파수 변환 회로
KR970063930A (ko) 가변 지연회로와 이것을 사용한 링 발진기 및 펄스폭 가변회로
KR970068365A (ko) 통신제어장치 및 그것을 사용한 통신시스템
KR920017361A (ko) Ic 시험장치의 논리비교회로
KR970029772A (ko) 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로
US4739195A (en) Mosfet circuit for exclusive control
KR900008190B1 (ko) 반도체집적회로장치
KR950009297A (ko) 데이타 선택 회로
CN219164540U (zh) 一种延时链路、锁相环及电子设备
KR970004864A (ko) 병렬 입력/직렬 출력 장치 및 그 방법
KR970004648A (ko) 클럭신호 선택 출력회로
KR0172508B1 (ko) 비트 시리얼 디지틀 정렬기
KR910021050A (ko) 디코더 회로
KR940009848A (ko) 광역 배럴 시프터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060525

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee