KR970004864A - 병렬 입력/직렬 출력 장치 및 그 방법 - Google Patents

병렬 입력/직렬 출력 장치 및 그 방법 Download PDF

Info

Publication number
KR970004864A
KR970004864A KR1019950015901A KR19950015901A KR970004864A KR 970004864 A KR970004864 A KR 970004864A KR 1019950015901 A KR1019950015901 A KR 1019950015901A KR 19950015901 A KR19950015901 A KR 19950015901A KR 970004864 A KR970004864 A KR 970004864A
Authority
KR
South Korea
Prior art keywords
bit
output
outside
receiving
significant bit
Prior art date
Application number
KR1019950015901A
Other languages
English (en)
Other versions
KR0164097B1 (ko
Inventor
전준현
전기호
Original Assignee
조백제
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조백제, 한국전기통신공사 filed Critical 조백제
Priority to KR1019950015901A priority Critical patent/KR0164097B1/ko
Priority to US08/664,172 priority patent/US5828906A/en
Priority to JP8155346A priority patent/JP2859850B2/ja
Publication of KR970004864A publication Critical patent/KR970004864A/ko
Application granted granted Critical
Publication of KR0164097B1 publication Critical patent/KR0164097B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은 병렬 입력/직렬 출력 장치 및 방법에 관한 것으로, 가변길이 부호기내에서 부호 비트를 병렬로 입력받아 직렬로 출력하는 병렬 입력/직렬 출력 장치 및 그 방법을 제공하기 위하여, 가변 길이 부호기의 표에서 부호 비트가 있는 것과 있지 않은 것을 구분하여 부호 비트가 있는 경우에는 절대값만을 순서대로 표에 기억시키고, 부호 비트가 없는 경우에는 최상위 비트를 마지막으로 하고 나머지는 순서대로 표에 기억시킨 후에 최상위 비트 다음 비트로부터 순서대로 직렬 출력하고 카운터값이 1이 되면 마지막 비트로서 최상위 비트를 출력하여 사용되는 소자의 수를 약 절반으로 줄일 수 있고, 이에 따라 주소 복호기의 크기를 절반으로 줄일 수 있으며, 동작 속도를 향상시킬 수 있는 효과가 있다.

Description

병렬 입력/직렬 출력 장치 및 그 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 병렬 입력/직렬 출력 장치의 구성도

Claims (4)

  1. 외부로부터 최상위 비트 워드(Wn)를 입력받아 래치하여 출력하는 래치 수단(11); 외부로부터 상기 최상위 비트를 제외한 비트 워드(Wn-1~W0)를 입력받아 순차적으로 쉬프트하여 최상위 비트 다음 비트부터 출력하는 다수의 쉬프팅 수단(12); 외부로부터 비트 워드 길이를 입력받아 카운터하여 카운터 값이 소정의 값이 되면 선택 신호를 출력하는 카운팅 수단(13); 상기 쉬프팅 수단(12)의 출력을 입력받아 직렬로 외부에 출력시킨 후에 상기 카운팅 수단(13)의 선택 신호에 따라 상기 래치 수단(11)의 출력을 외부로 출력하는 다중화 수단(14)을 구비하는 것을 특징으로 하는 병렬/직렬 출력 장치.
  2. 제1항에 있어서, 상기 카운팅 수단(13)은, 카운터 값이 1이 되면 선택 신호를 출력하는 것을 특징으로 하는 병렬 입력/직렬 출력 장치.
  3. 외부로부터 최상위 비트 워드(Wn)를 입력받아 래치하여 출력하는 래치 수단(11); 외부로부터 상기 최상위 비트를 제외한 비트 워드(Wn-1~WO)를 병렬로 입력받아 순차적으로 쉬프트하여 최상위 비트 다음 비트부터 출력하는 다수의 쉬프팅 수단(12); 외부로부터 비트 워드 길이를 입력받아 카운터하여 카운터 값이 소정의 값이 되면 선택 신호를 출력하는 카운팅 수단(13); 및 상기 쉬프팅 수단(12)의 출력을 입력받아 직렬로 외부에 출력시킨 후에 상기 카운팅 수단(13)의 선택 신호에 따라 상기 래치 수단(11)의 출력을 외부로 출력하는 다중화 수단(14)을 구비하는 것을 특징으로 하는 병렬 입력/직렬 출력 장치에 적용되는 방법에 있어서, 비트 워드를 수신하여 부호 비트가 있는지를 판단하는 제1단계(21,22); 상기 제1단계(21,22) 수행 후, 부호 비트가 없는 경우에는 워드의 최하위 비트를 최상의 비트로 재배치한 후에 최상위 비트를 마지막으로 하고 나머지는 순서대로 표에 기억시키는 제2단계(23,24); 상기 제1단계(21,22) 수행 후, 부호 비트가 있는 경우에는 워드를 재배치 하지 않고 부호 비트를 최상위 비트로 한 후에 절대값만을 순서대로 표에 기억시키는 제3단계(25,26); 및 상기 표에 기억시키는 과정을 수행한 후에 최상위 비트(Wn)를 제외하고 다음 비트부터(Wn-1)순서대로 쉬프트하여 직렬 출력한 후에 상기 카운팅 수단(13)의 값이 소정의 값이 되면 선택 신호에 따라 최상위 비트를 출력하는 제4단게(27,28)를 포함하는 것을 특징으로 하는 병렬 입력/직렬 출력 방법.
  4. 제3항에 있어서, 상기 제4단계(27,28)의 소정의 카운터 값은, 1인 것을 특징으로 하는 병렬 입력/직렬 출력 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950015901A 1995-06-15 1995-06-15 병렬 입력 / 직렬 출력 장치 및 그 방법 KR0164097B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950015901A KR0164097B1 (ko) 1995-06-15 1995-06-15 병렬 입력 / 직렬 출력 장치 및 그 방법
US08/664,172 US5828906A (en) 1995-06-15 1996-06-14 System for sequentially shifting bits from the next one of the most significant bit and then outputting the most significant bit according a selection signal
JP8155346A JP2859850B2 (ja) 1995-06-15 1996-06-17 並列入力／直列出力装置および並列入力／直列出力方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950015901A KR0164097B1 (ko) 1995-06-15 1995-06-15 병렬 입력 / 직렬 출력 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR970004864A true KR970004864A (ko) 1997-01-29
KR0164097B1 KR0164097B1 (ko) 1999-01-15

Family

ID=19417231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950015901A KR0164097B1 (ko) 1995-06-15 1995-06-15 병렬 입력 / 직렬 출력 장치 및 그 방법

Country Status (3)

Country Link
US (1) US5828906A (ko)
JP (1) JP2859850B2 (ko)
KR (1) KR0164097B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6125406A (en) * 1998-05-15 2000-09-26 Xerox Corporation Bi-directional packing data device enabling forward/reverse bit sequences with two output latches
US6765926B1 (en) * 2000-03-30 2004-07-20 Cisco Technology, Inc. Bit rearranging unit for network data, method for rearranging bits, and software for enabling the same
RU2656824C2 (ru) * 2016-04-22 2018-06-06 Михаил Вячеславович Ушаков Универсальный асинхронный конвертор параллельного цифрового кода

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765013A (en) * 1972-06-23 1973-10-09 Us Navy Self synchronous serial encoder/decoder
JPH0799812B2 (ja) * 1990-03-26 1995-10-25 株式会社グラフイックス・コミュニケーション・テクノロジーズ 信号符号化装置および信号復号化装置、並びに信号符号化復号化装置
JPH04185119A (ja) * 1990-11-20 1992-07-02 Matsushita Electric Ind Co Ltd 可変長符号化装置
JPH0580982A (ja) * 1991-09-19 1993-04-02 Nec Corp 絶対値回路
JPH07202714A (ja) * 1993-12-28 1995-08-04 Nec Ic Microcomput Syst Ltd パラレル・シリアル・データ変換回路
JP2604546B2 (ja) * 1994-05-19 1997-04-30 日本電気アイシーマイコンシステム株式会社 可変長符号の復号化処理装置

Also Published As

Publication number Publication date
JP2859850B2 (ja) 1999-02-24
KR0164097B1 (ko) 1999-01-15
US5828906A (en) 1998-10-27
JPH0918352A (ja) 1997-01-17

Similar Documents

Publication Publication Date Title
US3675211A (en) Data compaction using modified variable-length coding
KR930701882A (ko) 새로운 확산 스펙트럼 코덱 장치 및 방법
KR930020997A (ko) 디지탈 통신시스템용 가변길이 코드워드 디코드
KR940006020A (ko) 가변장-코드로 엔코드된 신호의 디코딩 장치
JP3007819B2 (ja) データ圧縮用検索装置
KR950024069A (ko) 가변길이 코드 디코딩장치
KR970014351A (ko) 가변 길이 복호화 장치
KR960036749A (ko) 가변길이 복호화 장치
KR970029836A (ko) 반도체기억장치 및 그의 액세스방법
KR950009434A (ko) 순환 여유검사(crc) 동기 장치
KR970004864A (ko) 병렬 입력/직렬 출력 장치 및 그 방법
KR970012754A (ko) 반도체 메모리 및 그 기입 방법
US7256715B1 (en) Data compression using dummy codes
KR940017121A (ko) 가변길이부호 복호장치
KR900016888A (ko) 배율기 회로
KR970055454A (ko) 지연회로
KR960036748A (ko) 가변길이 복호화 장치
KR100268832B1 (ko) 효율적 면적의 가변길이 코덱 장치
KR940023099A (ko) 데이타의 직/병렬변환방법 및 장치
KR950010382A (ko) 가변 길이코드 디코더에서의 롬 테이블 선택 회로
KR970056027A (ko) 개인통신 시스템용 역인터리빙장치
KR970016899A (ko) 키검색방법
KR920005510A (ko) 숫자키를 이용한 영자 입력방법
JPH06131150A (ja) 符号化装置
KR940020833A (ko) 데이타 신장회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100906

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee