KR930002917A - 가변 클럭 분주 회로 - Google Patents

가변 클럭 분주 회로 Download PDF

Info

Publication number
KR930002917A
KR930002917A KR1019920012362A KR920012362A KR930002917A KR 930002917 A KR930002917 A KR 930002917A KR 1019920012362 A KR1019920012362 A KR 1019920012362A KR 920012362 A KR920012362 A KR 920012362A KR 930002917 A KR930002917 A KR 930002917A
Authority
KR
South Korea
Prior art keywords
clock
input
gate
distributing
distributing means
Prior art date
Application number
KR1019920012362A
Other languages
English (en)
Other versions
KR950012054B1 (ko
Inventor
사또루 소노베
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR930002917A publication Critical patent/KR930002917A/ko
Application granted granted Critical
Publication of KR950012054B1 publication Critical patent/KR950012054B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

내용 없음.

Description

가변 클럭 분주 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 가변 클럭 분주 회로의 구성을 도시하는 블럭 다이어그램,
제2도는 제1도에 도시한 가변 클럭 분주 회로의 분주기의 특정예를 도시하는 개략적인 다이어그램,
제3도는 제1도에 도시한 가변 클럭 분주 회로의 스위칭 회로의 특정예를 도시하는 다이어그램,
제4도는 제1도에 도시한 가변 클럭 분주 회로의 동작을 나타내는 타이밍도.

Claims (9)

  1. 입력으로서 전단의 분주 수단의 출력을 다음단의 분주 수단에 분기하는 어떤 분주 수단에 의해 입력 클럭을 분주하는 복수개의 분주 수단, 클럭 입력의 위상을 상기 복수개의 분주 수단에 기본 클럭에 기초하여 동기화시키는 동기화 수단 및 상기 복수개의 분주 수단의 클럭 출력의 하나를 선택적으로 출력하는 스위칭 수단으로 구성되는 가변 클럭 분주 회로.
  2. 제1항에 있어서, 상기 동기화 수단이 상기 분주 수단의 하나에 각각 대응하는 복수개의 AND게이트가 제공되어 상기 기본 클럭 및 전단까지의 모든 분주 수단의 출력을 상기 AND게이트에 입력하는 가변 클럭 분주 회로.
  3. 제1항에 있어서, 상기 동기화 수단이 상기 분주 수단의 하나에 각각 대응하고 동수의 입력 단자를 갖는 복수개의 AND게이트가 제공되어 상기 기본 클럭 및 전단까지의 모든 분주 수단의 출력을 상기 AND게이트에 입력하고 공통의 정전원을 상기 AND게이트의 나머지 입력 단자에 입력시키는 가변 클럭 분주 회로.
  4. 제3항에 있어서, 상기 AND게이트의 입력 단자의 갯수가 분주 수단의 개수와 같도록 고안된 가변 클럭 분주 회로.
  5. 기본 클럭을 소정의 분주비로 분주하기 위한 제1분주 수단 및(n-1)번째 분주 수단의 출력을 분기하여 입력하기 위한 n번째 분주 수단을 포함하는 n개의 분주 수단, 클럭 입력의 위상을 상기 복수개의 분주 수단에 기본 클럭에 기초하여 동기화시키기 위한 동기화 수단 및 상기 복수개의 분주 수단의 클럭 출력의 하나를 선택적으로 출력하는 스위칭 수단으로 구성되는 가변 클럭 분주 회로.
  6. 제5항에 있어서, 상기 동기화 수단은 지연을 갖는 상기 기본 클럭을 상기 제1분주 수단에 입력하기 위한 버퍼 수단 및 상기 제2에서 n번째 분주 수단까지의 분주 수단의 하나에 각각 대응하는 복수개의 AND게이트로 구성되고 기본 클럭 및 전단까지의 모든 분주 수단의 출력을 입력시키는 가변 클럭 분주 회로.
  7. 제6항에 있어서, 상기 버퍼 수단 및 복수개의 AND게이트가 동일한 신호 지연을 갖도록 고안되는 가변 클럭 분주 회로.
  8. 제5항에 있어서, 상기 동기화 수단은 상기 분주 수단의 하나에 각각 대응하고 동수이 입력 단자를 갖는 복수개의 AND게이트가 제공되어 상기 기본 클럭 및 전단까지의 모든 분주 수단의 출력을 상기 AND게이트에 입력하고, 공통의 정전원을 상기 AND게이트의 나머지 입력 단자에 입력시키는 가변 클럭 분주 회로.
  9. 제8항에 있어서, 상기 AND게이트의 입력 단자의 갯수가 분주 수단의 갯수와 같은 가변 클럭 분주 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920012362A 1991-07-11 1992-07-11 가변 클럭 분주 회로 KR950012054B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17083691A JP2745869B2 (ja) 1991-07-11 1991-07-11 可変クロック分周回路
JP91-170836 1991-07-11

Publications (2)

Publication Number Publication Date
KR930002917A true KR930002917A (ko) 1993-02-23
KR950012054B1 KR950012054B1 (ko) 1995-10-13

Family

ID=15912234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920012362A KR950012054B1 (ko) 1991-07-11 1992-07-11 가변 클럭 분주 회로

Country Status (5)

Country Link
US (1) US5389826A (ko)
EP (1) EP0522551B1 (ko)
JP (1) JP2745869B2 (ko)
KR (1) KR950012054B1 (ko)
DE (1) DE69227608T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431805B1 (ko) * 2002-05-16 2004-05-17 뮤텔테크놀러지 주식회사 단일 칩 시스템의 클럭신호 발생회로 및 방법
KR100474789B1 (ko) * 1995-12-12 2005-06-22 톰슨 콘슈머 일렉트로닉스, 인코포레이티드 동기화신호발생회로및압축된비디오신호처리장치

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3467880B2 (ja) * 1994-12-26 2003-11-17 ソニー株式会社 クロック信号発生装置
JPH08234865A (ja) * 1995-02-24 1996-09-13 Canon Inc マイクロコンピュータを有する機器
US5684434A (en) * 1995-10-30 1997-11-04 Cypress Semiconductor Erasable and programmable single chip clock generator
US5960405A (en) * 1997-02-05 1999-09-28 Fox Enterprises, Inc. Worldwide marketing logistics network including strategically located centers for frequency programming crystal oscillators to customer specification
US5952890A (en) * 1997-02-05 1999-09-14 Fox Enterprises, Inc. Crystal oscillator programmable with frequency-defining parameters
JP2923882B2 (ja) * 1997-03-31 1999-07-26 日本電気株式会社 クロック供給回路を備える半導体集積回路
KR100239430B1 (ko) * 1997-08-22 2000-01-15 김영환 가변 비정수배 분주회로
JPH11231967A (ja) 1998-02-17 1999-08-27 Nec Corp クロック出力回路
US6236251B1 (en) * 1998-03-04 2001-05-22 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit with multiple selectively activated synchronization circuits
US6459313B1 (en) * 1998-09-18 2002-10-01 Lsi Logic Corporation IO power management: synchronously regulated output skew
US6188255B1 (en) 1998-09-28 2001-02-13 Cypress Semiconductor Corp. Configurable clock generator
JP2002041452A (ja) * 2000-07-27 2002-02-08 Hitachi Ltd マイクロプロセッサ、半導体モジュール及びデータ処理システム
US6956922B2 (en) * 2001-09-28 2005-10-18 Intel Corporation Generating non-integer clock division
JP3995142B2 (ja) * 2001-11-12 2007-10-24 沖電気工業株式会社 半導体集積回路
KR100507875B1 (ko) * 2002-06-28 2005-08-18 주식회사 하이닉스반도체 지연고정루프에서의 클럭분주기 및 클럭분주방법
US6894551B2 (en) * 2003-09-05 2005-05-17 Micron Technology, Inc. Multiphase clock generators
US7337335B2 (en) * 2004-12-21 2008-02-26 Packet Digital Method and apparatus for on-demand power management
US7228446B2 (en) 2004-12-21 2007-06-05 Packet Digital Method and apparatus for on-demand power management
US8073042B1 (en) 2005-04-13 2011-12-06 Cypress Semiconductor Corporation Recursive range controller
US7233188B1 (en) * 2005-12-22 2007-06-19 Sony Computer Entertainment Inc. Methods and apparatus for reducing power consumption in a processor using clock signal control
US7339405B2 (en) * 2006-02-02 2008-03-04 Mediatek, Inc. Clock rate adjustment apparatus and method for adjusting clock rate
JP2010282399A (ja) * 2009-06-04 2010-12-16 Renesas Electronics Corp クロック切替回路
JP5631135B2 (ja) * 2010-09-28 2014-11-26 日本電波工業株式会社 多出力水晶発振器
JP5613605B2 (ja) 2011-03-28 2014-10-29 ルネサスエレクトロニクス株式会社 クロック生成回路、それを用いたプロセッサシステム、及びクロック周波数制御方法
US8704559B2 (en) * 2012-02-21 2014-04-22 Mediatek Singapore Pte. Ltd. Method and system for synchronizing the phase of a plurality of divider circuits in a local-oscillator signal path
KR102002466B1 (ko) * 2013-05-20 2019-07-23 에스케이하이닉스 주식회사 디지털 카운터
US11042180B1 (en) * 2020-03-20 2021-06-22 Arm Limited Detecting irregularities in an input clock signal

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500909A (en) * 1982-01-21 1985-02-19 Victor Company Of Japan, Ltd. Synchronizing signal generating apparatus
JPS62285122A (ja) * 1986-06-03 1987-12-11 Nec Corp クロツクパルス発生回路
JPH0752214B2 (ja) * 1986-06-03 1995-06-05 株式会社精工舎 分周テスト機能付集積回路
JP2643146B2 (ja) * 1987-05-14 1997-08-20 ソニー株式会社 マイクロコンピュータのクロック生成回路
JPH0778698B2 (ja) * 1988-04-28 1995-08-23 松下電器産業株式会社 クロック発生回路
US5043596A (en) * 1988-09-14 1991-08-27 Hitachi, Ltd. Clock signal supplying device having a phase compensation circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474789B1 (ko) * 1995-12-12 2005-06-22 톰슨 콘슈머 일렉트로닉스, 인코포레이티드 동기화신호발생회로및압축된비디오신호처리장치
KR100431805B1 (ko) * 2002-05-16 2004-05-17 뮤텔테크놀러지 주식회사 단일 칩 시스템의 클럭신호 발생회로 및 방법

Also Published As

Publication number Publication date
JPH0519892A (ja) 1993-01-29
EP0522551A2 (en) 1993-01-13
JP2745869B2 (ja) 1998-04-28
KR950012054B1 (ko) 1995-10-13
DE69227608D1 (de) 1998-12-24
DE69227608T2 (de) 1999-06-24
EP0522551A3 (en) 1993-07-21
US5389826A (en) 1995-02-14
EP0522551B1 (en) 1998-11-18

Similar Documents

Publication Publication Date Title
KR930002917A (ko) 가변 클럭 분주 회로
US4951303A (en) High speed digital programmable frequency divider
KR910008965A (ko) 가변 분주기
KR900007189A (ko) 논리 집적회로
KR950016009A (ko) 지연-로크-루프 기반 클럭 신서사이저
KR970051253A (ko) 동기 지연라인을 이용한 디지탈 지연 동기 루프 회로
KR920704428A (ko) 고속 프리스케일러
KR920007348A (ko) 가변분주장치
KR970024568A (ko) 위상 조정 회로, 그 회로를 포함하는 시스템 및 위상 조정 방법
KR960006247A (ko) 주파수 변환 회로
KR920003658A (ko) 논리비교회로
KR920017361A (ko) Ic 시험장치의 논리비교회로
KR960042421A (ko) 푸리에변환 연산장치 및 방법
JPS6130450B2 (ko)
JPS63290408A (ja) 高速可変分周器
KR970055454A (ko) 지연회로
KR200161731Y1 (ko) 다중 채널 선택 장치
SU1197068A1 (ru) Управл ема лини задержки
KR940010773A (ko) 지연 회로
KR950000205Y1 (ko) 디지탈신호 지연회로
KR860008687A (ko) 지속기간-감지 디지탈 신호 게이트
KR900005703A (ko) 분주회로
KR940023021A (ko) 이중 클럭시스템의 클럭신호 선택장치
KR930022764A (ko) 전전자 교환기의 망동기 입력 기준 클럭 선택 및 분주회로
RU1830527C (ru) Устройство дл синхронизации вычислительной системы

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021008

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee