KR920007348A - 가변분주장치 - Google Patents

가변분주장치 Download PDF

Info

Publication number
KR920007348A
KR920007348A KR1019910015636A KR910015636A KR920007348A KR 920007348 A KR920007348 A KR 920007348A KR 1019910015636 A KR1019910015636 A KR 1019910015636A KR 910015636 A KR910015636 A KR 910015636A KR 920007348 A KR920007348 A KR 920007348A
Authority
KR
South Korea
Prior art keywords
variable
stage
output
division
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019910015636A
Other languages
English (en)
Other versions
KR950003018B1 (ko
Inventor
노부유끼 아다찌
가쯔오 야마시따
아끼하루 이노우에
Original Assignee
도미오까 겡이찌로
니혼무센 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP23738790A external-priority patent/JP2572302B2/ja
Priority claimed from JP23738690A external-priority patent/JPH0783257B2/ja
Application filed by 도미오까 겡이찌로, 니혼무센 가부시끼가이샤 filed Critical 도미오까 겡이찌로
Publication of KR920007348A publication Critical patent/KR920007348A/ko
Application granted granted Critical
Publication of KR950003018B1 publication Critical patent/KR950003018B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

내용 없음

Description

가변분주장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 입력신호를 2와 3으로 분주하는 가변분주단을 구성하는 2스케일 계수(factor)프리 스케일러 구조를 나타내는 블럭도,
제2도는 제1도에 나타낸 2스케일 계수 프리스케일러를 1열로 복수단 배치하여 구성한 가변분주장치의 블럭도,
제3도는 본 발명의 제1실시예에 따른 가변분주장치의 구성을 나타내는 블럭도.

Claims (12)

  1. 가변분주장치에 있어서, 각각이 분주비를 어떤 것으로 부터 다른 것으로 바꾸기 위한 설정입력신호의 논리레벨에 의거하여 입력클럭 펄스주파수를 2 및 3 분주하는 종속접속된 복수단의 가변분주단들로 이루어진 가변분주 네트워크; 및 제2단째의 가변분주단 이후의 상기 가변분주 네트워크의 가변분주단들의 각 출력들이 소정패턴인지 아닌지를 검출하고, 상기 가변분주 네트워크의 제1단째의 가변분주단에 인가되는 설정입력신호를 (+1)한 분주비에 의한 분주에 대한 결정을 하는 지시신호가 입력될때 상기 제1단째의 가변분주단이 클럭신호주파수를 3분주하도록 하는 전환레벨로 설정하는 게이팅(gating) 수단을 구비함을 특징으로 하는 가변분주장치.
  2. 제1항에 있어서, 상기 가변분주단들 각각은 입력으로서 클럭펄스가 공급되는 제1 및 제2D플립플롭들, 설정입력신호와 상기 제2D플립플롭의 Q출력을 입력으로 하고 출력이 상기 제1D플립플롭에 공급되는 NOR게이트, 그리고 상기 제1D플립플롭의 Q출력과 상기 제2D플립플롭의출력을 입력으로 하고 출력 이 상기 제2D플립플롭에 공급되는 OR 게이트를 구비하는 가변분주장치.
  3. 제1항에 있어서, 상기 게이팅 수단은 복수개의 OR 게이트들을 포함하여 제3단째의 가변분주단 이후의 상응하는 각각의 가변분주단들 출력들이 모두 논리 “0”레벨임을 검출하는 가변분주장치.
  4. 제1항에 있어서, 상기 게이팅 수단은 제2단째의 가변분주단 출력의 역과 상기 제3단째의 가변분주단 이후의 상응하는 가변분주단들의 모든 출력들이 논리 “0”레벨임을 검출하는 상기 OR 게이트들의 각 출력이 공급되는 NOR 게이트를 포함하는 가변분주장치.
  5. 제1항에 있어서, 상기 게이팅 수단은 지시신호를 발전시키기 위해 사용되는 인버터를 또한 포함하고 상기 NOR 게이트에는 상기 인버터의 출력, 상기 제2단째 가변분주단 출력의 역, 상기 제3단째 가변분주단 이후의 상응하는 가변분주단들의 모든 출력들이 논리 “0”레벨임을 검출하는 상기 OR 게이트들의 각 출력이 공급되는 가변분주장치.
  6. 제1항에 있어서, 상기 게이팅 수단은 제4단째의 가변분주단 이후의 각 가변분주단들의 출력들이 모두 논리 "0"레벨임을 검출하는 제1 OR 게이트와, 상기 제3단째의 가변분주단 출력의 역과 상기 제1 OR 게이트의 츨력이 공급되는 제2 OR 게이트를 포함하는 가변분주장치.
  7. 제1항에 있어서, 상기 게이팅 수단은 지시신호를 반전시키기 위해 사용된 상기 인버터의 출력, 상기 제3단째의 가변분주단의 출력의 역과 상기 제4단째의 가변분주단 이후의 각 가변분주단들의 모든 출력이 논리 "0"레벨임을 검출하는 상기 제1 OR 게이트의 출력, 및 상기 제2단째의 가변 분주단 출력이 공급되는 NOR 게이트를 포함하는 가변분주장치.
  8. 가변 분주장치에 있어서, 각각이 제1 및 제2신호 각각이 소정논리레벨인 간격동안에 입력클럭펄스주파수를 2 및 3분주하는 종속접속된 복수단의 가변분주단들로 이루어진 가변분주 네트워크; 제1논리회로로서, 그 출력은 설정입력(Do)와 (+1)한 가변분주비에 의한 분주에 대한 결정을 하기 위한 지시신호중 어느 하나 혹은 양자 모두가 입력될때 클럭펄스주파수를 3분주하는 것에 대한 결정을 하기 위한 본리레벨로 설정되고, 상기 출력이 제1신호로서 상기 가변분주 네트워크의 제1단째의 가변분주단에 입력되는 제1논리회로; 상기 설정입력(Do)과 상기 지시신호 모두가 입력될때 제2단째의 가변분주단 이후의 상기 가변분주 네트워크의 소정 수의 가변분주단들의 출력들을 저지하는 제2논리회로, 그리고 상기 제2논리회로의 출력이 공급되는 게이팅 수단으로, 제2단째의 가변분주단 이후의 상기 가변분주 네트워크의 가변분주단들 각각의 출력들이 소정 패턴임을 검출하고, 상기 게이팅 수단의 출력은 제1단째의 가변분주단에 인가되는 제2신호로서 사용되는 게이팅 수단을 구비하는 가변분주장치.
  9. 제8항에 있어서, 상기 가변분주단들 각각은 입력으로서 클럭펄스가 공급되는 제1 및 제2 D 플립플롭들, 각각이 설정입력신호로 역할하는 상기 제1 및 제2신호를 입력으로 하는 제1 OR게이트, 상기 제1 OR 게이트의 출력과 상기 제2D플립플롭의 Q출력을 입력으로 하고 출력이 상기 제1D플립플롭에 공급되는 NOR게이트, 그리고 상기 제1D플립플롭의 Q출력과 상기 제2D플립플롭의출력을 입력으로 하고 출력이 상기 제2D플립플롭에 공급되는 제2 OR게이트를 구비하는 가변분주장치.
  10. 제8항에 있어서, 상기 게이팅 수단은 복수개의 OR게이트들을 포함하여 제3단째의 가변분주단 이후의 상응하는 각각의 가변분주단을 출력들이 모두 논리 “0”레벨임을 검출하는 가변분주장치.
  11. 제8항에 있어서, 상기 게이팅 수단은 상기 제2단째의 가변분주단 이후의 가변분주단들의 출력들 각각의 패턴이 1(H) 임을 검출하는데 사용되는 가변분주장치.
  12. 제8항에 있어서, 상기 게이팅 수단은 상기 제2단째의 가변 분주단이후의 가변분주단들의 출력들 각각의 패턴이 2(H) 임을 검출하는데 사용되는 가변분주장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910015636A 1990-09-07 1991-09-07 입력신호주파수를 선택된 분주비에 의해 분주하기 위한 가변분주장치 Expired - Fee Related KR950003018B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2-237387 1990-09-07
JP23738790A JP2572302B2 (ja) 1990-09-07 1990-09-07 可変分周装置
JP2-237386 1990-09-07
JP90-237386 1990-09-07
JP23738690A JPH0783257B2 (ja) 1990-09-07 1990-09-07 可変分周装置
JP90-237387 1990-09-07

Publications (2)

Publication Number Publication Date
KR920007348A true KR920007348A (ko) 1992-04-28
KR950003018B1 KR950003018B1 (ko) 1995-03-29

Family

ID=26533187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910015636A Expired - Fee Related KR950003018B1 (ko) 1990-09-07 1991-09-07 입력신호주파수를 선택된 분주비에 의해 분주하기 위한 가변분주장치

Country Status (9)

Country Link
US (1) US5195111A (ko)
KR (1) KR950003018B1 (ko)
CA (1) CA2049225C (ko)
DE (1) DE4129657C2 (ko)
ES (1) ES2038075B1 (ko)
FR (1) FR2666707B1 (ko)
GB (1) GB2248708B (ko)
IT (1) IT1251549B (ko)
SE (1) SE513521C2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0579324B1 (en) * 1992-07-17 1998-12-30 Koninklijke Philips Electronics N.V. Microprocessor with registered clock counting for at a predetermined count producing a command signal of adjustable shape, and a hierarchical interrupt system for use therewith
EP0602422A1 (en) * 1992-12-15 1994-06-22 International Business Machines Corporation Dynamic frequency shifting with divide by one clock generators
DE4308979A1 (de) * 1993-03-20 1994-09-22 Philips Patentverwaltung Zähler- und/oder Teileranordnung
FR2719728A1 (fr) * 1994-05-04 1995-11-10 Philips Composants Diviseur de fréquence, synthétiseur de fréquence comportant un tel diviseur et radiotéléphone comportant un tel synthétiseur.
DE19729476C2 (de) * 1997-07-10 2000-04-27 Nokia Networks Oy Numerisch gesteuerter Oszillator
US5948046A (en) * 1997-12-15 1999-09-07 Telefonaktiebolaget Lm Ericsson Multi-divide frequency division
US6157693A (en) * 1998-09-30 2000-12-05 Conexant Systems, Inc. Low voltage dual-modulus prescaler circuit using merged pseudo-differential logic
CN1269311C (zh) * 2001-05-17 2006-08-09 皇家菲利浦电子有限公司 具有较小抖动的改进的分频器和基于该分频器的设备
US7042257B2 (en) * 2001-08-29 2006-05-09 Koninklijke Philips Electronics N.V. Frequency divider with reduced jitter and transmitter based thereon
US6950958B2 (en) * 2001-10-15 2005-09-27 Intel Corporation Method and apparatus for dividing a high-frequency clock signal and further dividing the divided high-frequency clock signal in accordance with a data input
DE10251703B4 (de) 2002-11-06 2005-08-04 Infineon Technologies Ag Schaltungsanordnung zur Frequenzteilung und Phasenregelschleife mit der Schaltungsanordnung
DE102004010405B4 (de) * 2004-03-01 2006-01-12 Infineon Technologies Ag Frequenzteilerschaltung mit steuerbarem Frequenzteilerverhältnis und Verfahren zur Frequenzteilung in einer Frequenzteilerschaltung
EP1728327B1 (en) * 2004-03-12 2008-07-02 Nxp B.V. Device comprising a frequency divider
US7119587B2 (en) * 2004-05-20 2006-10-10 International Business Machines Corporation High frequency divider state correction circuit
US7196558B2 (en) * 2005-03-10 2007-03-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Frequency divider with slip
DE102006018347A1 (de) * 2006-04-19 2007-10-25 Schwechten, Dieter, Dr. Vorrichtung für die Sammlung pyrogener Stäube
US7924069B2 (en) * 2006-06-28 2011-04-12 Qualcomm Incorporated Multi-modulus divider retiming circuit
US8565368B1 (en) * 2012-05-25 2013-10-22 Micrel, Inc. Wide range multi-modulus divider in fractional-N frequency synthesizer

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3202837A (en) * 1962-09-05 1965-08-24 Diamond Power Speciality Frequency divider employing receptacles having preset frequency ratio connections for standard frequency plug-in units
US4053739A (en) * 1976-08-11 1977-10-11 Motorola, Inc. Dual modulus programmable counter
DE2644270B2 (de) * 1976-09-30 1979-09-13 Siemens Ag, 1000 Berlin Und 8000 Muenchen Taktsteuerbare Impulszähleinrichtung mit wählbarem Teilerverhältnis
JPS5673907A (en) * 1979-11-21 1981-06-19 Hitachi Ltd Frequency divider
JPS5718129A (en) * 1980-07-07 1982-01-29 Nec Corp Pulse swallow frequency divider
GB2089539B (en) * 1980-12-08 1984-08-01 Plessey Co Ltd Adjustable ratio divider
US4575867A (en) * 1982-08-09 1986-03-11 Rockwell International Corporation High speed programmable prescaler
JPS59181831A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 可変分周器
JPS60136422A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd プリスケラ
JPS61280121A (ja) * 1985-06-05 1986-12-10 Oki Electric Ind Co Ltd ２モジユラスプリスケ−ラ
US4715052A (en) * 1986-03-10 1987-12-22 Texas Instruments Incorporated Frequency divide by N circuit
US4703495A (en) * 1986-05-23 1987-10-27 Advanced Micro Device, Inc. High speed frequency divide-by-5 circuit
DE3705629A1 (de) * 1987-02-21 1988-09-01 Thomson Brandt Gmbh Programmierbarer frequenzteiler sowie verfahren zur erzeugung eines niederfrequenten signals aus einem hochfrequenten signal
US4975931A (en) * 1988-12-19 1990-12-04 Hughes Aircraft Company High speed programmable divider
JP3003078B2 (ja) * 1989-10-16 2000-01-24 日本無線株式会社 分周比の切換え可能な分周回路
JP2572283B2 (ja) * 1989-10-23 1997-01-16 日本無線株式会社 可変分周回路
GB2237434A (en) * 1990-09-12 1991-05-01 Brendan Roberts Intruder alarm external sounder housing

Also Published As

Publication number Publication date
KR950003018B1 (ko) 1995-03-29
ITMI912350A1 (it) 1993-03-04
CA2049225A1 (en) 1992-03-08
GB9117506D0 (en) 1991-10-02
DE4129657C2 (de) 1994-02-24
SE9102361D0 (sv) 1991-08-15
ES2038075B1 (es) 1994-06-16
FR2666707B1 (fr) 1996-06-07
GB2248708A (en) 1992-04-15
GB2248708B (en) 1994-07-27
ITMI912350A0 (it) 1991-09-04
IT1251549B (it) 1995-05-17
SE9102361L (sv) 1992-03-08
SE513521C2 (sv) 2000-09-25
US5195111A (en) 1993-03-16
DE4129657A1 (de) 1992-03-12
ES2038075A1 (es) 1993-07-01
FR2666707A1 (fr) 1992-03-13
CA2049225C (en) 1996-10-22

Similar Documents

Publication Publication Date Title
KR920007348A (ko) 가변분주장치
KR910008965A (ko) 가변 분주기
GB1405918A (en) Pulse frequency dividing circuit
EP0656544A2 (en) Technique and method for asynchronous scan design
KR930003004B1 (ko) 신호발생기
KR930002917A (ko) 가변 클럭 분주 회로
US4845727A (en) Divider circuit
KR890017866A (ko) 필터회로
US3873815A (en) Frequency division by an odd integer factor
JPS58209230A (ja) プログラマブルカウンタ
KR100236088B1 (ko) 클럭 분배기
SE8000628L (sv) Frekvensdelare
US4399549A (en) Odd number frequency division with symmetrical output
US4815114A (en) Elementary binary counter, synchronous binary counter and frequency divider in which said elementary counter is employed
KR920006931Y1 (ko) 홀수분주회로
KR920000698Y1 (ko) 클럭 소스 선택시 글리치 제거회로
JPH03171820A (ja) ２ｎ―１分周回路
KR200148592Y1 (ko) 모드변환 리셋회로
KR100258987B1 (ko) 디지탈 서비스 유닛의 클럭신호 발생회로
SU892441A1 (ru) Цифровой делитель частоты с дробным коэффициентом делени
KR950026123A (ko) 가변 비정수배 분주회로
SU966920A1 (ru) Дес тичный счетчик
KR930015357A (ko) 고속 가변 분주회로
GB1396569A (en) Variable-ratio electronic counter-divider
KR900006778Y1 (ko) Crt콘트롤러용 분주회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19910907

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19910907

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19940516

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19950307

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19950622

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19950728

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19950728

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19980213

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19990312

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20000314

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20010206

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20020123

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20020123

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee