SU966920A1 - Дес тичный счетчик - Google Patents

Дес тичный счетчик Download PDF

Info

Publication number
SU966920A1
SU966920A1 SU813262156A SU3262156A SU966920A1 SU 966920 A1 SU966920 A1 SU 966920A1 SU 813262156 A SU813262156 A SU 813262156A SU 3262156 A SU3262156 A SU 3262156A SU 966920 A1 SU966920 A1 SU 966920A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
trigger
output
counting
inputs
Prior art date
Application number
SU813262156A
Other languages
English (en)
Inventor
Иван Иванович Паньков
Original Assignee
Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября filed Critical Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября
Priority to SU813262156A priority Critical patent/SU966920A1/ru
Application granted granted Critical
Publication of SU966920A1 publication Critical patent/SU966920A1/ru

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Description

1
. .
Изобретение относитс  к дискретной технике и может найти применение в устройствах дл  подсчета импульсов и делени  частоты
Известен дес тичный счетчик, содержащий входную шину, элементы И-ИЛИ, элементы НЕ и четыре триггера 1 .
Недостатком этого устройства  вл етс  его относительна  сложность.
Известен также дес тичный счетчик , содержащий четыре триггера, элемент И и входную шину, котора  соединена со счетным входом первого триггера , счетный вход второго триггера соединен с пёрвым входом элемента И, второй вход которого соединен с nepBbiM выходом второго триггера, выход элемента И соединен с входом О третьего триггера, счетный вход ко торого соединен с пр мым выходом первого триггера и счетным входом четвертого триггера, пр мой выход и
вход которого соединены соответственно со счетным входом второго триггера и с инверсным выходом третьего триггера, счетный вход которого соединён с пр мым выходом первого триггера. Устройство работает в коде 8-4-2-1 и представл ет из себ  последовательно соединение делителей на два и на п ть 2.
Недостатком такого устройства  в10 л етс  невозможность одновременно с коэффициентами делени  на п ть и дес ть получать коэффициент делени  частоты на два, т.е. малое число эффициентов делени .
Цель изобретени  - получение коэффициента делени  на два, т.е. увеличение числа коэффициентов делени .
Поставленна  цель достигаетс  тем, . что в дес тичный счетчик, содержащий четыре триггера, элемент И и входную шину, котора  соединена со счетным входом первого триггера,счетный
вход второго триггера соединен с первым входом элемента И, второй вход которого соединен с пр мым выходом второго триггера, выход элемента И соединен с входом 3 третьего триггера, введен элемент И-ИЛИ, первые входы первой и второй структур И которого соединены соответственно с пр мым и инверсным выходами первого триггера, счетный вход которого соединен со счетным входом третьего триггера, пр мой выход которого соединен со счетным входом четвертого триггера, инверсный и пр мой выходы которого соединены соответственно с вторыми входами первой и второй структур И элемента И-ИЛИ, выход которого соединен со счетным входом второго триггера.
На чертеже представлена схема дес тичного счетуика.
Схема включает триггеры l-t,элемент И 5 входную шину 6 и элемент И-ИЛИ 7.
Входна  шина соединена со счетными входами триггеров 1 и 3, пр мой выход последнего из которых соединен со счетным входом триггера k, пр мой и инверсный выходы которого соединены соответственно с первыми входами первой и второй структур И элемента И-ИЛИ 7, .выход которого соединен
с первым входом элемента И 5 и со счетным входом триггера 2, пр мой выход которого соединен с вторым входом элемента И 5, выход которого соединен с входом J триггера 3, инверсный и пр мой выходы триггера 1 соединены соответственно с вторыми входами первой и второй структур И элемента И-ИЛИ 7.Дес тичный счетчик работает следующим образом.
В исходном состо нии триггеры l-i установлены в нуль.
При поступлении тактовых импульс COB по шине 6 счетчик измен ет свое состо ние в соответствии с таблицей.
Как следует из таблицы, в соответствии с законом переключений каждого триггера выходные импульсы первого триггера соответствуют коэффициенту делени  на два, третьего - на п ть, а четвертого - на дес ть.
Введение элемента 7 в делитель на п ть приводит к по влению еще одного коэффициента делени  частоты входных импульсов, равного двум.
На выходах элемента 7, триггеров имеем несамодополн ющийс  код 5-4-2-1..
Дл  получени  синхронного варианта предлагаемого устройства необходимо входную шину 6 соединить с тактовыЦи входами триггеров I-, выход элемента 7 соединить с входами триггера 2 и с первым входом элемента И 5, второй вход и выход которого соединены соответственно с пр мым выходрм триггера 2 и с входом 3 триггера 3, пр мой выход которого соединён с входами триггера t. Остальные св зи аналогичны предлагаемому устройству.

Claims (2)

1.Авторское свидетельство СССР If e itS, кл. Н 03 К 23/02, 1978.
2.Гутников B.C. Интегральна  электроника в измерительных устройствах . Л., Энерги , 1972, с.72, рис.Зб (а) (прототип).
г
с
SU813262156A 1981-03-13 1981-03-13 Дес тичный счетчик SU966920A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813262156A SU966920A1 (ru) 1981-03-13 1981-03-13 Дес тичный счетчик

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813262156A SU966920A1 (ru) 1981-03-13 1981-03-13 Дес тичный счетчик

Publications (1)

Publication Number Publication Date
SU966920A1 true SU966920A1 (ru) 1982-10-15

Family

ID=20948299

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813262156A SU966920A1 (ru) 1981-03-13 1981-03-13 Дес тичный счетчик

Country Status (1)

Country Link
SU (1) SU966920A1 (ru)

Similar Documents

Publication Publication Date Title
JPS577634A (en) Frequency dividing circuit
SU966920A1 (ru) Дес тичный счетчик
SU1034164A1 (ru) Устройство антисовпадений
SU869060A1 (ru) Делитель частоты импульсов
SU864582A1 (ru) Устройство дл фазировани синхронных источников импульсов
SU947972A1 (ru) Дес тичный счетчик
SU951716A1 (ru) Дес тичный счетчик
SU1190501A1 (ru) Устройство дл синхронизации импульсов
SU911526A1 (ru) Устройство дл умножени число-импульсных кодов
SU839068A1 (ru) Делитель частоты следовани импуль-COB C КОэффициЕНТАМи дЕлЕНи
SU580647A1 (ru) Делитель частоты с дробным коэффициентом делени
SU718931A1 (ru) Счетчик по модулю восемь
SU978357A1 (ru) Делитель частоты импульсов с регулируемым коэффициентом делени
SU411653A1 (ru)
SU632072A1 (ru) Генератор одиночных импульсов
SU966918A1 (ru) Устройство преобразовани частоты
SU1001089A2 (ru) Устройство дл делени
SU930626A1 (ru) Устройство дл задержки импульсов
SU594600A1 (ru) Цифровой апертурный корректор
SU617846A1 (ru) Делитель частоты на шесть
SU621075A1 (ru) Умножитель частоты
SU627577A2 (ru) Расширитель импульсов
SU789996A1 (ru) Многоканальный цифровой коррелометр
SU847504A1 (ru) Устройство дл получени разностнойчАСТОТы иМпульСОВ
SU813745A1 (ru) Селектор импульсов