SU479258A1 - Двоично-дес тичный счетчик - Google Patents
Двоично-дес тичный счетчикInfo
- Publication number
- SU479258A1 SU479258A1 SU1918284A SU1918284A SU479258A1 SU 479258 A1 SU479258 A1 SU 479258A1 SU 1918284 A SU1918284 A SU 1918284A SU 1918284 A SU1918284 A SU 1918284A SU 479258 A1 SU479258 A1 SU 479258A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- circuit
- output
- counter
- Prior art date
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Description
1
Изобретение относитс к области электроизмерительной и вычислительной техники и может найти применение при построении частотно-цифровых приборов, предназначенных дл измерени знакопеременных физических величин.
Известный двоично-дес тичный счетчик, содержащий четыре тактируемых триггера, схему «И и три схемы «ИЛИ, причем тактирующий вход первого триггера соединен с входом счетчика, единичный выход первого триггера соединен с тактирующим входом второго триггера и с первым входом схемы «И, единичный выход третьего триггера соединен с тактирующим входом четвертого триггера и с первым входом первой схемы «ИЛИ, второй вход которой соединен с нулевым выходом четвертого триггера.
Счетчик имеет ограниченное применение, так, например, он не быть использован при построении двоично-дес тичных умножителей из-за того, что не позвол ет получить все возможные коэффициенты умножени , определ емые емкостью счетчика.
Целью данного изобретени вл етс расширение функциональных возможностей счетчика .
Поставленна цель достигаетс тем, что единичный выход второго триггера соединен с вторым входом схемы «И, а нулевой выход
второго триггера соединен с первым входом второй схемы «ИЛИ, второй вход которой соединен с единичным выходом третьего триггера , а выход второй схемы «ИЛИ соединен
с входом разрещени установа в ноль первого триггера, вход разрешени установа в единицу которого соединен с выходом первой схемы «ИЛИ, выход схемы «И соединен с входом разрещени установа в ноль третьего
триггера и через третью схему «ИЛИ, второй вход которой соединен с единичным выходом четвертого триггера, соединен с входом разрещени установа в единицу третьего триггера, тактирующий вход которого соедийен с входом счетчика.
На чертеже представлена блок-схема предлагаемого двоично-дес тичного счетчика.
Предлагаемый двоично-дес тичный счетчик содержит четыре тактируемых триггера 1, 2, 3,
4, схему «И 5 и три схемы «ИЛИ 6, 7 и 8. Работает предлагаемый двоично-дес тичный счетчик следующим образом.
Импульсы входной частоты поступают на тактирующие входы тактируемых триггеров 1
и 3. Импульсы с единичного выхода триггера 1 подаютс на тактирующий вход тактируемого триггера 2 и первый вход схемы «И 5, второй вход которой соединен с единичным выходом триггера 2. Сигнал с выхода схемы
«И 5 подаетс на первый вход схемы
б, на второй вход которой подаютс сигналы с единичного выхода тактируемого триггера 4. Сигналы с выхода схемы «ИЛИ 6 поступают на вход разрешени установа в единицу тактируемого триггера 3, с единичного выхода которого сигнал поступает на тактирующий вход тактируемого триггера 4, а также на первые входы схем «ИЛИ 7 и 8, на вторые входы которых поступают сигналы с нулевых выходов тактируемых триггеров 2 и 4. Сигналы с выходов схем «ИЛИ 7 и 8 поступают на входы разрешени установа в единицу и в ноль тактируемого триггера 1.
Благодар такому построению счетчик работает в двоично-дес тичном коде 5-1-2-1, который приведен ниже:
- 1000
0000 -1100 0001 -1101 0010 -1110 0011
-1111 0111
Предмет изобретени
Двоично-дес тичный счетчик, содержащий четыре тактируемых триггера, схему «И и три схемы «ИЛИ, причем тактирующий вход
первого триггера соединен с входом счетчика, единичный выход первого триггера соединен с тактирующим входом второго триггера и с первым входом схемы «И, единичный выход третьего триггера соединен с тактирующим входом четвертого триггера и с первым входом первой схемы «ИЛИ, второй вход которой соединен с нулевым выходом четвертого триггера, отличающийс тем, что, с
целью расширени фзнкциональных возможностей счетчика, единичный выход второго триггера соединен с вторым входом схемы «И, а нулевой выход второго триггера соединен с первым входом второй схемы «ИЛИ,
второй вход которой соединен с единичным выходом третьего триггера, а выход второй схемы «ИЛИ соединен с входом разрешени установа в ноль первого триггера, вход разрешени установа в единицу которого соедииен с выходом первой схемы «ИЛИ, выход схемы «И соехиинен с входом разрешени установа в ноль третьего триггера и через третью схему «ИЛИ, второй вход которой соединен с единичным выходом четвертого
триггера, соединен с входом разрешени установа в единицу третьего триггера, тактирующий вход которого соединен с входом счетчика .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1918284A SU479258A1 (ru) | 1973-05-14 | 1973-05-14 | Двоично-дес тичный счетчик |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1918284A SU479258A1 (ru) | 1973-05-14 | 1973-05-14 | Двоично-дес тичный счетчик |
Publications (1)
Publication Number | Publication Date |
---|---|
SU479258A1 true SU479258A1 (ru) | 1975-07-30 |
Family
ID=20552568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1918284A SU479258A1 (ru) | 1973-05-14 | 1973-05-14 | Двоично-дес тичный счетчик |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU479258A1 (ru) |
-
1973
- 1973-05-14 SU SU1918284A patent/SU479258A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU479258A1 (ru) | Двоично-дес тичный счетчик | |
SU418857A1 (ru) | ||
SU552670A1 (ru) | Устройство дл формировани измерительного интервала | |
SU773917A1 (ru) | Генератор ступенчатого сигнала | |
SU483792A1 (ru) | Распредитель импульсов | |
SU446842A1 (ru) | Устройство дл формировани измерительного интервала дл цифровых частотомеров | |
SU811158A1 (ru) | Цифровой фазометр мгновенныхзНАчЕНий | |
SU1430954A1 (ru) | Множительно-делительное устройство | |
SU758473A1 (ru) | Умножитель частоты | |
SU552665A1 (ru) | Умножитель частоты | |
JPS5515017A (en) | Integrating unit | |
SU392508A1 (ru) | Частотно-импульсное множительно- делительное устройство | |
SU450155A1 (ru) | Цифровой генератор | |
SU665276A1 (ru) | Цифровой измеритель периода фазоманипулированного колебани | |
SU580647A1 (ru) | Делитель частоты с дробным коэффициентом делени | |
SU402822A1 (ru) | Цифровой фазо?летр | |
SU750708A1 (ru) | Цифровой генератор инфранизкой частоты | |
SU472358A1 (ru) | Сигнальное устройство дл определени направлени вращени | |
SU364089A1 (ru) | РСНСОЮЗНДЯ ч ; ~~ :;-;:•-; '-• ч/гг^-'^^тм/^с. .; : L:;;-у'^;--^л;^:'^ "C^.h^^hi | |
SU451062A1 (ru) | Система управлени приводом подач станка с цифровой индикацией | |
SU1388860A1 (ru) | Устройство дл умножени частоты на коэффициент | |
SU607232A1 (ru) | Врем -импульсное устройство дл извлечени корн | |
SU530463A1 (ru) | Преобразователь частоты с переменным коэффициентом преобразовани | |
SU545994A1 (ru) | Интегратор | |
SU777824A1 (ru) | Перестраиваемый делитель частоты следовани импульсов |