SU864582A1 - Устройство дл фазировани синхронных источников импульсов - Google Patents

Description

1

Изобретение относитс  к автоматике и вычислительной технике и предназначено дл  использовани  в устройствах формировани  импульсных последователь-j ностей.

Известно устройство, обеспечивающее возможность фазировки счетчиков, содержащее два синхронных источника импульсов, входы которых объединены, |Q и блок фазировки, выполненный на счетном триггере, инверторе и двух логических элементах Недостатком его  вл етс  высокое быстродействие..,

Известно также устройство фазиров;ки синхронных источников импульсов, содержащее генератор импульсов, выход которого соединен со входами деталей частоты, двухвходовые логичес- 20 кие элементы И и ИЛИ и счетчик, причем выходы деталей частоты соединены со входами элемента И, выход которого соединен со входом элемента ИЛИ, другой вход которого соединен с выходом 25 последнего разр да счетчика, счетный вход которого соединен с выходом одного из делителей частоты, вход сброса которого соединен с выходом последнего разр да счетчик а.30

При нормальной синхронной работе делителей частоты это устройство обеспечивает фазировку делител  частоты , имеющего меньший коэффициент делени  от делител  частоты, имеющего больший коэффициент делени , а при расфазировке делителей частоты осуществл етс  фазирование делител , имеющего меньший коэффициент делени  с помощью дополнительного счетчика импульсов, сигнал с выхода которого выдаетс  после поступлени  на счетчик определенного числа импульсов от делител  частоты, имевдцего меньпшй коэффициент делени  t2 J,

Однако это устройство не применимо дл  фазировки синхронных делителей частоты с произвольно измен ющимис  в процессе работы кратными между собой коэффициентами делени , так как требуемое число разр дов счетчика зависит от соотношени  частот выходных сигналов делителей частоты, а в тех случа х, когда коэффициент делени  делител  частоты, св занного со счетчиком, оказываетс  больше, чем коэффициент делени  делител  не св занного со счетчиком,, врем  входа в синхронизм значительно возрастает. /

Целью изобретени   вл етс  расширени-е функциональных возможностей за счет обеспечени  возможности произвольного изменени  коэффициентов делени  синхронных источников импульсов.

Дл  достижени  этой цели в устройство , содержащее делители частоты, рчетные входы которых объединены, и два двухвходовых логических элемента, введены два R-S-триггера, 5-входы которых соединены с выходами делителей Частоты, а выходы - со входами первого двухвходового логического элемента 3-к-триггер первый вход которого соединен с выходом первого двухходового логического элемента, счетный вход со счетными входами делителей частоты , третий вход и пр мой выход триггера объединены, а счетный вход и инверсный выход соединены со входами второго двухвходового логического элемента, выход которого соединен со входами сброса делителей частоты и R-входами R-S-триггеров.

На фиг, 1 представлена функциональна  схема устройства, на фиг, 2 - временные диаграммы его работы.

Устройство фазировки синхронных источников импульсов содержит делители частоты 1 и 2 с переменными коэффицуентами делени , R-S-триггеры 3 и 4, К-триггера, и двухвходовые логические элементы б и 7.

Ыа счетные входы делителей 1 и 2 поступает сетка импульсов тактовой частоты от внешнего устройства. Делители 1 и 2 имеют переменные коэффициенты делени , значени  которых задаютс  сигналами управлени , поступающими от внешнего устройства.

С выходов делителей 1 и 2 частоты сигналы поступают на входы триггеров 3 и 4, Если делители 1 и 2 работают синхронно, то при прохождении более низкочастотного сигнала с выхода одного из делителей одновременно вьщаетс  импульс с выхода другого делител  и на входы логического элемента 6f поступают низкие уровни сигналов, а на S-вход У-К-триггера 5 поступает положительный импульс, устанавливающий триггер в состо ние логической единицы. Сбрасываетс  триггер 5 в нулевое состо ние по положительному фронту импульса, поступающего на его (тактирующий вход,С выхода логического элемента 7 выдаетс  импульс сброса в нулевое состо ние делителей 1 и 2, а такжй триггеров 3 и 4, Длительность импульсов сброса равен интервалу между положительными импульсами входной сетки ( fо)f поступающей на входы делителей частоты. Если в работе одного из делителей произошел сбой, то импульс формируетс  только после того, как оба триггера 3 и 4 установ тс  в единичное состо ние импульсами с выходов делителей 1 и 2, Импульс сброса устанавливает оба делител  одновременно в нулевое состо ние и их синхронна  работа восстанавливаетс .

На временных диаграммах фиг, 2 показаны сигнал 8 на входах делителей 1, 2, сигнал 9 на выходе делител  1, сигнал 10 на выходе делител  2, сигнал 11 на выходе триггера З; сигнаш 12 на выходе триггера 4;сигна 13 на выходе логического элемента 6; сигнал 14 на инверсном выходе триггера 5, сигнал 15 на выходе логического элемента 7 (сбросу.

Использование в устройстве фазиро ани  двух R-S-триггеров и J-к-триггера позвол ет обеспечить возможност произвольного изменени  кратных межд собой коэффициентов делени  синхронно работающих делителей частоты.

Claims (2)

1. Формула изобретени 

   Устройство дл  фазировани  синхронных источников импульсов, содержащее делители частоты,счетные входы которых объединены и два двухвходовы логических элемента, отличающ е е с   тем, что, с целью расшире ни  функциональных возможностей, за 1счет обеспечени  возможности произвольного изменени  коэффициентов делени , в него введены два R-S-триггера , S-входы которых соединены с выходами делителей частоть, а выходы со входами .первого двухвходового логического элемента, tJ-L-триггера, первый вход которого соединен с выходом первого двухвходового логического элемента, второй вход со счетными входами делителей частоты, третий вход и пр мой выход объединены, а инверсный выход - с первым входом второго двухвходового логического элемента, второй вход которого соединен со вторым входом.i-к-триггера, а вмход - со входами сброса делителей частоты и R-входами R-S-триггеро

   Источники информации, прин тые во внимание при экспертизе

   1,Авторское свидетельство СССР № 539379,кл. Н 03 К 21/32, 1972.
2. 2.Авторское свидетельство СССР W 586568,кл, Н 03 К 23/00, 1973.

   j ллллллJ ллnлллллллллшlnлJгJuuшллJuulлллJlл

   ff J -Jl-J -Jl-л JLJl JLJlJl JLJl л JlЛl Jl

   ю-nnПfi n0

   JT