KR910008965A - 가변 분주기 - Google Patents

가변 분주기 Download PDF

Info

Publication number
KR910008965A
KR910008965A KR1019900016641A KR900016641A KR910008965A KR 910008965 A KR910008965 A KR 910008965A KR 1019900016641 A KR1019900016641 A KR 1019900016641A KR 900016641 A KR900016641 A KR 900016641A KR 910008965 A KR910008965 A KR 910008965A
Authority
KR
South Korea
Prior art keywords
terminal
level
signal
prescaler
frequency
Prior art date
Application number
KR1019900016641A
Other languages
English (en)
Other versions
KR950004641B1 (ko
Inventor
가즈오 야마시다
Original Assignee
마쓰이 고오지
니혼무센 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쓰이 고오지, 니혼무센 가부시끼가이샤 filed Critical 마쓰이 고오지
Publication of KR910008965A publication Critical patent/KR910008965A/ko
Application granted granted Critical
Publication of KR950004641B1 publication Critical patent/KR950004641B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)

Abstract

내용 없음

Description

가변 분주기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본원 발명의 제1실시예에 따른 3단 종속접속된 가변분주부들로 구성되는 분주기의 블럭 선도이다.
제3도는 본원 발명의 제2실시예에 따른 종속접속된 N단의 가변분주들로 구성되는 분주기의 블록선도이다.

Claims (4)

  1. 인가된 고주파 신호의 주파수를 직접적으로 저주파수로 분주하기 위한 가변분주기에 있어서, 각각 2분주와 3분주 사이에서 전환될 수 있는 다수의 2-스케일-계수 프리스케일러들로 구성되고, 상기 2-스케일-계수 프리 스케일러들은 한번에 다수의 분주수들중 하나에서 주파수 분주된 출력신호를 만들어 내기 위해 종속접속되어 있음을 특징으로 하는 가변 분주기.
  2. 제1항에 있어서, 상기 2-스케일 프리스케일러들 각각은 제1단자〔MOD〕, 제2단자〔D〕, 제3단자〔CP〕, 제4단자〔Q〕, 그리고 제5단자〔OC〕를 갖으며, 그리고 제1단자〔MOD〕가 H(혹은 L)레벨이거나 제2단자〔D〕가 L레벨일때 제3단자〔CP〕에 인가된 클럭신호는 그의 포지티브 에지들에서 2에 의해 주파수 분주되고, 주파수 분주된 신호는 제4단자〔Q〕에 보내지며, 제1단자[MOD]가 L(혹은 H)레벨이고, 제2단자[D]가 H레벨일 때, 제3단자[CP]에 인가될 클럭신호를 그의 포지티브 에지들에서 3에 의해 주파수 분주되고, 주파수 분주된 신호는 제4단자[Q]에 보내지며, 제1단자〔MOD〕가 H(혹은 L)레벨이거나 제4단자〔Q〕가 H레벨일때, H(혹은 L)레벨신호는 제5단자〔OC〕에 보내지며, 제1단자[MOD]가 L[혹은 H]레벨이고 제4단자[Q]가 레벨일때, L[혹은 H]레벨의 신호가 제5단자[OC]에 보내지는 식으로 동작이 행하여지며, 그리고 상기 2-스케일-계수 프리스케일러들은 종속접속되어(N-1)번째 프리스케일러의 제4단자〔Q〕로부터의 출력신호는 N번째 프리스케일러의 제3단자〔CP〕에 입력신호로서 인가되고, (N+1)번째 프리스케일러의 제5단자〔OC〕로부터의 출력신호는 N번째 프리스케일러의 제1단자〔MOD〕에 입력신호로서 인가되며, 상기 N번째 프리스케일러는 (N+1)번째 프리스케일러의 제5단자〔OC〕로부터의 출력신호가 L(혹은 H)레벨일때, N번째 프리스케일러는 입력신호를 제2단자〔D〕에서 신호 레벨에 따라 (2+D)에 의해 입력신호를 주파수 분주하고, (N+1)번째 프리스케일러의 제5단자〔OC〕로부터의 출력신호가 (H혹은 L)레벨일때, N번째 프리스케일러는 입력신호를 2에 의해 주파수 분주하는 식으로 동작이 행하여지는 것을 특징으로 하는 가변 분주기.
  3. 제1항에 있어서, 상기 2-스케일-계수 프리스케일러들 각각은 제1단자〔MOD〕, 제2단자〔D〕, 제3단자〔CP〕, 제4단지〔Q〕, 그리고 제5단자〔OC〕를 갖으며, 그리고 제1단자〔MOD〕가 L(혹은 H)레벨이거나 제2단자〔D〕가 L레벨일때 제3단자〔CP〕에 인가된 클럭신호는 그의 네가티브 에지들에서 2에 의해 주파수 분주되고, 주파수 분주된 신호는 제4단자〔Q〕에 보내지며, 제1단자〔MOD〕가 H(혹은 L)레벨이고, 제2단자〔D〕가 H레벨일 때, 제3단자〔CP〕에 인가된 클럭신호는 그의 네가티브 에지들에서 3에 의해 주파수 분주되고, 주파수 분주된 신호는 제4단자〔Q〕에 보내지며, 제1단자〔MOD〕가 L(혹은 H)레벨이거나 제4단자〔Q〕가 L레벨일때, L(혹은 H)레벨신호는 제5단자〔OC〕에 보내지며, 제1단자〔MOD〕가 H(혹은 L)레벨이고 제4단자〔Q〕가 H레벨일 때, H(혹은 L)레벨의 신호가 제5단자〔OC〕에 보내지는 식으로 동작이 행하여지며, 그리고 상기 2-스케일-계수 프리스케일러들은 종속접속되어 (N-1)번째 프리스케일러의 제4단자〔Q〕로부터의 출력신호는 N번째 프리스케일러의 제3단자〔CP〕에 입력신호로서 인가되고, (N+1)번째 프리스케일러의 제5단자〔OC〕로부터의 출력신호는 N번째 프리스케일러의 제1단자〔MOD〕에 입력신호로서 인가되며, 상기 N번째 프리스케일러는 (N+1)번째 프리스케일러의 제5단자〔OC〕로부터의 출력신호가 H(혹은 L)레벨일 때, N번째 프리스케일러는 입력신호를 제2단자〔D〕에서 신호 레벨에 따라 (2+D)에 의해 입력신호를 주파수 분주하고, (N+1)번째 프리스케일러의 제5단자〔OC〕로부터의 출력신호가 L(혹은 H)레벨일 때, N번째 프리스케일러는 입력신호를 2에 의해 주파수 분주하는 식으로 동작이 행하여지는 것을 특징으로 하는 가변 분주기.
  4. 제2항 또는 제3항에 있어서, 종속접속된 상기 2-스케일-계수 프리스케일러들은 후단의 프리스케일러들의 제2단자들에 인가된 모든 입력신호들이 L레벨일때 상기 후단의 프리스케일러들은 다른 프리스케일러들로부터 분리됨을 특징으로 하는 가변 분주기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900016641A 1989-10-23 1990-10-18 가변 분주기 KR950004641B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-276315 1989-10-23
JP1276315A JP2572283B2 (ja) 1989-10-23 1989-10-23 可変分周回路

Publications (2)

Publication Number Publication Date
KR910008965A true KR910008965A (ko) 1991-05-31
KR950004641B1 KR950004641B1 (ko) 1995-05-03

Family

ID=17567743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900016641A KR950004641B1 (ko) 1989-10-23 1990-10-18 가변 분주기

Country Status (7)

Country Link
US (1) US5065415A (ko)
JP (1) JP2572283B2 (ko)
KR (1) KR950004641B1 (ko)
CA (1) CA2010723C (ko)
DE (1) DE4008385C3 (ko)
FR (1) FR2653617B1 (ko)
GB (1) GB2237424B (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5195111A (en) * 1990-09-07 1993-03-16 Nihon Musen Kabushiki Kaisha Programmable frequency dividing apparatus
FR2677515A1 (fr) * 1991-06-07 1992-12-11 Philips Composants Circuit diviseur de frequence.
JPH05152938A (ja) * 1991-11-27 1993-06-18 Nec Yamagata Ltd カウンタ回路
US5304938A (en) * 1992-11-18 1994-04-19 Gec Plessey Semiconductors, Inc. Method and apparatus for providing a lower frequency signal with reference to a higher frequency signal
EP0602422A1 (en) * 1992-12-15 1994-06-22 International Business Machines Corporation Dynamic frequency shifting with divide by one clock generators
US5469116A (en) * 1994-01-27 1995-11-21 Sgs-Thomson Microelectronics, Inc. Clock generator circuit with low current frequency divider
FR2719728A1 (fr) * 1994-05-04 1995-11-10 Philips Composants Diviseur de fréquence, synthétiseur de fréquence comportant un tel diviseur et radiotéléphone comportant un tel synthétiseur.
US5794021A (en) * 1994-11-02 1998-08-11 Advanced Micro Devices, Inc. Variable frequency clock generation circuit using aperiodic patterns
US6272465B1 (en) 1994-11-02 2001-08-07 Legerity, Inc. Monolithic PC audio circuit
GB2333385B (en) * 1995-02-02 1999-09-08 Synectix Ltd Variable clock apparatus
DE19519321C2 (de) * 1995-05-26 1997-10-16 Gerhard Kultscher Ind Elektron Frequenzteiler mit dualer, aktaler, dezimaler oder hexadezimaler Divisoreingabe
US5524035A (en) * 1995-08-10 1996-06-04 International Business Machines Corporation Symmetric clock system for a data processing system including dynamically switchable frequency divider
DE19734930C2 (de) * 1997-08-12 1999-08-19 Siemens Ag Frequenzteileranordnung
US5948046A (en) * 1997-12-15 1999-09-07 Telefonaktiebolaget Lm Ericsson Multi-divide frequency division
FR2782422B1 (fr) * 1998-08-13 2000-09-15 St Microelectronics Sa Circuit de mesure d'intervalles de temps auto-calibre
DE10002361C1 (de) 2000-01-20 2001-01-25 Infineon Technologies Ag Frequenzteiler
AU6964401A (en) * 2000-06-06 2001-12-17 Igor Anatolievich Abrosimov Data processing system
EP1346479B1 (en) * 2000-12-22 2004-08-18 Koninklijke Philips Electronics N.V. Frequency divider with reduced power consumption, apparatus based thereon, and method for power efficient frequency divider
CN1269311C (zh) * 2001-05-17 2006-08-09 皇家菲利浦电子有限公司 具有较小抖动的改进的分频器和基于该分频器的设备
US6566918B1 (en) * 2001-08-28 2003-05-20 Xilinx, Inc. Divide-by-N clock divider circuit with minimal additional delay
US6714057B2 (en) * 2001-08-28 2004-03-30 Xilinx, Inc. Multi-purpose digital frequency synthesizer circuit for a programmable logic device
US6445228B1 (en) 2001-08-28 2002-09-03 Xilinx, Inc. Programmable even-number clock divider circuit with duty cycle correction and optional phase shift
WO2003019781A2 (en) * 2001-08-29 2003-03-06 Koninklijke Philips Electronics N.V. Improved frequency divider with reduced jitter and transmitter based thereon
TWI222786B (en) * 2003-09-17 2004-10-21 Mediatek Inc Multi-modulus programmable frequency divider
US7395286B1 (en) * 2004-01-05 2008-07-01 National Semiconductor Corporation Method for generating non-overlapping N-phases of divide-by-N clocks with precise 1/N duty ratio using a shift register
US6961403B1 (en) 2004-05-28 2005-11-01 International Business Machines Corporation Programmable frequency divider with symmetrical output
US7924069B2 (en) * 2006-06-28 2011-04-12 Qualcomm Incorporated Multi-modulus divider retiming circuit
TWI337454B (en) * 2007-05-16 2011-02-11 Ind Tech Res Inst Programmable integer/non-integer frequency divider
US8248118B2 (en) * 2010-08-09 2012-08-21 Texas Instruments Incorporated High-speed frequency divider and a phase locked loop that uses the high-speed frequency divider
US8406371B1 (en) * 2012-01-04 2013-03-26 Silicon Laboratories Inc. Programmable divider circuitry for improved duty cycle consistency and related systems and methods
CN112953530B (zh) * 2021-01-28 2024-02-23 星宸科技股份有限公司 除频器电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3202837A (en) * 1962-09-05 1965-08-24 Diamond Power Speciality Frequency divider employing receptacles having preset frequency ratio connections for standard frequency plug-in units
US4053739A (en) * 1976-08-11 1977-10-11 Motorola, Inc. Dual modulus programmable counter
US4184068A (en) * 1977-11-14 1980-01-15 Harris Corporation Full binary programmed frequency divider
JPS5673907A (en) * 1979-11-21 1981-06-19 Hitachi Ltd Frequency divider
GB2089539B (en) * 1980-12-08 1984-08-01 Plessey Co Ltd Adjustable ratio divider
US4394769A (en) * 1981-06-15 1983-07-19 Hughes Aircraft Company Dual modulus counter having non-inverting feedback
US4575867A (en) * 1982-08-09 1986-03-11 Rockwell International Corporation High speed programmable prescaler
US4715052A (en) * 1986-03-10 1987-12-22 Texas Instruments Incorporated Frequency divide by N circuit

Also Published As

Publication number Publication date
US5065415A (en) 1991-11-12
DE4008385C2 (ko) 1993-06-24
DE4008385C3 (de) 1997-09-04
CA2010723A1 (en) 1991-04-23
FR2653617A1 (fr) 1991-04-26
GB2237424B (en) 1994-03-23
JP2572283B2 (ja) 1997-01-16
CA2010723C (en) 1993-11-30
FR2653617B1 (fr) 1995-07-21
GB9004582D0 (en) 1990-04-25
KR950004641B1 (ko) 1995-05-03
JPH03136520A (ja) 1991-06-11
GB2237424A (en) 1991-05-01
DE4008385A1 (de) 1991-04-25

Similar Documents

Publication Publication Date Title
KR910008965A (ko) 가변 분주기
US4845727A (en) Divider circuit
GB1405918A (en) Pulse frequency dividing circuit
KR900005264A (ko) 클럭신호스위칭회로와 그 스위칭방법
KR930002917A (ko) 가변 클럭 분주 회로
KR920007348A (ko) 가변분주장치
ATE3233T1 (de) Demodulatoranordnung fuer zweiphasendigitalmodulierte signale.
GB1221490A (en) Methods of producing tones
KR910008964A (ko) 분할비율이 변화될 수 있는 주파수 분할회로
US3906374A (en) Symmetrical odd-modulus frequency divider
JPS585540B2 (ja) タジユウカカイロ
US4815114A (en) Elementary binary counter, synchronous binary counter and frequency divider in which said elementary counter is employed
US3789304A (en) Gated dividing circuit with reduced time variation between gating and an output signal
KR890002850A (ko) 저역 색신호 변환장치
JPS5627533A (en) Frequency divider
SU641658A1 (ru) Многопрограмный делитель частоты
SE333395B (ko)
JP2621205B2 (ja) 分周回路
JPS567527A (en) High speed frequency division circuit
SU984057A1 (ru) Делитель частоты импульсов
KR920020853A (ko) 링 카운터를 이용한 분주회로
KR930015356A (ko) 주파수 분주회로
JPH0253322A (ja) 同期式多段カウンタ
JPS5469371A (en) Variable division circuit
JPH0372719A (ja) 可変分周回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020311

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee