SE513521C2 - Programmerbar frekvensdelarapparat - Google Patents

Description

20 25 30 35 40 513 521 2 logisk "l" till uttaget OC. En klocksignal inmatad på en kon- takt CP frekvensdelas sedan med två pà den positiva kanten av klocksignalen och resultatet av dess frekvensdelning levere- ras till en kontakt Q. Å andra sidan, när insignalen vid MOD-kontakten är en logisk "O" levereras en signal med samma nivå som den vid Q- kontakten till OC-kontakten. När en insignal vid en D-kontakt är en logisk "l" frekvensdelas den inmatade klocksignalen vid CP-kontakten med tre på dess positiva kant och resultatet av dess frekvensdelning levereras till Q-kontakten. När vidare insignalen vid D-kontakten är en logisk "O" frekvensdelas den inmatade klocksignalen vid CP-terminalen med två på dess positiva kant och resultatet av dess frekvensdelning levere- ras till Q-kontakten.

Med arrangemanget ovan av typen där den programmerbara frekvensdelaren 9 har anordnats i tandem i form av flera steg delar en nzte programmerbar frekvensdelare frekvensen hos klockpulsen med 2 + D (D = O eller l, på nivån hos en kod levererad till kontakten D) endast en vilket bestäms beroende gång i beroende av nivån av insignalen vid D-kontakten när utsignalerna vid respektive Q-kontakter på de programmerbara frekvensdelarna efter den nzte programmerbara frekvensdelaren alla är noll, följt av delning av frekvensen hos klockpuls- signalen med två.

En beskrivning kommer nu att göras av de programmerbara frekvensdelarna 9 som är kaskadkopplade t.ex. i tre steg, i vilka en kontakt MOD2 hos en programmerbar frekvensdelare (9-2) som motsvarar ett tredje steg är kopplad till jord och ställd på nivån logisk "O".

En insignal på kontakten MOD2 är alltid på nivån logisk "O". När en kontakt D2 (en signal levererad till kontakten D2) är logisk "O" frekvensdelas en signal CP2 med två. När vidare D2-kontakten hålls vid logisk "l" frekvensdelas CP2- signalen med tre. Med andra ord, den programmerbara frekvens- delaren såsom det tredje steget delar frekvensen hos insigna- len med 2 + D2 (D2 = 0 eller 1, vilket bestäms i beroende av nivån hos en kod som levereras till kontakten D2).

För att leverera 2 + D2 klocksignaler som frekvensdelade utsignaler till en kontakt Q1 delar först en programmerbar frekvensdelare 9-1 såsom ett andra steg frekvensen hos insig- 10 15 20 25 30 35 40 513 521 3 nalen med 2 + D1 (D1 = 0 eller 1, vilket bestäms i beroende av nivån hos en kod som levereras till en kontakt D1) en gång. Denna delare delar sedan frekvensen hos signalen med det återstående 1 + D2, dvs med två. Dvs den programmerbara frekvensdelaren 9-1 såsom det andra steget och den program- merbara frekvensdelaren 9-2 såsom det tredje steget delar respektive frekvenserna hos signalerna CP1 och CP2 med del- ningskvotinställningskoder (tal) som bestäms med följande ekvation (1): 1 x (2 + nl) + (1 + 02) x 2 (2 + D2) X 2 D1 . _ = 22 + D2 x 21 + Di x 2° ~ ... (1) För att leverera (2 + D2) x 2 + D1 klocksignaler till N utgången från en programmerbar frekvensdelare 9-0 såsom ett första steg beräknas på samma sätt pulser hos en signal CPQ i enlighet med en delningskvotinställningskod (tal) som repre- senteras av följande ekvation (2): [(2 + D2) X 2 + D1] X 2 + D0 = 23 + D2 x 22 + D1 x 21 + D0 x 20 ... (2) Den totala utsignalen som en frekvensdelad utsignal kan således bestämmas ur den programmerbara frekvensdelaren 9-2 genom att dela frekvensen hos signalen CP0 med en delnings- kvot som bestäms ur följande ekvation (3): 23 + D2 x 22 + 01 x 21 + DO x 20 ... (3) På samma sätt som beskrivs ovan delar den programmerbara frekvensdelarapparaten, som innefattar den programmerbara frekvensdelaren 9 anordnad i form av n steg i tandem den in- matade frekvensen med delningskvoter som bestäms av följande ekvation (4): 2” 2” zn + Dn_1 x 2fl'1 + _ + D2 x 22 + D1 x 21 + Do x 2° ... (4) Den inmatade signalen frekvensdelas med en kontinuerligt varierbar delningskvoïrsom representeras av följande ekvation (5): a ::~ 2n ~ 2n+1 _ 1* __” (5) När en instruktionssignal (härefter kallad "(+1)-in- struktionssignal") för att öka delningskvoten med "+1" inmatas, kan emellertid inte insignalen frekvensdelas med en delningskvot som är mer än "+l" större än en förinställd del- ningskvot. 10 15 20 25 30 35 40 513 521 4 Man har därför föreslagit följande arrangemang för att åstadkomma att en programmerbar frekvensdelare delar en in- matad frekvens med en delningskvot mer än "+l" större än en förinställd delningskvot t.ex. i en faslàsningskrets. Låt oss nu specifikt anta att ett förinställt värde för den program- merbara frekvensdelaren är en N-bit. Under denna betingelse tillhandahålls en N-bitadderare så att den förses med en "+l" instruktionssignal, vilket därigenom möjliggör för den pro- grammerbara frekvensdelaren att dela den inmatade frekvensen med en delningskvot mer än "+l" större än den förinställda delningskvotent.

Med ovannämnda arrangemang krävs emellertid N-bit- adderaren. Därför utvecklar ovannämnda arrangemang problem, såsom ökade kretsskalfaktorer och ett ökat antal signal- behandlingscyklar, vilket därigenom gör kretsarrangemanget komplicerat.

SAMMANFATTNING AV UPPFINNINGEN Det är ett första ändamål med föreliggande uppfinning att tillhandahålla en programmerbar frekvensdelarapparat för att dela en inmatad frekvens med en delningskvot mer än "+l" större än en förinställd delningskvot när en (+l)-instruk- tionssignal för att öka delningskvoten med "+l" inmatas.

Det är ett andra ändamål med föreliggande uppfinning att tillhandahålla en programmerbar frekvensdelarapparat som har förmågan att direkt dela frekvensen hos en högfrekvenssignal vars optimala arbetsfrekvens sträcker sig till flera hundra MHz med ett enkelt arrangemang utan att öka kretsskalfak- torerna och antalet signalbehandlingscykler.

Det är ett tredje ändamål med föreliggande uppfinning att tillhandahålla en programmerbar frekvensdelarapparat av en typ där en logisk grindkrets adderas till en programmerbar frekvensdelare som innefattar ett flertal kaskadkopplade programmerbara frekvensdelarsteg, vilka vart och ett selek- tivt delar frekvensen hos en inmatad klocksignal med två och tre, och en (+1)-instruktionssignal för att öka delningskvo- ten med (+1) inmatas till den logiska grindkretsen för att dela den inmatade frekvensen med en delningskvot mer än "+l" större än en förinställd delningskvot.

Ovannämnda och andra ändamål, särdrag och fördelar med 10 15 20 25 30 35 40 513 521 5 föreliggande uppfinning kommer att framgå tydligt ur följande beskrivning och de åtföljande patentkraven, tagna i samband med de åtföljande ritningarna i vilka föredragna utförings- former av föreliggande uppfinning visas med illustrerande exempel.

KORTFATTAD BESKRIVNING AV RITNINGARNA Figur 1 är ett blockschema som visar konstruktionen av en förfrekvensdelare med tvâ skalfaktorer vilken utgör ett programerbart frekvensdelarsteg för att dela en inmatad frekvens med två och tre; figur 2 är ett blockschema över en programmerbar fre- kvensdelarapparat som innefattar förfrekvensdelaren med två skalfaktorer visad i figur 1 anordnade i tandem i form av flera steg; j figur 3 är ett blockschema som visar en konstruktion av en programmerbar frekvensdelarapparat i enlighet med en första utföringsform av föreliggande uppfinning; figur 4 är ett blockschema som visar en konstruktion av en förfrekvensdelare med 2 skalfaktorer, vilken bildar varje programmerbart frekvensdelarsteg som används i den första utföringsformen av föreliggande uppfinning; figur 5 är ett vàgformsdiagram för att beskriva tidsför- loppet för varje Q-uttag fràn respektive programmerbart fre- kvensdelarsteg i den programmerbara frekvensdelarapparaten enligt den första utföringsformen av föreliggande uppfinning; figur 6 är ett blockschema som visar en konstruktion av en programmerbar frekvensdelarapparat enligt en andra ut- föringsform av föreliggande uppfinning; figur 7 är ett blockschema som avbildar en konstruktion av en programmerbar frekvensdelarapparat enligt en tredje utföringsform av föreliggande uppfinning; figur 8 är éttïïïöëkschema som illustrerar en konstruk- tion av en förfrekvensdelare med 2 skalfaktorer som används i den programmerbara frekvensdelarapparaten enligt den tredje utföringsformen av föreliggande uppfinning; figur 9 är ett vàgformsdiagram för att beskriva tidsför- loppet för var och en av Q-utgàngarna vid respektive variabla frekvensdelningssteg i den programmerbara frekvensdelarappa- raten enligt den tredje utföringsformen av föreliggande upp- 10 15 20 25 30 35 40 513 521 finning; och figur 10 är ett blockschema som visar en konstruktion av en programmerbar frekvensdelarapparat enligt en fjärde ut- föringsform av föreliggande uppfinning.

DETALJERAD BESKRIVNING Av DE FÖREDRAGNA uTFöRINGsFoRræRNA En programmerbar frekvensdelarapparat enligt före- liggande uppfinning kommer härefter att beskrivas i detalj med hänvisning till åtföljande ritningar i vilka föredragna utföringsformer visas med hjälp av illustrerande exempel.

En beskrivning kommer först att göras av en första utföringsform av föreliggande uppfinning. J-I Figur 3 är ett blockschema som visar en konstruktion av den första utföringsformen. En programmerbar frekvensdelar- apparat enligt den första utföringsformen innefattar ett flertal steg av kaskadkopplade programmerbara frekvensdelare 10 vilka var och en utgör en förfrekvensdelare med tvà skal- faktorer visad i figur 4. Närmare bestämt innefattar den programmerbara frekvensdelarapparaten enligt den första utföringsformen kaskadkopplade programmerbara frekvensdelare (vilka motsvarar kaskadkopplade programmerbara frekvensdelar- steg och kollektivt kan anses vara ett enda programmerbart 10-0, 10-1, 10-2, 10-3, ..., var och en selektivt delar frekvensen hos en klocksignal med frekvensdelande nätverk) vilka tvá och tre.

Såsom skulle bli fallet om den programmerbarafifrekvens- delaren 10 visad i figur 4 användes, har var och en av de 10-1, 10-2, 10-3, ... en NOR-grind 12 matad med en.förinställd insignal M levererad programmerbara frekvensdelarna 10-1, till en kontakt M (dvs varje kontakt kommer härefter att betecknas med samma symbol eller beteckning som den som anger varje signal) och med Q-utsignalen fràn en D-vippa 15 som motsvarar ett andra steg som beskrivs senare, en D-vippa 13 matad med utsignalen från NOR-grinden 12 till dess D-kontakt, en OR-grind 14 matad med Q-utsignalen från D-vippan 13 och Q-utsignalen fràn en D-vippa 15 och D-vippan 15 matad med utsignalen från OR-grinden 14 till dess D-kontakt. Dessutom inmatas var och en av dessa programmerbara frekvensdelare med en klockpuls CP förstärkt av en buffertförstärkare ll till var och en av D-vippporna 13 och 15 såsom en klocksignal, 10 15 20 25 30 35 40 513 521 7 vilket därigenom avläser respektive insignaler vid D-kontak- terna pà D-vippporna 13 och 15 pà den stigande kanten hos klocksignalen och lagrar dem sedan däri.

När den förinställda insignalen M är en logisk "O" delar var och en av de programmerbara frekvensdelarna 10-1, 10-2, 10-3, de kanten av klocksignalen. Å andra sidan, när den förin- frekvensen hos klocksignalen med tre pà den stigan- ställda insignalen M är en logisk "1“, delar var och en av dessa programmerbara frekvensdelare frekvensen hos klocksig- nalen med två. Således väjs endera av de variabla delnings- kvoterna "två" eller "tre" i enlighet med nivån hos den för- inställda insignalen M som skall fastställas. För övrigt representeras <2-utsignalen frán D-vipppan 15 och dess Q- utsignal också av"'mod " respektive "mod", såsom visas i figurerna 3 och 4.

I den första utföringsformen inmatas en utsignal MOD2 fràn en OR-grind 26 för att detektera att var och en av alla Q-utgàngarna fràn de ej visade programmerbara frekvensdelarna efter den programmerbara frekvensdelaren som det fjärde steget är en logisk "O" och en utsignal modg från den pro- grammerbara frekvensdelaren 10-2 bàda till en OR-grind 25, där OR-operationen utförs. Dessutom inmatas utsignalen MOD2 och en signal som erhàlls genom att invertera en förinställd insignal D2 med en inverterare 18 till en OR-grind 23 för att beräkna den logiska summan. Utsignalen fràn OR-grinden 23 levereras till den programmerbara frekvensdelaren 10-2 som en förinställd insignal M2 därtill.

Funktionen hos Ye; Qch en av de kaskadkopplade program- merbara frekvensdelërnêrlß-3, efter den programmerbara frekvensdelaren 10-2 utföres pà samma sätt som har beskrivits ovan. I föreliggande utföringsform visas en inverterare 19, en OR-grind 24 och OR-grinden 26 i figur 3.

Sedan inmatas en utsignal MOD1 fràn OR-grinden 25 och en signal som erhålls genom att invertera en förinställd insig- nal D1 med en inverterare_17 till en OR-grind 22. Dessutom levereras utsignalen från OR-grinden 22 till den programmer- bara frekvensdelarenrlQ;l som en förinställd insignal M1 där- till. 7 s Utsignalen MOD1 från OR-grinden 25, en utsignal modl fràn den programmerbara frekvensdelaren 10-l och en signal 10 15 20 25 30 35 40 513 521 8 som erhålls för att invertera en (+1)-instruktionssignal med en inverterare 28 levereras till en NOR-grind 27. Sedan in- matas utsignalen MOD1 från OR-grinden 25, en utsignal modl frán den programmerbara frekvensdelaren 10-1 och en signal som erhålls genom att invertera en förinställd insignal DO med en inverterare 16 till en NOR-grind 21. Vidare inmatas en utsignal OC1 fràn NOR-grinden 21 och en utsignal OC1- fràn NOR-grinden 27 till en NOR-grind 20. Vidare levereras ut- signalen från NOR-grinden 20 till den programmerbara fre- kvensdelaren 10-0 som en förinställd insignal M0 därtill. För övrigt representeras en klockpuls som skall levereras till den programmerbara frekvensdelaren 10-O med fo.

OR-grindarna 25, 26 och NOR-grinden 27 exklusive ut- signalen från inverteraren 28 utgör en grindkrets för att bestämma eller detektera huruvida Q-utsignalen fràn var och en av de programmerbara frekvensdelarna ..., 10-3, 10-2 och 10-1 har ett förutbestämt mönster. I den första utförings- formen används grindkretsen konstruerad enligt beskrivningen för att detektera att Q-utsignalen fràn var och en av de programmerbara frekvensdelarna 10-3, 10-2 och 10-l är en l(H) [härefter anger förkortningen (H) hexadecima1t].

OR-grindarna 25, 26, NOR-grinden 27 inklusive utsignalen fràn inverteraren 28 och NOR-grinden 20 utgör en grindkrets för att detektera att (+1)-instruktionssignalen är inmatad och Q-utsignalen fràn var och en av de programmerbara fre- kvensdelarna ..., 10-3, 10-2, 10-1 är l(H) för att ta ett beslut för att bringa den programmerbara frekvensdelaren 10-3 att dela frekvensen hos klocksignalen med tre.

OR-grindarna 25, 26 och NOR-grinden 21 exklusive utsig- nalen fràn inverteraren 16 används för att detektera att Q- utsignalen fràn var och en av de programmerbara frekvens- delarna ..., 10-3, 10-2, 10-1 har ett förutbestämt värde, dvs 0(H) i föreliggande utföringsform. När den förinställda in- signalen Dg inmatas utgör OR-grindarna 25, 26, inverteraren 16, NOR-grinden 21 inklusive utsignalen från inverteraren 16 och NOR-grinden 20 en grindkrets för att detektera att Q-ut- signalen frán var och en av de programmerbara frekvensdelarna ., 10-3, 10-2, 10-1 är 0(H) för att ta ett beslut för att bringa den delbara frekvensdelaren 10-0 att dela frekvensen hos klocksignalen med tre. 10 15 20 25 30 35 40 515 521 9 Dessa grindkretsar kommer att framgå ut följande be- skrivning av funktionen av den första utföringsformen, som kommer att beskrivas senare.

I den första utföringsformen konstruerad såsom har be- skrivits ovan motsvarar en OR-grind 8 visad i figur 1 var och en av OR-grindarna 25, 26 och en OR-grind 2 är förknippad med var och en av OR-grindarna 22, 23, 24. Dessutom motsvarar en inverterare 1 var och en av inverterarna 16, 17, 18, 19. I den illustrerade utföringsformen är en programmerbar fre- kvensdelare visad i figur 1 arrangerad i form av flera steg i tandem och NOR-grindarna 20, 21, dessutom införlivade därmed. Härvid utförs delningen av fre- 27 och inverteraren 28 är kvensen hos klocksignalen med tre då den förinställda in- signalen D0 inmatas under ett intervall i vilket den förin- ställda insignalen D0 gàr till en logisk "1" och var och en modg, mod3, hos respektive av mod-utsignalerna, dvs modl, programmerbar frekvensdelare 10-1, 10-2, 10-3, är en logisk "0". klocksignalen med tre_gà (+1)-instruktionssignalen från in- Å andra sidan utförs delningen av frekvensen hos verteraren 28 är en logisk "l" oberoende av om nivàn för den inkommande förinställga_insignalen Do under ett intervall i vilket (+l)-instruktionens signal är en logisk "1" och mod- dvs modl, modg, mod3, fràn de programmer- l0-2, 10-3, logisk "1", en logisk "0", en logisk "O", utsignalerna, bara frekvensdelarna 10-1, respektive är en I den första utföringsformen konstruerad såsom har be- skrivits ovan delar Qê programmerbara frekvensdelarna 10-0, 10-1, 10-2, 10-3, sekventiellt klockpulsen fg. I det här fallet utför var och en av de programmerbara frekvensdelarna 10-1, 10-2, 10-3, ..._frekvensdelningsoperationen pà samma sätt som har beskrivit§_i_ovannämnda uttryck (4).

En beskrivning kommer nu att göras av frekvensdelnings- operationen hos den0pïögrammerbara frekvensdelaren 10-0.

När Do-signalen och (+l)-instruktionssignalen båda är en logisk "O" är var och en_av OC1- och OC1--signalerna en logisk "0" och NOR-grinden 20 utmatar en_logisk "1". Följakt- ligen delar den programmerbara frekvensdelaren 10-0 frekven- sen hos den inmatademklggksignalen fo med två pà den positiva (stigande) kanten av klockpulsen och dirigerar eller levere- rar resultatet av sin frekvensdelning till en utgång Q0. När 10 15 20 25 30 35 40 513 521 10 Do signalen är en logisk "l" och (+1)-instruktionssignalen är en logisk "O", bibehålls OC1--signalen vid logisk "O" och OC1-signalen ställs till logisk "1" under ett intervall i vilket var och en av utsignalerna vid alla Q-kontakterna hos de programmerbara frekvensdelarna efter den programmerbara frekvensdelaren 10-1 är en logisk "O". Som en konsekvens utmatar NOR-grinden 20 en logisk "O" och härigenom delar den programmerbara frekvensdelaren 10-0 frekvensen hos klockpul- sen fg med tre endast en gång på dess positiva kant och avger resultatet av frekvensdelningen till sin Q0-utgång.

När D0-signalen är en logisk "O" och (+1)-instruktions- signalen är en logisk "1" bibehålls OC1-signalen vid logisk "O" och OC1--signalen bibehålls vid en logisk "1" under ett intervall i vilket modl från den programmerbara frekvens- delaren 10-1 är en logisk "O" och var och en av utsignalerna vid alla Q-utgàngarna från de programmerbara frekvensdelarna efter den programmerbara frekvensdelaren 10-1 är en logisk "O". och härigenom delar den programmerbara frekvensdelaren 10-0 Som en konsekvens utmatar NOR-grinden 20 en logisk "O" frekvensen hos klockpulsen fg med tre endast en gång på dess positiva kant och avger därefter resultatet av sin frekvens- delning till sin Q0-utgång.

När både DO-signalen och (+1)-instruktionssignalen är en logisk "l" bibehålls OC1I-signalen vid en logisk "1" under ett intervall i vilket modl från den programmerbara frekvens- delaren 10-1 är en logisk "O" och utsignalerna vid Q-ut- gàngarna från de programmerbara frekvensdelarna efter den programmerbara frekvensdelaren 10-1 alla är logisk "O". Å andra sidan bibehålls OC1-signalen vid en logisk "1" när vardera av utsignalerna vid alla Q-utgàngarna från de programmerbara frekvensdelarna efter den programmerbara frekvensdelaren 10-1 är en logisk "O". Eftersom NOR-grinden 20 utmatar en logisk "O" två gånger som svar på dessa in- signaler OC1, OC1- delar den programmerbara frekvensdelaren 10-O frekvensen hos klockpulsen fo med tre två gånger pà dess positiva kant och utmatar sedan resultatet av sin frekvens- delning vid Q0-utgången. När utsignalerna vid Q-utgàngarna från de programmerbara frekvensdelarna 10-1, 10-2, 10-3, som är kaskadkopplade med varandra i form av flera steg speciellt är "0(H)" och "l(H)", delar den programmerbara 10 15 20 25 30 35 40 513 521 ll frekvensdelaren 10-0 frekvensen hos klocksignalen med tre, vilket därmed àstadkommer en delningskvot +l större än en förinställd delningskvot, dvs delning med delningskvoten +l.

Figurerna 5a till Sd är tidsdiagram för att beskriva frekvensdelningsoperationerna ovan.

Enligt tidsdiagrammet visat i figur Sa är vardera av (+1)-instruktionssignalen, D0-signalen, D1-signalen och en D3-signal en logisk "O" och D2-signalen är en logisk "l" och en utsignal MOD3 är en logisk "O". Således utförs delningen av frekvensen hos klockpulsen med 20 (= 24 + D3D2D1D0(B) + (+1)-instruktionssignalen (B) = 16 + Ol00(B) + 0(B) = 20).

Symbolen (B) är en förkortning av "binärt" (härefter för- kortat "(B)"). Figur Sb visar ett av tidsdiagrammen visat i figur 5 i vilket D0-signalen i figur Sa är ändrad fràn logisk "O" till logisk "l". bara frekvensdelaren l0-0 frekvensen hos klocksignalen med I det här fallet delar den programmer- tre en gång under ett intervall i vilket vardera av utsigna- lerna vid utgángarna Q1 till Q3 är "O(H)", vilket därigenom (= 24 + O100(B) + 21). Figur 5c visar ett annat av tidsdiagrammen, i utför frekvensdelning av klockpulsen med 21 0(B) = vilket (+1)-instruktionssignalen i figur 5a är ändrad från logisk "O" till logisk “1". frekvensdelaren 10-1 frekvensen hos klocksignalen med tre en Härvid delar den programmerbara gång när vardera av utsignalerna vid utgángarna Q1 till Q3 är "1(H)", vilket därigenom möjliggör delning av frekvensen hos klocksignalen med 21 (= 24 + O100(B) + 1(B) = 21). Figur 5d illustrerar det återstående tidsdiagrammet i vilket D0-signa- len i figur 5c är ändrad_fràn logisk "O" till logisk "l". I det här fallet delar den programmerbara frekvensdelaren 10-O frekvensen hos klocksignalen tre två gånger när utsignalen vid utgángarna Q från de programmerbara frekvensdelarna 10-O, 10-1, 10-2, 10-3 är "l(H)" och "0(H)", vilket därigenom möjliggör delning av frekvensen hos klocksignalen med 22 (= 24 + Ol01(B) + l(B) = 22). Som en konsekvens görs delning med delningskvoten +l. V När (+1)-instruktionssignalen i figur 5a ändras fràn logisk "O" till logisk "1" i figur 5c ändras en delningskvot "20" till en delningskvot pà "2l", dvs delningskvoten ökas med "+l". 5b ändras från logisk "O" till logisk "1" Å andra sidan när (+1)-instruktionssignalen figur i figur Sd, in- 10 15 20 25 30 35 40 513 521 12 ställs en delningskvot "21" till en delningskvot "22", dvs delningskvoten ökas med "+1". Således ökas delningskvoten med (+1) i enlighet med nivån på (+1)-instruktionssignalen.

Följaktligen utförs delning av frekvensen hos klock- signalen med tre i enlighet med nivån hos Dg-signalen under ett intervall i vilket utsignalerna vid utgángarna Q1, Q2, Q3 är "O00", medan delning med frekvensen hos klockpulsen med tre i enlighet med nivån hos (+1)-instruktionssignalen utförs under ett intervall i vilket utsignalerna vid utgángarna Q1, Q2, Q3 är "lO0". .

En beskrivning kommer nu att göras av en andra ut- föringsform av föreliggande uppfinning.

Figur 6 är ett blockschema som visar en konstruktion av den andra utföringsformen av föreliggande uppfinning.

I den illustrerade utföringsformen tillhandahålles, som ett alternativ till NOR-grinden 27 använd i den första_ut- föringsformen, en OR-grind 29 matad med en utsignal mod; från en programmerbar frekvensdelare 10-2 och en utsignal MOD2 från en OR-grind 26 och en NOR-grind 30 matad med utsignaler från OR-grinden 29, en signal som erhålls genom att invertera en (+l)-instruktionssignal med en inverterare 28 och en utsignal modl från en programmerbar frekvensdelare 10-1. Utsignalen från NOR-grinden 30 levereras till en NOR- grind 20 som en av dess båda insignaler, dvs en insignal 0C'1.

I den andra utföringsformen utgör OR-grindarna 26, 29 och NOR-grinden 30 exklusive utsignalen från inverteraren 28 en grindkrets för att bestämma eller detektera huruvida ut- signalerna vid respektive utgångar Q från de programmerbara 10-3, 10-2, 10-1 har ett förutbestämt mönster. I den illustrerade utföringsformen används grind- frekvensdelarna ..., kretsen konstruerad enligt ovan för att detektera att vardera av utsignalerna vid Q-utgángarna från de programmerbara fre- 10-3, 10-2, 10-1 är 2(H). _ Sedan utgör OR-grindarna 26, 29, inverteraren 28, NOR- kvensdelarna ..., grinden 30 inklusive utsignalen från inverteraren 28 och NOR- grinden 20 en grindkrets för att detektera att vardera av utsignalerna vid respektive Q-utgångar från de programmerbara 10-3, 10-2, 10-1 är 2(H) den programmerbara frekvensdelaren 10-2 att dela frekvensen frekvensdelarna ..., för att bringa 10 15 20 25 30 35 40 513 521 13 hos klocksignalen fo med tre. 26, NOR-grindarna 20, 21 i föreliggande utföringsform identiska För övrigt är OR-grindarna 25, inverteraren 16 och med dem som används i den första utföringsformen.

Dessa komponenter kommer att framgå ytterligare ur följande beskrivning av funktionen av den andra utförings- formen som kommer att beskrivas senare.

I den andra utföringsformen konstruerad såsom beskrivits ovan bibehålls, när en D0-signal och en (+1)-instruktions- signal båda är logisk "O", vardera en OC1-signal och en OC'1- signal vid logisk "O" och NOR-grinden 20 utmatar en logisk "l". 10-0 frekvensen hos den inmatade klocksignalen fo med två på Följaktligen delar den programmerbara frekvensdelaren dess positiva kant och avger sedan resultatet av dess fre- kvensdelning till sin Q0-utgång. När D0-signalen är logisk "l" och (+1)-instruktionssignalen är är en logisk "O", bibe- hålls OC'1-signalen vid en logisk "0" och OC1-signalen bibe- hålls vid en logisk "l" under ett intervall i vilket utsig- nalerna vid alla Q-utgàngarna från de programmerbara fre- kvensdelarna efter den programmerbara frekvensdelaren 10-1 är en logisk "O". Som en konsekvens utmatar NOR-grinden 20 en logisk "O" och härigenom delar den programmerbara frekvens- delaren 10-O frekvensen hos klocksignalen fg med tre endast en gång och avger sedan resultatet av sin frekvensdelning till utgången Q0.

När Dg-signalen är en logisk "O" och (+1)instruktions- signalen är en logisk "l" bibehålls OC1-signalen vid en logisk "O" och OC'1-signalen bibehålls vid en logisk "l" när utsignalen ímšš; från den programmerbara frekvensdelaren 10-2 är en logisk "O" och utsignalen vid utgången Q från den pro- grammerbara frekvensdelaren 10-l och utsignalerna vid alla utgàngarna Q från de programmerbara frekvensdelarna efter den ;:::aáJ Således utmatar NOR-grinden 20 en logisk "0" och härigenom delar den programmerbara frekvensdelaren 10-3 är en logisk "O". programmerbara šrekvensdelaren 10-0 frekvensen hos klockpul- sen fg med tre endast en gång och sänder sedan resultatet av sin frekvensdelning till utgången Q0.

När D0-signalen och (+l)-instruktionssignalen båda är logisk "l" bringas Öëïï till en logisk "l" när utgången modg från den programmerbara frekvensdelaren 10-2 är en logisk "O" 10 15 20 25 30 35 40 513 521 14 och utsignalen vid utgången Q från den programmerbara fre- kvensdelaren 10-1 och utgàngarna vid alla Q-utgàngarna från de programmerbara frekvensdelarna efter den programmerbara frekvensdelaren 10-3 är en logisk "0". Dessutom bringas OC1- signalen till en logisk "1" när utgàngarna vid alla Q-ut- gångarna från de programmerbara frekvensdelarna efter den programmerbara frekvensdelaren 10-1 är logisk "O". Eftersom NOR-grinden 20 utmatar en logisk "O" två gånger som svar på dessa insignaler OC1, OC'1 delar den programmerbara frekvens- delaren 10-0 frekvensen hos klocksignalen fo med tre två gånger på dess positiva kant och avger sedan resultatet av sin frekvensdelning till utgången Q0. Specifikt, när utsigna- lerna vid utgàngarna Q från de programmerbara frekvensdelarna 10-1, 10-2, 10-3, form av flera steg är "O(H)" och "2(H)" delar den programmer- bara frekvensdelaren 10-0 frekvensen hos klocksignalen fo med som är kaskadkopplade med varandra i tre, vilket därigenom möjliggör delning med delningskvoten +l.

I de ovan beskrivna första och andra utföringsformerna frekvensdelas klocksignalen fo på ovan beskrivna sätt på dess positiva kant. Emellertid kan den frekvensdelas pà sin nega- tiva kant. Dessa utföringsformer har visat och beskrivit ett fall i vilket delning med delningskvoten +1 utförs under ett ~intervall i vilket utsignalerna vid utgàngarna Q från de programmerbara frekvensdelarna efter den programmerbara fre- kvensdelare som motsvarar det andra steget är "1(H)" och 112 u _ utföras på samma sätt som har beskrivits ovan även när ovan Emellertid kan frekvensdelningen beskriven ovan beskrivna utsignaler är andra än “l(H)" och "2(H)". kan sådan frekvensdelning utföras med användning av §2-ut- Qgssutom signalerna från de programmerbara frekvensdelarna 10-1, 10-2, 10-3, En beskrivning kommer nu att göras av en tredje utfö- ringsform av föreliggande uppfinning.

Figur 7 är ett blockschema som visar en konstruktion av den tredje utföringsformen. En programmerbar frekvensdelar- apparat enligt den tredje utföringsformen innefattar ett flertal steg av kaskadkopplade programmerbara frekvensdelare, vilka vardera utgör en förfrekvensdelare med 2 skalfaktorer såsom visas i figur 8. Närmare bestämt innefattar den 10 15 20 25 30 35 40 513 521 15 programmerbara frekvensdelarapparaten enligt den tredje ut- föringsformen kaskadkopplade programmerbara frekvensdelare (vilka motsvarar de kaskadkopplade programmerbara frekvens- delarstegen och kollektivt kan anses vara ett enda program- merbart frekvensdelarnät) 31-0, 31-1, 31-2, 31-3, ..., vardera selektivt delar frekvensen hos en klocksignal med tvà vilka och tre.

Såsom visas i figur 8 har var och en av de programmer- 31-1, 31-2, 31-3, 32 som matas med en förinställd insignal d och en insignal MOD, en NOR-grind 34 som matas med utsignalen från NOR-grind bara frekvensdelarna 31-0, en OR-grind 32 och Q-utsignalen fràn en D-vippa 37 som motsvarar det andra steget som beskrivs senare, en D-vippa 35 som matas med utsignalen fràn NOR-grinden 34 till sin kontakt D, en OR-__ grind 36 som matas med Q-utsignalen fràn D-vippan 35 och (2- utsignalen från D-vippan 37, och D-vippan 37 som matas med utsignalen från OR-grinden 36 till sin kontakt D. I var och en av de programmerbara frekvensdelarna 31-O, 31-1, 31-2, 31-3, stärkare 33 till var och en av D-vipporna 35 och 37 som en levereras en klockpuls förstärkt av en buffertför- klocksignal och därefter avläses respektive insignaler vid D- kontakterna på D-vipporna 35 och 37 pà den stigande kanten av klocksignalen och lagras däri. 40, respektive programmerbara frekvensdelare 31-O, 31-1, 31-2, 31-3, varje OR-grind som inmatas med en OC(i)-signal och en mod- Vidare är OR-grindar 38, 39, kopplade till i ordning för att ställa utsignalen OC(i-1) för (i-1) fràn nästa steg, till en MOD(i-2) fràn föregående steg.

Dessutom inmatas en (+1)-instruktionssignal och en förin- ställd insignal D0 till en NOR-grind 41 och utsignalen från NOR-grinden 41 levereras till den programmerbara frekvens- delaren 31-O som en förinställd insignal do. Förinställda 43, insignaler D1, D2, D3, ...inverteras av inverterare 42, 44, .., för att levereras till de programmerbara frekvens- delarna 31-1, 31-2, 31-3, d2 respektive d3. Vidare levereras (+1)-instruktionssignalen som förinställda insignaler dl, och den förinställda insignalen D0 till en NAND-grind 45 och utsignalen från NAND-grinden 45 och en utsignal modl från den programmerbara frekvensdelaren 31-1 levereras till en AND- grind 46. Vidare inmatas utsignalen fràn AND-grinden 46 till 10 15 20 25 30 35 40 513 521 16 OR-grinden 38 tillsammans med en MOD1-signal. För övrigt är klocksignalen som skall levereras till den programmerbara frekvensdelaren 31-O betecknad med fo i figur 7. 39, 40 och AND-grinden 46 en grindkrets för att bestämma eller I den tredje utföringsformen utgör OR-grindarna 38, detektera huruvida Q-utgången från var och en av de program- 31-3, 31-2, 31-1 har ett förut- i samverkan med NAND-grinden 45. I den merbara frekvensdelarna ..., bestämt mönster, tredje utföringsformen används denna grindkrets för att detektera att Q-utgángarna från de programmerbara frekvens- delaren ..., 31-3, 31-2, 31-1 antar värdet 0(H) och 1(H). OR- grindarna 38, 39, 30, NOR-grinden 41, NAND-grinden 45 och AND-grinden 46 bildar en grindkrets för att bringa den pro- grammerbara frekvensdelaren 31-O att dela frekvensen hos klocksignalen fg med tre när grindkretsen detekterar med att Q-utsignalen från var och en av de programmerbara frekvens- delarna ..., 31-3, 31-2, 31-1 är O(H) dà antingen (+1)-in- struktionssignalen eller den förinställda insignalen D0 inma- tas och för att bringa den programmerbara frekvensdelaren 31- 0 att dela frekvensen hos klocksignalen fo med tre när grind- kretsen detekterar att respektive Q-utgångar fràn de program- 31-3, 31-2, 31-1 antar 0(H) och (+1)-instruktionssignalen och den förinställda in- merbara frekvensdelarna ..., 1(H) då signalen D0 båda inmatas.

I den tredje utföringsformen konstruerad såsom beskrivs ovan motsvarar OR-grinden 8 (se figur 1) var och en av OR- 39, Dessutom motsvarar inverteraren 1 var och en av 43, 44. bara frekvensdelarapparaten enligt den tredje utföringsformen grindarna 38, 40 och OR-grinden 2 är förknippad med OR- grinden 32.

NOR-grinden 41 och inverterarna 42, Den programmer- innefattar den programmerbara frekvensdelaren visad i figur 1 arrangerad i form av flera steg i tandem. Emellertid är den programmerbara frekvensdelarapparaten enligt den illustrerade utföringsformen försedd med NOR-grinden 41 som ett alternativ till inverteraren som motsvarar det första steget. Vidare är NAND-grinden 45 som förses med två insignaler att anbringas till NOR-grinden 41 och AND-grinden 46 för att reglera passa- gen av utsignalen modl från den programmerbara frekvens- delaren 31-1 som det andra steget därigenom med hjälp av ut- signalen från NAND-grinden 45 tillagda. Vid denna tidpunkt 10 15 20 25 30 35 40 513 521 17 används utsignalen från AND-grinden 46 som en av de två in- signalerna till OR-grinden 38 i stället för utsignalen mod1 från den programmerbara frekvensdelaren 31-1. I den program- merbara frekvensdelarapparaten som berörs ovan bringas den programmerbara frekvensdelaren 31-O att dela frekvensen hos klocksignalen fo med tre, vilket skall upprepas två gånger, oberoende av Q-utsignalen från den programmerbara frekvens- delaren 31-1 under ett intervall i vilket Q-utgångarna från de programmerbara frekvensdelarna 31-2, 31-3, alla är en logisk "O" och (+l)-instruktionssignalen och den förinställda insignalen Do båda är en logisk "l". Å andra sidan, när var- dera av Q-utsignalerna från de programmerbara frekvensdelarna 31-1, 31-2, 31-3, frekvensdelaren 31-O att dela frekvensen hos klocksignalen fo är "OOO" bringas den programmerbara med tre under ett intervall i vilket endera av (+1)-instruk- tionssignalen och den förinställda insignalen Do är en logisk "I". I den programmerbara frekvensdelarapparaten såsom illu- strerad ovan delar apparaten klocksignalen fo med två när (+1)-instruktionssignalen och den förinställda insignalen Do båda är logisk "O".

I den tredje utföringsformen konstruerad såsom beskrivs ovan frekvensdelar de programmerbara frekvensdelarna 31-0, 31-1, 31-2, 31-3, I det här fallet utför var och en av de programmerbara frekvens- delarna 31-1, 31-2, 31-3, samma sätt som beskrivs i ovannämnda uttryck (4). sekventiellt klocksignalen fo. frekvensdelningsoperationen på En beskrivning kommer nu att göras av frekvensdelnings- operationen hos den programmerbara frekvensdelaren 10-O. När (+1)-instruktionssignalen är en logisk "O" utmatar NAND-grin- den 5 en H nivå. Följaktligen utmatar AND-grinden 46 en modl- nivå som den är. När Do-signalen är en logisk "1" utmatar NOR-grinden 41 en logisk "O". programmerbara frekvensdelaren 31-O frekvensen hos klock- Under detta villkor delar den signalen fo med tre på dess positiva kant och avger sedan resultatet av sin frekvensdelning till sin utgång Qo endast när Q-utgångarna från de programmerbara frekvensdelarna 31-1, 31-2, 31-3, logisk "O" utmatar NOR-grinden 41 en logisk "l" och härigenom alla är en logisk "O". När Do-signalen är en delar den programmerbara frekvensdelaren 31-0 frekvensen hos klocksignalen fo med två på dess positiva kant och sänder 10 15 20 25 30 35 40 513 521 18 därefter resultatet från sin frekvensdelning till sin Qg- utgång. När (+1)-instruktionssignalen är en logisk "1" och Do är en logisk "O" utmatar NAND-grinden 45 en logisk "l" och härigenom utmatar AND-grinden 46 en mod;-nivá som den är.

Endast när NOR-grinden 41 utmatar en logisk "O" och Q-ut- gångarna från de programmerbara frekvensdelarna 31-1, 31-2, 31-3 alla är en logisk "O" delar den programmerbara frekvens- delaren 31-O frekvensen hos klocksignalen fo med tre och avger sedan resultatet av sin frekvensdelning till utgången Q0- När (+1)-instruktionssignalen är en logisk "1" och D0 är en logisk "1" utmatar NOR-grinden 41 en logisk "O". Eftersom NAND-grinden 45 utmatar en logisk "0" utmatar AND-grinden 46 en logisk "O" oberoende av nivån på modl. Således, oberoende av utsignalen vid utgången Q från den programmerbara fre- kvensdelaren 31-1 och om utsignalerna vid utgångarna Q från andra programmerbara frekvensdelare alla är en logisk "O", delar den programmerbara frekvensdelaren 31-O frekvensen hos klocksignalen fg med tre på dess positiva kant och avger sedan resultatet av sin frekvensdelning till sin Q0-terminal.

Med andra ord, när utsignalerna vid utgångarna Q från de 31-3 är "0(H)" och "1(H)" delar den programmerbara frekvensdelaren 31-0 frekven- sen hos klockpulsen fo med tre två gånger, vilket därmed gör programmerbara frekvensdelarna 31-1, 31-2, det möjligt att dela med delningskvoten +l.

Figurerna 9a till 9c visar tidsdiagram för att beskriva frekvensdelningsoperationen beskriven ovan.

Figur 9a visar ett av tidsdiagrammen, i vilket vardera (+1)-instruktionssignalen, D0-signalen, D1-signalen och D3- signalen är en logisk "O" och D2-signalen är en logisk "1" och en utsignal MOD3 är en logisk "O". Således utförs delning av frekvensen hos klocksignalen fg med 20 (= 24 + D3D2D1Dg(B) + (+l)-instruktionssignalen (B) = 16 + 0100 + O = 20). Figur 9b visar det andra av tidsdiagrammen i vilket D0-signalen i figur 9 är ändrad från logisk "o" till logisk "1" och (+1)- instruktionssignalen i figur 9a är ändrad från logisk "O" till logisk "1". I det här fallet delar den programmerbara frekvensdelaren 31-0 frekvensen hos klocksignalen fo med tre en gång under ett intervall vilket vardera av utsignalerna vid utgångarna Q1 till Q3 är "O(H)", vilket därigenom möjlig- 10 15 20 25 30 35 40 513 521 19 gör delning av frekvensen hos klocksignalen fg med 21 (=24 + 0101(B) + 0(B) =j24 + Ol00(B) + 1(B) = 21). Figur 9c visar det återstående tidsdiagrammet i vilket vardera av (+l)-in- struktionssignalen och D0-signalen i figur 9a är ändrad från logisk "O" till logisk "1". I det här fallet delar den pro- grammerbara frekvensdelaren 31-O frekvensen hos klockpulsen fo med tre två gànger under ett intervall i vilket respektive utsignaler vid utgángarna Q1 till Q3 är "l(H)" och "0(H)", vilket därigenom möjliggör delning av frekvensen hos klock- signalen fo med 22 (= 24 + OlOl(B) + 1 = 22). Således görs delning med den variabla delningskvoten +1.

När (+1)-instruktionssignalen i figur 9a ändras fràn logisk "O" till logisk "1" som visas i figur 9b ändras en delningskvot "20" till en delningskvot "21“, dvs delnings- kvoten ökas med +1. Å andra sidan när (+l)-instruktions- signalen i figur 9b ändras från logisk "O" till logisk "1" som visas i figur 9c fràn den tidpunkt då D0-signalen är i ett tillstànd logisk "1", ändras delningskvoten "2l" till en delningskvot "22", dvs delningskvoten ökas med +1.

När Q-utgàngarna från de programmerbara frekvensdelarna 31-1, 31-2, 31-3 antar "OOO" och "l0O" delar alltså den programmerbara frekvensdelaren 31-0 frekvensen hos klock- signalen fo med tre under ett intervall i vilket Dg-signalen och (+1)-instruktionssignalen báda är en logisk "1". Å andra sidan, när Q-utgàngarna från de programmerbara frekvens- delarna 31-1, 31-2, frekvensdelaren 31-0 frekvensen hos klocksignalen fo med tre 31-3 är "OOO" delar den programmerbara under ett intervall i vilket endera av Dg-signalen och (+1)- instruktionssignalen är en logisk "l".

En fjärde utföringsform av föreliggande uppfinning kommer nu att beskrivas nedan.

Figur 10 är ett blockschema som visar konstruktionen av den fjärde utföringsformen av föreliggande uppfinning.

I den fjärde utföringsformen tillhandahålls en AND-grind 47 som förses med utsignalen från en NAND-grind 45 och en utsignal mod; från en programmerbar frekvensdelare 31-2 som ett alternativ till Anp-grinden 46 använd i den tredje ut- föringsformen. Utsignalen från AND-grinden 47 levereras till en OR-grind 39 som en av dess tvà insignaler och en utsignal modl från en programmerbar frekvensdelare 31-1 levereras 10 15 20 25 30 35 40 515 521 20 direkt till en OR-grind 38 som en av dess båda insignaler.

Vidare förses en OR-grind 48 med utsignalen från en NOR-grind 40 och utsignalen modg från den programmerbara frekvensdela- ren 31-2 tillhandahàlls också i den fjärde utföringsformen och utsignalen från OR-grinden 48 inmatas till den program- merbara frekvensdelaren 31-1 som MOD1.

I den fjärde utföringsformen utgör OR-grindarna 38, 39, 40, eller detektera huruvida Q-utgàngarna för var och en av de 31-3, 31-2, 31-1 har ett förutbestämt mönster i samverkan med NAND-grinden 45. I den fjärde utföringsformen används denna grindkrets för att 48 och AND-grinden 47 en grindkrets för att bestämma programmerbara frekvensdelarna ..., detektera att Q-utgàngarna fràn de programmerbara frekvens- 31-3, 31-2, 31-1 antar värdet 0(H) och 2(H). 39, 40, 48, NOR-grinden 41, NAND- grinden 45 och AND-grinden 47 tillhandahåller en grindkrets delarna ..., OR-grindarna 38, för att bringa en programmerbar frekvensdelare 31-O att dela frekvensen hos en klockpuls fo med tre när grindkretsen detekterar att Q-utgàngarna från de programmerbara frekvens- delarna ..., 31-3, 31-2, 31-1 är 0(H) och 2(H) till skillnad fràn den tredje utföringsformen då en (+1)-instruktionssignal och en förinställd insignal D0 inmatas.

I den fjärde utföringsformen, såsom framgår ur beskriv- ningen ovan hindras modg från den programmerbara frekvens- delaren 31-2 att utmatas från AND-grinden 47 under ett inter- vall i vilket D0-signalen och (+1)-instruktionssignalen båda är en logisk "1". Således bringas utsignalen från AND-grinden 47 till en logisk "O" även om utsignalen mod; antar en logisk "O" eller en logisk "l". Den fjärde utföringsformen fungerar följaktligen på följande sätt som ett alternativ till den tredje utföringsformen i vilken respektive utsignaler vid utgàngarna Q från de programmerbara frekvensdelarna ..., 31-3, 31-2, 31-1 är "0(H)“ och "l(H)". utsignaler vid utgàngarna Q från de programmerbara frekvens- _, 31-3, 31-2, 31-1 är "o" och "2" delar den programmerbara frekvensdelaren 31-O frekvensen hos klock- Dvs när respektive delarna signalen fo med tre två gånger under ett intervall i vilket (+l)-instruktionssignalen och dg-signalen båda är en logisk “l", vilket därigenom möjliggör delning med delningskvoten +1. 10 15 20 25 30 35 40 515 521 21 I de tredje och fjärde utföringsformerna konstruerade sàsom beskrivs ovan delar den programmerbara frekvensdelaren frekvensen hos klocksignalen fo med två och tre på dess positiva kant. Emellertid kan den dela frekvensen hos klock- signalen fo med två och tre på dess negativa kant. Vidare har dessa utföringsformer visat och beskrivit fall där delning med delningskvoten +1 utförs under ett intervall i vilket respektive utsignaler vid Q-utgàngarna fràn de programmerbara frekvensdelarna efter den programmerbara frekvensdelaren som motsvarar det andra steget är "l(H)" och "2(H)". Emellertid kan delningsoperationen som berörs ovan utföras på samma sätt som har beskrivits ovan även när ovan beskrivna utsignaler är andra än "l(H)" och "2(H)". Dessutom_kan en sådan delnings- operation utföras genom att använda (2-utgàngarna från de programmerbara frekvensdelarna 31-O, 31-l, 31-2, Enligt den programmerbara frekvensdelarapparaten enligt föreliggande uppfinning, som har beskrivits ovan, när vardera av utsignalerna fràn de programmerbara frekvensdelarna efter den programmerbara frekvensdelaren som motsvarar det andra steget, av ett flertal programmerbara frekvensdelare som utgör den programmerbara frekvensdelarapparaten, bringas till ett förutbestämt mönster och instruktionssignalen för att dela med den variabla delningskvoten +l inmatas, delar den programmerbara frekvensdelaren som motsvarar det första steget frekvensen hos klocksignalen med tre, vilket därigenom gör det möjligt att dela med delningskvoten +1 hos den pro- grammerbara frekvensdelarapparten. Dessutom kan ett krets- arrangemang för att utföra en sådan process åstadkommas med en grindanordning och härigenom är detta arrangemang relativt enkelt.

Om föreliggande uppfinning tillämpas pà en kommunika- tionssystem som använder en släpfasregleringsfaslàsningskrets (PLL) av den typ där frekvenser hos signaler som skall använ- das mellan sändning och mottagning är olika och en variabel delningskvot inställs efter behov vid tidpunkten för omkast- ningen mellan sändning-mottagning kan tiden som krävs för att förinställa ändringen av delningskvoten fràn den ena till den andra minskas och härigenom kan höghastighetsfrekvenslàsning åstadkommas. Även om vissa föredragna utföringsformer har visats och

Claims (14)

10 15 20 25 513 521 22 beskrivits skall det inses att många ändringar och modifikationer kan göras utan att gå ur ramen för åtföljande patentkrav. PATENTKRAV

1. Programmerbar frekvensdelarapparat, kännetecknad av: ett programmerbart frekvensdelarnät innefattande ett flertal steg av kaskadkopplade programmerbara frekvens- delarsteg, vilka vart och ett delar frekvensen hos en inmatad klocksignal med två och tre baserat pà en logisk nivà hos en förinställningssignal för att ändra en delningskvot; och en anordning för att inkrementera en delningskvot hos det programmerbara frekvensdelarnätet med +1, vilken inkre- menteringsanordning innefattar en grindanordning för att detektera huruvida vardera av utsignalerna fràn de program- merbara frekvensdelarstegen i nämnda programmerbara frekvensdelarnät efter ett andra steg av nämnda programmer- bara frekvensdelarnät antar ett förutbestämt mönster och för att ställa en förinställningssignal levererad till ett första steg i nämnda programmerbara frekvensdelarnät till en ändringsnivà för att bringa det första steget av det programmerbara frekvensdelarnätet att dela frekvensen hos klocksignalen med tre när en instruktionssignal för att inkrementera en delningskvot med +1 inmatas till grindanordningen.

2. Programmerbar frekvensdelarapparat enligt krav 1, kännetecknad av att vart och ett av nämnda programmerbara frekvensdelarsteg innefattar första och andra D-vippor som förses med klocksignalen som insignal, en NOR-grind som förses med förinställningssignalen och Q-utsignalen fràn nämnda andra D-vippa, varvid en utsignal från NOR-grinden levereras till nämnda första D-vippa, och en OR-grind som förses med Q-utsignalen från den första D-vippan och Éï - utsignalen från den andra D-vippan, varvid en utsignal fràn' OR-grinden levereras till den andra D-vippan.

3. Programmerbar frekvensdelarapparat enligt krav 1, kännetecknad av att grindanordningen innefattar ett flertal OR-grindar för att detektera att utsignalerna frán 10 15 25 515 521 23 respektive motsvarande programmerbara frekvensdelarsteg efter ett tredje steg av det programmerbara frekvensdelarnätet alla är logisk "O".

4. Programmerbar frekvensdelarapparat enligt krav 3, kânnetecknad av att grindanordningen innefattar en NOR- grind som förses med inversen av en utsignal från det andra steget av det programmerbara frekvensdelarnätet och respek- tive utsignaler fràn åtminstone en OR-grind för att detektera att alla utsignalerna fràn motsvarande programmerbara frekvensdelarsteg efter det tredje steget av det programmerbara frekvensdelarnätet alla är logisk "O".

5. Programmerbar frekvensdelarapparat enligt krav 4, kânnetecknad av att grindanordningen vidare innefattar en inverterare för att invertera instruktionssignalen, varvid NOR-grinden förses med utsignalen från nämnda inverterare.

6. Programmerbar frekvensdelarapparat enligt krav 5, kânnetecknad av att grindanordningen innefattar en första OR-grind för att detektera att utsignalerna fràn respektive programmerbara frekvensdelarsteg efter ett fjärde steg av det programmerbara frekvensdelarnätet alla är logisk "O" och en andra OR-grind som är försedd med inversen av en utsignal fràn det tredje steget av det programmerbara frekvensdelarnätet och en utsignal från den första OR- grinden.

7. Programmerbar frekvensdelarapparat enligt krav 6, kânnetecknad av att NOR-grinden förses med utsignalen från inverteraren, utsignalen fràn den andra OR-grinden och ut- signalen fràn det andra steget av det programmerbara frekvensdelarnätet,w

8. Programmerbar frekvensdelarapparat enligt krav 1 kânnetecknad av att;¿nkrementeringsanordningen innefattar: en första logisk krets vars utsignal är inställd till en logisk nivà för att ta ett beslut beträffande delningen av frekvensen hos klocksignalen med tre när endera av en förinställningssignal (D0) och en instruktionssignal för att inkrementera en variabel delningskvot med +l eller båda inmatas, vilken utsignal inmatas som en första signal till ett första steg av nämnda programmerbara frekvensdelarnät; en andra logisk krets för att avbryta utsignaler fràn 15 20 25 35 515 521 24 ett förutbestämt antal programmerbara frekvensdelarsteg av nämnda programmerbara frekvensdelarnät efter ett andra steg av det programmerbara frekvensdelarnätet när både nämnda förinställningssignal (D0) och nämnda instruktionssignal inmatas; och att grindanordningen förses med utsignalen från den andra logiska kretsen och detekterar om vardera av utsignalerna fràn de programmerbara frekvensdelarstegen av nämnda programmerbara frekvensdelarnät efter det andra steget av det programmerbara frekvensdelarnätet har ett förutbestämt mönster, varvid en utsignal fràn grindanordningen används som en andra signal att levereras till det första steget av det programmerbara frekvensdelarnätet.

9. Programmerbar frekvensdelarapparat enligt krav 8, kânnetecknad av att vardera av de programmerbara frekvens- delarstegen innefattar första och andra D-vippor som förses med klocksignalen som insignal, en första OR-grind som matas med nämnda första och andra signaler, vilka vardera tjänar som en förinställningssignal, en NOR-grind som förses med utsignalen från den första OR-grinden och Q- utsignalen från den andra D-vippan, varvid en utsignal fràn NOR-grinden levereras till den första D-vippan, och en andra OR-grind som matas med Q-utsignalen från den första D-vippan och 15 -utsignalen fràn den andra D-vippan, varvid en utsignal från den andra OR-grinden levereras till den andra D-vippan.

10. Programmerbar frekvensdelarapparat enligt krav 8, kânnetecknad av att grindanordningen innefattar ett flertal OR-grindar för att detektera att alla utsignaler från respektive programmerbara frekvensdelarsteg efter ett tredje steg av det programmerbara frekvensdelarnätet har nivån logisk "O".

11. ll. Programmerbar frekvensdelarapparat enligt krav 8, kånnetecknad av att nämnda grindanordning innefattar en anordning för att detektera att det förutbestämda mönstret för vardera av utsignalerna fràn de programmerbara frekvensdelarstegen efter det andra steget av det programmerbara frekvensdelarnätet är 1 hexadecimalt.

12. Programmerbar frekvensdelarapparat enligt krav 8, 513 521 25 kânnetecknad av att nämnda grindanordning innefattar en anordning för att detektera att det förutbestämda mönstret för vardera av utsignalerna från de programmerbara frekvensdelarstegen efter det andra steget av det 5 programmerbara frekvensdelarnätet är 2 hexadecimalt.

13. Programmerbar frekvensdelarapparat enligt krav 8, kännetecknad av att den första logiska kretsen innefattar en NOR-grind.

14. Programmerbar frekvensdelarapparat enligt krav 10 8, kånnetecknad av att den andra logiska kretsen innefattar en NAND-grind.