KR950026123A - 가변 비정수배 분주회로 - Google Patents

가변 비정수배 분주회로 Download PDF

Info

Publication number
KR950026123A
KR950026123A KR1019940003338A KR19940003338A KR950026123A KR 950026123 A KR950026123 A KR 950026123A KR 1019940003338 A KR1019940003338 A KR 1019940003338A KR 19940003338 A KR19940003338 A KR 19940003338A KR 950026123 A KR950026123 A KR 950026123A
Authority
KR
South Korea
Prior art keywords
signal
flop
flip
frequency
output
Prior art date
Application number
KR1019940003338A
Other languages
English (en)
Other versions
KR960008459B1 (en
Inventor
김영회
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR94003338A priority Critical patent/KR960008459B1/ko
Publication of KR950026123A publication Critical patent/KR950026123A/ko
Application granted granted Critical
Publication of KR960008459B1 publication Critical patent/KR960008459B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H03K21/10—Output circuits comprising logic circuits

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 클럭펄스를 입력하여 주파수 증가신호(INCMT)와 주파수 감소신호(DECMT)에 따라 분수주를 가변하여 분주하는 분주회로에 관한 것으로, 주파수 감소신호(DECMT)에 따라 클럭펄스에 동기된 감소제어신호(INDEC)를 발생하고, 주파수 증가신호(INCMT)에 따라 클럭펄스에 동기된 증가제어신호(ININC)를 발생하는 가변제어부와 감소제어신호(INDEC)와 증가제어신호(ININC)에 따라 소정의 분주 수로 클럭펄스를 분주하여 출력하는 분주부를 구비하여 주파수 증가신호(INCMT)와 주파수 감소신호(DECMT)에 따라 분주수를 가변하여 분주한다.

Description

가변 비정수배 분주회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 가변 비정수배 분주회로를 도시한 블럭도이고,
제4도는 제3도의 가변제어부를 도시한 회로도이고,
제5도는 제3도의 분주부를 도시한 회로도이다.

Claims (8)

  1. 클럭펄스를 입력하여 주파수 증가신호(INCMT)와 주파수 감소신호(DECMT)에 따라 분주수를 가변하여 분주하는 분주회로에 있어서, 상기 주파수 감소신호(DECMT)에 따라 상기 클럭펄스에 동기된 감소제어신호(INDEC)를 발생하고, 상기 주파수 증가신호(INCMT)에 따라 상기 클럭펄스에 동기된 증가제어신호(ININC)를 발생하는 가변제어부 : 및 상기 감소제어신호(INDEC)와 증가제어신호(ININC)에 따라 소정의 분주 수로 상기 클럭펄스를 분주하여 출력하는 분주부를 구비한 것을 특징으로 하는 가변 비정수배 분주회로.
  2. 제1항에 있어서, 상기 가변제어부는 상기 주파수 감소신호(DECMT)에 따라 감소제어신호(INDEC)를 발생하는 감소제어부와, 상기 주파수 증가신호(INCMT)에 따라 증가제어신호(ININC)를 출력하는 증가제어부를 구비한 것을 특징으로 하는 가변 비정수배 분주회로.
  3. 제1항에 있어서, 상기 감소제어부는 주파수 감소신호(DECMT)를 입력하여 클럭펄스에 따라 출력하는 제1 플립플롭과, 제1플립플롭의 정출력을 입력하여 클럭펄스에 따라 출력하는 제2플립플롭과, 제1플립플롭의 부출력과 제2플립플롭의 정출력을 논리곱하는 제1앤드게이트와, IN1신호와 노드2의 신호를 논리곱하는 제2앤드게이트와, 제2앤드게이트의 출력과 리셋신호를 제1앤드게이트에 따라 입력하는 제3플립플롭과, 제3플립플롭의 정출력과 자신의 정출력을 궤환하여 IN1신호에 따라 입력하여 부출력(/Q)을 증가제어신호(ININC)로서 출력하는 제4플립플롭을 구비하는 것을 특징으로 하는 가변 비정수배 분주회로.
  4. 제2항에 있어서, 상기 감소제어부는 증가신호(INCMT)를 입력하여 클럭펄스에 따라 출력하는 제5플립플롭과, 제5플립플롭의 정출력(Q)을 입력하여 클럽펄스에 따라 출력하는 제6플립플롭과, 제5플립플롭의 부출력과 제6플립플롭의 정출력을 논리곱하는 제3앤드게이트와, IN1신호와 노드5의 신호를 논리곱하는 제4앤드게이트와, 제4앤드게이트의 출력과 레셋신호를 제3앤드게이트의 출력에 따라 입력하는 제7플립플롭과, 제7플립플롭의 정출력과 자신의 정출력을 궤환하여 IN1신호에 따라 입력하는 제8플립플롭과, 제8플립플롭의 정출력과 자신의 정출력을 궤환하는 IN1신호에 따라 입력하는 제9플립플롭과, 제8 및 제9플립플롭의 출력을 논리합하는 오아게이트를 구비하는 것을 특징으로 하는 가변 비정수배 분주회로.
  5. 제1항에 있어서, 상기 분주부는 감소제어신호(INDEC)와 증가제어신호(ININC)에 따라 카운터제어신호를 출력하는 카운터제어부와, 상기 카운터제어신호에 따라 소정 수로 카운트하여 분주하는 카운터부를 구비하는 것을 특징으로 하는 가변 비정수배 부주회로.
  6. 제5항에 있어서, 상기 카운터부는 정상동작시에는 순차적으로 4분주, 4분주, 4분주 및 3분주를 반복하고, 주파수 감소시에는 순차적으로 4분주를 반복하고, 주파수 증가시는 4분주와 3분주를 번갈아 실행하는 것을 특징으로 하는 가변 비정수배 분주회로.
  7. 제5항에 있어서, 상기 카운터보는 4진카운터로 구현하는 것을 특징으로 하는 가변비정수배 분주회로.
  8. 제5항에 있어서, 상기 카운터제어부는 카운터로 구현한 것을 특징으로 하는 가변 비정수배 분주회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR94003338A 1994-02-24 1994-02-24 Variable constant proportion divider KR960008459B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR94003338A KR960008459B1 (en) 1994-02-24 1994-02-24 Variable constant proportion divider

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR94003338A KR960008459B1 (en) 1994-02-24 1994-02-24 Variable constant proportion divider

Publications (2)

Publication Number Publication Date
KR950026123A true KR950026123A (ko) 1995-09-18
KR960008459B1 KR960008459B1 (en) 1996-06-26

Family

ID=19377693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR94003338A KR960008459B1 (en) 1994-02-24 1994-02-24 Variable constant proportion divider

Country Status (1)

Country Link
KR (1) KR960008459B1 (ko)

Also Published As

Publication number Publication date
KR960008459B1 (en) 1996-06-26

Similar Documents

Publication Publication Date Title
KR950004641B1 (ko) 가변 분주기
KR950022077A (ko) 클럭 발생기와 이러한 클럭 발생기에 사용하기 위한 위상 비교기
US7034584B2 (en) Apparatus for frequency dividing a master clock signal by a non-integer
KR910700567A (ko) 고속 프로그램가능 분할기
KR940011435B1 (ko) 고속 듀얼 모듈러스 프리스케일러
US3943379A (en) Symmetrical odd modulus frequency divider
US4845727A (en) Divider circuit
KR0151261B1 (ko) 펄스폭 변조 회로
KR920007348A (ko) 가변분주장치
KR890017866A (ko) 필터회로
US4355283A (en) Circuit and method for duty cycle control
CN110214417B (zh) 50％占空比正交输入正交输出(qiqo)3分频电路
US4034303A (en) Electronic pulse generating circuit for eliminating spike pulses
US6108393A (en) Enhanced prescaler phase interface
KR950026123A (ko) 가변 비정수배 분주회로
JPH1198007A (ja) 分周回路
US4815114A (en) Elementary binary counter, synchronous binary counter and frequency divider in which said elementary counter is employed
JPS63227119A (ja) デイジタル可変分周回路
JPS63229917A (ja) 奇数分の１分周器
JPH05100766A (ja) クロツクジエネレータ
JPH03171820A (ja) ２ｎ―１分周回路
KR0137494B1 (ko) 위상차 검출회로
JPH034618A (ja) クロック分周回路
KR910003755Y1 (ko) 프로그램 가능한 주파수 분주회로
JPH07101844B2 (ja) 可変分周回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070514

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee