KR930022764A - 전전자 교환기의 망동기 입력 기준 클럭 선택 및 분주회로 - Google Patents
전전자 교환기의 망동기 입력 기준 클럭 선택 및 분주회로 Download PDFInfo
- Publication number
- KR930022764A KR930022764A KR1019920006824A KR920006824A KR930022764A KR 930022764 A KR930022764 A KR 930022764A KR 1019920006824 A KR1019920006824 A KR 1019920006824A KR 920006824 A KR920006824 A KR 920006824A KR 930022764 A KR930022764 A KR 930022764A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- reference clock
- clock
- input reference
- selection
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Electronic Switches (AREA)
Abstract
본 발명은 전전자 교환기의 망동기 장치의 입력 기준클럭 선택 및 분주회에 관한 것이다.
본 발명은 서로 다른 속도의 망동기 입력 기준 클럭을 입력으로 하여 회로의 변경 없이 동일 회로 내에서 클럭을 선택하여 분주하므로 입력 클럭의 속도에 관계없이 일정한 망동기 기준 클럭을 제공하는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 블럭 구성도.
Claims (5)
- 망동기 입력 기준클럭(FR0 내지 FR2)을 입력으로 하여 입력된 클럭의 지터를 제거하는 지터 감쇠수단(10), 상기 지터 감쇠수단(1)의 출력을 입력으로 하여 북미 방식의 속도를 갖는 1.544MHz 클럭과 유럽 방식의 속도를 갖는 2.048MHz 클럭 중 어느 하나를 선택하는 입력 기준클럭 속도 선택 수단(2), 상기 입력 기준클럭 속도 선택 수단(2)에서의 클럭 선택을 제어하는 입력 기준클럭 선택 신호(S0 내지 S2)를 발생하여 상기 입력 기준클럭 속도 선택 수단(2)에 입력하는 입력 기준클럭 구분 스위치 수단(3), 상기 입력 기준클럭 구분 스위치 수단(3)으로 부터의 상기 입력 기준클럭 선택 신호(S0 내지 S2)와 외부로 부터의 망동기 입력 기준클럭 선택신호(SEL)를 입력받아 병렬 데이타 선택 신호(S3)를 출력하는 입력구분 선택 수단(50), 상기 입력 기준클럭 속도 선택 수단(2)의 출력과 외부로 부터의 망동기 입력 기준클럭 선택 신호(SEL)를 입력으로 하여 선택된 입력 기준클럭 신호(RFS)를 출력하는 입력 기준클럭 선택수단(70), 상기 입력 구분선택수단(50)의 출력을 입력으로 하여 병렬 입력 데이타(DATA)를 출력하는 병렬 입력값 발생 수단(80), 및 상기 입력 기준클럭 선택수단(70)의 출력인 선택된 입력 기준 클럭 신호(RFS)와 상기 병렬 입력값 발생 수단(80)의 출력(DATAP)을 입력으로 하여 망동기 기준 클럭을 발생하는 클럭 분주 수단(90)을 구비한 것을 특징으로 하는 전전자 교환기의 망동기 입력 기준클럭 선택 및 분주회로.
- 제1항에 있어서, 상기 지터 감쇠 수단(1)은, 망동기 입력 기준클럭 1.544MHz 지터 감쇠기(10,20,30)와 2.048MHz 지터 감쇠기(11,21,31)를 한쌍으로 한 세쌍의 감쇠기를 구비한 것을 특징으로 하는 전전자 교환기의 망동기 입력 기준클럭 선택및 분주회로.
- 제1항에 있어서, 상기 입력 기준 클럭 속도 선택 수단(2)은 입력 기준클록 선택기(40 내지 42)세개로 구성한 것을 특징으로 하는 전전자 교환기의 망동기 입력 기준클럭 선택 및 분주회로.
- 제1항에 있어서, 입력 기준 클럭 구분 스위치 수단(3)은 입력 기준클럭 구분 스위치(60 내지 62)세개로 구성한 것을 특징으로 하는 전전자 교환기의 망동기 입력 기준클럭 선택 및 분주회로.
- 제1항에 있어서, 상기 클럭 분주 수단(90)의 출력은 8KHz의 클럭인 것을 특징으로 하는 전전자 교환기의 망동기 입력 기준 클럭선택 및 분주회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920006824A KR950003655B1 (ko) | 1992-04-22 | 1992-04-22 | 전전자 교환기의 망동기 입력 기준 클럭 선택 및 분주회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920006824A KR950003655B1 (ko) | 1992-04-22 | 1992-04-22 | 전전자 교환기의 망동기 입력 기준 클럭 선택 및 분주회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930022764A true KR930022764A (ko) | 1993-11-24 |
KR950003655B1 KR950003655B1 (ko) | 1995-04-17 |
Family
ID=19332182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920006824A KR950003655B1 (ko) | 1992-04-22 | 1992-04-22 | 전전자 교환기의 망동기 입력 기준 클럭 선택 및 분주회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950003655B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110677233A (zh) * | 2018-07-02 | 2020-01-10 | 恩智浦美国有限公司 | 通信单元、集成电路和用于时钟分布与同步的方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7308062B2 (en) | 2003-12-17 | 2007-12-11 | Electronics And Telecommunications Research Institute | Apparatus for providing system clock synchronized to a network universally |
-
1992
- 1992-04-22 KR KR1019920006824A patent/KR950003655B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110677233A (zh) * | 2018-07-02 | 2020-01-10 | 恩智浦美国有限公司 | 通信单元、集成电路和用于时钟分布与同步的方法 |
CN110677233B (zh) * | 2018-07-02 | 2024-01-09 | 恩智浦美国有限公司 | 通信单元、集成电路和用于时钟分布与同步的方法 |
Also Published As
Publication number | Publication date |
---|---|
KR950003655B1 (ko) | 1995-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2629028B2 (ja) | クロック信号供給方法および装置 | |
KR930002917A (ko) | 가변 클럭 분주 회로 | |
KR950016009A (ko) | 지연-로크-루프 기반 클럭 신서사이저 | |
KR930020841A (ko) | 클럭 발생 장치 | |
KR910008964A (ko) | 분할비율이 변화될 수 있는 주파수 분할회로 | |
KR930022764A (ko) | 전전자 교환기의 망동기 입력 기준 클럭 선택 및 분주회로 | |
KR910009005A (ko) | 통신네트워크에 접속되는 단말장치 | |
KR920001314A (ko) | 다중-동기화 모니터 수평 편향 주파수 변경용 광동작 범위 자동장치 | |
KR200227319Y1 (ko) | 인터럽트 소스 디바이스 | |
JP2000183729A (ja) | クロック発生回路 | |
KR940010773A (ko) | 지연 회로 | |
SU471649A1 (ru) | Частотный манипул тор | |
SU1150731A1 (ru) | Импульсный генератор | |
KR930005399A (ko) | 디지탈 데이타 동기 신호 검출회로 | |
KR940012090A (ko) | 클럭분주회로 | |
JPS6430350A (en) | Polyspeed switching system | |
SU862141A2 (ru) | Микропрограммное устройство управлени | |
SU1614127A1 (ru) | Устройство дл формировани частотно-манипулированного сигнала | |
JPH1168555A (ja) | クロック分周切替回路 | |
SU819965A1 (ru) | Устройство дл изменени частотыСлЕдОВАНи иМпульСОВ | |
SU652725A1 (ru) | Частотный манипул тор | |
SU1080130A1 (ru) | Устройство дл формировани дискретных ортогональных функций | |
SU637972A1 (ru) | Частотный манипул тор | |
KR900003423Y1 (ko) | 동기신호와 기본클럭의 다중화 및 역다중화 회로 | |
SU1635259A1 (ru) | Преобразователь кода во временной интервал |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 18 |
|
EXPY | Expiration of term |