JP3995142B2 - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP3995142B2
JP3995142B2 JP2001346505A JP2001346505A JP3995142B2 JP 3995142 B2 JP3995142 B2 JP 3995142B2 JP 2001346505 A JP2001346505 A JP 2001346505A JP 2001346505 A JP2001346505 A JP 2001346505A JP 3995142 B2 JP3995142 B2 JP 3995142B2
Authority
JP
Japan
Prior art keywords
clock
switching
circuit
divided
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001346505A
Other languages
English (en)
Other versions
JP2003150270A (ja
Inventor
博幸 花盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2001346505A priority Critical patent/JP3995142B2/ja
Priority to US10/259,756 priority patent/US7013404B2/en
Publication of JP2003150270A publication Critical patent/JP2003150270A/ja
Application granted granted Critical
Publication of JP3995142B2 publication Critical patent/JP3995142B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体集積回路にかかり,特に複数の分周クロックの中から特定の分周クロックに選択/切替えるクロック分周制御回路に関する。
【0002】
【従来の技術】
従来の半導体集積回路の構成図例を,図15に示す。図15は,従来の半導体集積回路を示すブロック図である。
【0003】
図15に示すように,半導体集積回路1001は,マイクロコントローラ1006とクロック制御回路1002から構成される。
【0004】
マイクロコントローラ1006は,CPU(中央演算処理装置)1010と,クロック制御をするクロック生成制御回路1008と,タイマ回路等を有する周辺I0であるI/O1012とから構成される。CPU1010,I/O1012またはクロック生成制御回路1008との間は内部バス(BUS)1014により接続されている。
【0005】
マイクロコントローラ1006は,分周クロック制御回路1004から伝送される制御基本クロックBCLKをもとにアプリケーションで実行される高速計算などの処理動作をする。
【0006】
クロック生成制御回路1008は,レジスタ1007を内蔵しており,このレジスタ1007の設定により1分周クロック,4分周クロックまたは8分周クロックなどのようにマスタクロックMCLKの分周クロックが決定する。
【0007】
クロック制御回路1002は,分周クロックの選択/切替などを制御する分周クロック制御回路1004などから構成される。クロック制御回路1002は,半導体集積回路1001の外部から伝送されるマスタクロックMCLKを用いてクロックを生成して,マイクロコントローラへ伝送する制御基本クロックBCLKを出力する。
【0008】
また,クロック制御回路1002は,マイクロコントローラ1006内に構成されるレジスタ1007に設定される値に従って,クロック周波数の切替えがダイナミックに行われる。
【0009】
次にクロック制御回路1002の分周クロック制御回路1004について,図16を参照しながら説明する。図16は,従来の分周クロック制御回路を示すブロック図である。
【0010】
図16に示すように,分周クロック制御回路1004は,分周クロックを生成する分周回路1236と,分周クロックを切替えるセレクタ1240と,8分周クロックを用いてサンプリングするフリップフロップD8FFとから構成される。
【0011】
分周回路1236は,入力されてくるマスタクロックMCLKを用いて,1分周クロック1242と,2分周クロック1244と,4分周クロック1246と,8分周クロック1248のそれぞれの分周クロックを生成している。
【0012】
フリップフロップD8FFは,クロック生成制御回路1008から伝送されるクロック分周設定信号DSELの設定を,8分周クロックを用いてサンプルする。このサンプルした結果の値がセレクタ1240に伝送される。
【0013】
セレクタ1240は,フリップフロップD8FFでサンプルされた値に従って,図16に示すように,“0”のときは,1分周クロック1242に切替えて,“1”のときは,2分周クロック1244に切替えて,“2”のときは4分周クロック1246に切替えて,“3”のときは8分周クロックに切替えるよう,分周回路1236から生成される各分周クロックに切替えて制御基本クロックBCLKとして出力する。
【0014】
【発明が解決しようとする課題】
しかしながら,従来の半導体集積回路1001では,最も遅い8分周クロックを用いることによりクロックを切替えていたため,最大で15クロックの切替時間がかかる問題があった。
【0015】
これは,8分周クロックは,4分周クロック,2分周クロックに比べ,クロックにおけるハイレベルの状態が長く続くため,切替えるクロックとのフェーズが一致しやすく切替えることが容易であるが,次のクロックになるまでの時間がかかっていた。16分周クロックなどの8分周以上の分周クロックについても同様に言える。
【0016】
また,従来の半導体集積回路1001は,4分周クロックまたは2分周クロックを用いてクロックを切替える際にも,最大で15クロックの切替時間がかかる問題があった。
【0017】
これは,クロックにおけるハイレベルの状態が短いうえに,ハイレベルの状態とローレベルの状態とが混在しているため,クロックを切替えるのが非常に不安定であることから最大で15クロックの切替時間がかかっていた。
【0018】
したがって,コンピュータに対して,アプリケーション・ソフトなどが,計算等の高速動作を必要とする以外は,極力周波数を省エネなどのために抑えたいが,周波数を抑えた状態で,高速動作の要求が発生した場合,すぐに高い周波数に切替わり,処理動作に移ることができないため,クロックを低く抑えることができない場合があった。
【0019】
本発明は,従来の半導体集積回路が有する上記問題点に鑑みてなされたものであり,本発明の目的は,クロック切替時間の短縮が可能な,新規かつ改良された半導体集積回路を提供することである。
【0020】
【課題を解決するための手段】
上記課題を解決するため,本発明の第1の観点によれば,半導体集積回路が提供される。この半導体集積回路は,基準クロックが入力されて,中央演算処理装置をクロック制御するための制御基本クロックを生成するクロック制御回路と,中央演算処理装置と,中央演算処理装置からの命令に応じてクロック制御回路による制御基本クロックの生成を制御するクロック生成制御回路とを有するマイクロコントローラを備えて,またクロック制御回路は,クロック生成制御回路から送信されるクロック分周設定信号に応じて,信号レベルの状態を遷移させることにより,分周クロックを生成する状態遷移回路と,基準クロックと分周クロックとの切替タイミングを計る切替タイミング生成回路と,基準クロックと分周クロックとを切替えて制御基本クロックを生成する選択切替回路とを備えている。
【0021】
本発明によれば,分周クロックを選択して切替える半導体集積回路に構成されるクロック制御回路は,クロックの分周/切替を制御する状態遷移回路,クロックの切替タイミングを計る切替タイミング生成回路,基準クロックと分周クロックとを切替える選択切替回路からなる。かかる構成により,レジスタに設定される信号により基準クロックを用いて,切替えをするタイミングを計りながら,クロックの信号レベルを遷移させることにより,状態遷移回路にて分周クロック制御をすることから,切替時間の短縮をすることが可能となる。
【0022】
クロック生成制御回路は,レジスタに書込み動作が生じたことを示すクロック切替信号をクロック制御回路へ送信することができる。かかる構成により,状態遷移回路にてクロックを意図する安定した状態で切替えをすることができる。
【0023】
クロック生成制御回路は,クロック制御回路に対して,クロック分周設定信号を送信後,さらにクロック切替信号を送信してもよい。
【0024】
切替タイミング生成回路は,クロック切替信号を受信したタイミングにより,切替有効信号を,状態遷移回路へ送信することができる。かかる構成により,状態遷移回路は,切替有効信号によって,所定時間クロックの状態を保持することができる。
【0025】
状態遷移回路は,前記切替有効信号を受信したタイミングにより,前記分周クロックのハイレベル状態を保持することができる。かかる構成により,分周クロックと基準クロックをより安定した状態で切替えることができる。
【0026】
選択切替回路は,基準クロックおよび分周クロックがハイレベル状態時に,基準クロックと分周クロックとを切替えることができる。かかる構成により,分周クロックと基準クロックをより安定した状態で切替えることができる。
【0027】
クロック制御回路は,切替える分周クロックの分周を選択する分周選択信号を,さらに受信してもよい。かかる構成によれば,クロックのデューティーを保持した状態でクロックを切替えることができる。
【0028】
【発明の実施の形態】
以下,本発明の好適な実施の形態について,添付図面を参照しながら詳細に説明する。なお,以下の説明及び添付図面において,略同一の機能及び構成を有する構成要素については,同一符号を付することにより,重複説明を省略する。
【0029】
(第1の実施の形態)
まず,図1を参照しながら,第1の実施の形態にかかる半導体集積回路について説明する。図1は,第1の実施形態にかかる半導体集積回路の構成を示すブロック図である。
【0030】
まず図1に示すように,第1の実施の形態にかかる半導体集積回路は,マイクロコントローラ6と,クロック制御回路2から構成される。マイクロコントローラ6は,クロック制御回路2より伝送される制御基本クロックBCLKに応じて,アプリケーションなどから要求されるタスク処理などを実行している。
【0031】
マイクロコントローラ6は,命令などの処理を実行するCPU(中央演算処理装置)10と,クロック制御をするクロック生成制御回路8と,タイマ回路等を有する周辺I/OであるI/O12とから構成される。CPU10,I/O12またはクロック生成制御回路8との間は内部バス(BUS)14により接続されている。
【0032】
クロック生成制御回路8は,レジスタ7を内蔵しており,このレジスタ7の設定により1分周クロック,4分周クロックまたは8分周クロックなどのようにマスタクロックMCLKの分周クロックが決定する。
【0033】
さらに,クロック生成制御回路8は,レジスタ7に設定された次のサイクルで,レジスタ7に書込み動作が生じたことを示すクロック切替ストローブであるクロック切替信号CHGSTBをクロック制御回路2へ伝送する。
【0034】
クロック制御回路2は,分周クロック制御回路などから構成される。クロック制御回路2は,入力されるマスタクロックMCLKを用いて1分周クロック,2分周クロック,4分周クロック,8分周クロックのそれぞれの分周クロックを生成して制御する分周クロック制御回路4を構成する。
【0035】
次に,図2を参照しながら,第1の実施の形態にかかる分周クロック制御回路4について説明する。図2は,第1の実施の形態にかかる分周クロック制御回路4の構成を示すブロック図である。
【0036】
図2に示されるように,分周クロック制御回路4は,クロックの分周またはクロックの切替を制御する状態遷移回路206と,ラッチ回路またはフリップフロップなどから構成されたクロックを切替えるタイミングを生成する切替タイミング生成回路と,クロックの切替のタイミングを判定しクロックの切替処理を行う選択切替回路と,マスタクロックMCLKおよび切替有効信号CHG_GOを入力とするOR回路202とから構成される。
【0037】
次に,図3を参照しながら,第1の実施の形態にかかる切替タイミング生成回路について説明する。図3は,第1の実施の形態にかかる切替タイミング生成回路について示した分周クロック制御回路4のブロック図の部分図である。
【0038】
図3に示すように,切替タイミング生成回路は,クロック分周設定信号DSELとクロック切替信号CHGSTBのクロック分周設定をサンプルするラッチ回路(LT回路)210と,クロック分周設定信号DSELをサンプルする設定信号フリップフロップDSFF1,設定信号フリップフロップDSFF2,設定信号フリップフロップDSFF3および設定信号フリップフロップDSFF4と,クロック切替ストローブであるクロック切替信号CHGSTBをサンプルする回路である切替信号フリップフロップCHFF1,切替信号フリップフロップCHFF2,切替信号フリップフロップCHFF3および切替信号フリップフロップCHFF4と,切替信号フリップフロップCHFF1から切替信号フリップフロップ4でサンプルした値を微分して状態遷移回路206にパルスを発生する微分回路232と,判定回路220と,1分周クロックでないとき切替有効信号CHG_GOを出力するAND回路234とから構成される。
【0039】
判定回路220は,クロック切替信号がサンプルされた値を微分した微分回路232の出力値と設定信号フリップフロップDSFF3の値が2進数の“0”(2’b00)でないことを判定する。ここで本明細書中,「2’b00」,は2進数00を意味する。
【0040】
次に,図4を参照しながら,第1の実施の形態にかかる選択切替回路について説明する。図4は,第1の実施の形態にかかる選択切替回路について示した分周クロック制御回路4のブロック図の部分図である。
【0041】
図4に示すように,選択切替回路は,判定回路208と,オリジナルクロックORGCLKまたは分周クロックDIVCLKのどちらか2を選択して制御基本クロックBCLKを出力するセレクタ204とから構成される。
【0042】
判定回路208は,設定信号フリップフロップDSFF4からの出力をデコードした値が2進数の“0”(2’b00)でないことを判定する。
【0043】
また,セレクタ204は,1分周クロック設定でない時,分周クロックDIVCLKを選択し,1分周クロック設定のとき,オリジナルクロックORGCLKを選択する。オリジナルクロックORGCLKは,マスタクロックMCLKと切替有効信号CHG_GOのOR回路202からのクロックである,
【0044】
次に,図5を参照しながら,第1の実施の形態にかかる状態遷移回路206について説明する。図5は,第1の実施の形態にかかる状態遷移回路206について示した分周クロック制御回路4のブロック図の部分図である。
【0045】
図5に示すように,状態遷移回路206は,現在のクロックの出力状態を保持する4ビットのカウンタであるDカウンタ240と,切替有効信号CHG_G0および設定信号フリップフロップDSFF3の値を用いて分周クロックであるクロックの次の信号レベル状態を決定する状態決定回路236と,インバータ238とから構成される。信号レベルは,“0”がローレベル状態であり,“1”がハイレベル状態である。このローレベルとハイレベルが繰り返し状態遷移されることにより,クロックが生成される。
【0046】
インバータ238は,Dカウンタ240のカウント値のうち,ビット0を表すDCNT0の値を経由させて分周クロックDIVCLKとして出力する。ここで本明細書中,ビット0は,長さnビットのうち,もっとも下位にあたるビットを示して,またビット0から順に上位に,ビット1,ビット2,ビット3・・・とする。例えば,「0111」とした場合,ビット0は“1”であり,ビット1は“1”であり,ビット2は“1”であり,ビット3は“0”である。
【0047】
次に,図2,図5および図6を参照しながら,クロックが2分周設定から1分周クロックへの遷移について説明する。図6は,状態決定回路236における2分周クロック設定時からのクロック切替の遷移を示す遷移図である。
【0048】
図6に示すように,クロックが2分周クロック設定時には,状態決定回路236において,2分周クロックの次のクロック状態を決定するために4ビットから構成されるカウンタであるDカウンタ240のうち2ビットを用いて制御する。
【0049】
図6に示すように,次のクロックの状態が決定して刻々と状態が遷移するのを例として示すと,例えば,00→01→10→11→00・・・のように刻々と状態が変化するのが分かる。この2ビットのうちビット0が分周クロックDIVCLKとなる。
【0050】
さらに,図6に示すように,例として,00の状態で,切替有効信号CHG_GOが有効となって,切替有効信号CHG_GOがAND回路234から状態決定回路236へ入力されると,次の状態においても,01ではなく,00であり,また次の状態においても,00となり,切替有効信号CHG_GOが有効の間は,常に00の状態であることがわかる。
【0051】
つまり,切替有効信号CHG_GOが有効となり状態決定回路236へ入力されると,Dカウンタ240において,11→00→00・・・のように,切替有効信号CHG_GOが無効となり,状態決定回路236へ入力されなくなるまで,00を保持する。
【0052】
したがって,図5に示すように,Dカウンタ240のカウント値のうちビット0であるDCNT0の値は,切替有効信号CHG_GOが有効の間は,常に値が“0”となることから,分周クロックDIVCLKは,DCNT0の値の反転値として常に“1”の状態である。
【0053】
また,切替有効信号CHG_GOが有効で分周クロックDIVCLKが“1”である間は,同時にOR回路202から出力されるオリジナルクロックORGCLKについても,“1”で固定される。
【0054】
切替有効信号CHG_GOが無効となったときには,すでに判定回路208にて分周クロックから切替えるタイミングが有効と判定されて,セレクタ204によって,制御基本クロックBCLKは,分周クロックDIVCLKからオリジナルクロックORGCLKにクロック周波数が切替わる。
【0055】
次に,図7を参照しながら,分周クロック設定が2分周クロックから1分周クロックに切替わるタイミングについて説明する。図7は,2分周クロックから1分周クロックに切替わる動作を示すタイミング図である。
【0056】
図7に示すように,2進数4ビットのうち2ビットを用いたカウンタであるDカウンタ240でカウントされるカウント値を16進数で表したDカウント番号が,1(2’b01)→2(2’b10)→3(2’b11)→0(2’b00)→1(2’b01)→2(2’b10)となっており,最後のDカウント番号である2までが2分周クロック設定として,状態決定回路236において,図6に示すように,クロックが遷移している。制御基本クロックBCLKについても同様に2分周クロックである。
【0057】
また,図7に示すように,クロック分周設定信号が“1”から“0”(2分周クロックから1分周クロック)へと設定されると,次のサイクルのタイミングで,図2に示すように,クロック切替信号CHGSTBがクロック生成制御回路6より分周クロック制御回路4へ伝送される。
【0058】
さらにまた,クロック切替信号が分周クロック制御回路4へ伝送されると,次の瞬間に,図7に示すように,Dカウンタ番号が2(2’b10)にて,切替有効信号CHG_GOが有効となり,切替有効信号CHG_GOは,AND回路234から送信され,状態遷移回路206およびOR回路202へ伝送される。
【0059】
切替有効信号CHG_GOが状態遷移回路206へ入力されると上記にて説明したように,Dカウンタ240のカウント値のうちビット0であるDCNT0の値は,切替有効信号CHG_GOが有効の間は,常に値が“0”となることから,分周クロックDIVCLKは,DCNT0の値の反転値として常に“1”の状態(ハイレベルの状態)となる。
【0060】
また,切替有効信号CHG_GOが有効で分周クロックDIVCLKが“1”である間は,同時にOR回路202から出力されるオリジナルクロックORGCLKについても,“1”(ハイレベルの状態)で固定される。
【0061】
また,切替有効信号CHG_GOが有効となった以降のDカウンタ番号は,2固定となるのがわかる。これは,図6に示されるように,01(Dカウンタ番号:1)→10(Dカウンタ番号:2)となる。
【0062】
Dカウンタ番号が2(2’b10)固定となることから,Dカウンタ240のカウント値のうちビット0であるDCNT0の値は,“0”である。つまり分周クロックDIVCLKが“1”のハイレベルの状態で,オリジナルクロックORGCLKについても“1”のハイレベルの状態で,分周クロックDIVCLKからオリジナルクロックORGCLKにセレクタ204によって切替わり,図7に示すように,制御基本クロックBCLKとして出力されることがわかる。
【0063】
図7に示すように,クロック分周設定信号DSELが“0”から“1”(2分周から1分周)に設定されて,分周クロックDIVCLKからオリジナルクロックORGCLKに切替わる切替時間は,マスタクロックMCLKを基準に換算すると,2+2+2+2=8・・・(1)
(1)式より,切替時間は8クロック必要であることがわかる。
【0064】
次に,図2,図5および図8を参照しながら,クロックが4分周設定から1分周クロックへの遷移について説明する。図8は,状態決定回路236における4分周クロック設定時からのクロック切替の遷移を示す遷移図である。
【0065】
図8に示すように,クロックが4分周クロック設定時には,状態決定回路236において,4分周クロックの次のクロック状態を決定するために4ビットから構成されるカウンタであるDカウンタ240のうち3ビットを用いて制御する。
【0066】
図8に示すように,次のクロックの状態が決定して刻々と状態が遷移するのを例として示すと,例えば,100→001→101→010→110→011・・・のように刻々と状態が変化するのが分かる。この3ビットのうちのビット0が4分周クロックとしての分周クロックDIVCLKとなる。
【0067】
さらに,図8に示すように,例として,000の状態で,切替有効信号CHG_GOが有効となって,切替有効信号CHG_GOがAND回路234から状態決定回路236へ入力されると,次のクロックの状態も,切替有効信号CHG_GOが有効であることから,100ではなく,000のままであり,また次の状態においても,000となり,常に切替有効信号CHG_GOが有効の間は,000の状態であることがわかる。
【0068】
つまり,切替有効信号CHG_GOが有効となり,切替有効信号CHG_GOが状態決定回路236へ伝送されると,Dカウンタ240において,111→000→000・・・のように,切替有効信号CHG_GOが無効となるまで,000を保持する。
【0069】
したがって,図5に示すように,Dカウンタ240のカウント値のうちビット0であるDCNT0の値は,切替有効信号CHG_GOが有効の間は,常に値が“0”となることから,分周クロックDIVCLKは,DCNT0の値の反転値として常に“1”の状態である。
【0070】
また,切替有効信号CHG_GOが有効で分周クロックDIVCLKが“1”である間は,同時にOR回路202から出力されるオリジナルクロックORGCLKについても,“1”で固定される。
【0071】
切替有効信号CHG_GOが無効となったときには,すでに判定回路208にて分周クロックから切替えるタイミングが有効と判定されて,セレクタ204によって,制御基本クロックBCLKは,分周クロックDIVCLKからオリジナルクロックORGCLKにクロック周波数が切替わる。
【0072】
次に,図9を参照しながら,分周クロック設定が4分周クロックから1分周クロックに切替わるタイミングについて説明する。図9は,4分周クロックから1分周クロックに切替わる動作を示すタイミング図である。
【0073】
図9に示すように,2進数4ビットのうち3ビットを用いたカウンタであるDカウンタ240でカウントされるカウント値を16進数で表したDカウント番号が,7(2’b111)→0(2’b000)→4(2’b100)→1(2’b001)→5(2’b101)→2(2’b010)・・・となっており,状態決定回路236において,最後のDカウント番号である0までが4分周クロック設定として,図8に示すように,クロックが遷移している。制御基本クロックBCLKについても同様に4分周クロックである。
【0074】
また,図9に示すように,クロック分周設定信号が1から0へと4分周クロックから1分周クロックへと設定されると,次サイクルのタイミングで,図2に示すように,クロック切替信号CHGSTBがクロック生成制御回路6より分周クロック制御回路4へ伝送される。
【0075】
さらにまた,クロック切替信号が分周クロック制御回路4へ伝送されると,次の瞬間に,図11に示すように,Dカウンタ番号が3(2’b011)で,切替有効信号CHG_GOが有効となり,切替有効信号CHG_GOは,AND回路234から送信され,状態遷移回路206およびOR回路202へ伝送される。
【0076】
切替有効信号CHG_GOが状態遷移回路206へ伝送されると上記にて説明したように,Dカウンタ240のカウント値のうちビット0であるDCNT0の値は,切替有効信号CHG_GOが有効の間は,常に値が“0”となることから,分周クロックDIVCLKは,DCNT0の値の反転値として常に“1”の状態(ハイレベルの状態)となる。
【0077】
また,切替有効信号CHG_GOが有効で分周クロックDIVCLKが“1”である間は,同時にOR回路202から出力されるオリジナルクロックORGCLKについても,“1”(ハイレベルの状態)で固定される。
【0078】
また,切替有効信号CHG_GOが有効となった以降のDカウンタ番号は,0固定となるのがわかる。
【0079】
Dカウンタ番号が0(2’b000)固定となることから,Dカウンタ240のカウント値のうちビット0であるDCNT0の値は,“0”である。つまり分周クロックDIVCLKが“1”のハイレベルの状態で,オリジナルクロックORGCLKについても“1”のハイレベルの状態で,分周クロックDIVCLKからオリジナルクロックORGCLKにセレクタ204によって切替わり,図9に示すように,制御基本クロックBCLKとして出力されることがわかる。
【0080】
図9に示すように,クロック分周設定信号DSELが0から1に設定されて(4分周から1分周に設定),分周クロックDIVCLKからオリジナルクロックORGCLKに切替わる切替時間は,マスタクロックMCLKを基準に換算すると,4+2+5=11・・・(2)
(2)式より,切替時間は11クロック必要であることがわかる。
【0081】
次に,図2,図5および図10を参照しながら,クロックが8分周設定から1分周クロックへの遷移について説明する。図10は,状態決定回路236における8分周クロック設定時からのクロック切替の遷移を示す遷移図である。
【0082】
図10に示すように,クロックが8分周クロック設定時には,状態決定回路236において,8分周クロックの次のクロック状態を決定するために4ビットから構成されるカウンタであるDカウンタ240を用いて制御する。
【0083】
図10に示すように,次のクロックの状態が決定して刻々と状態が遷移するのを例として示すと,例えば,0000→1000→0100→1100→0001→1001→0101→1101・・・のように刻々と状態が変化するのが分かる。この4ビットのうちビット0が8分周クロックとしての分周クロックDIVCLKとなる。
【0084】
さらに,図10に示すように,例として,0001→1001→0101と遷移していると,最後の0101の状態で,切替有効信号CHG_GOが有効となって,切替有効信号CHG_GOがAND回路234から状態決定回路236へ入力されると,次のクロックの状態は,切替有効信号CHG_GOが有効であることから,1101ではなく,0001に戻り,また次の状態においても,0001となる。
【0085】
また,切替有効信号CHG_GOを有効の間は,分周クロックDIVCLKおよびオリジナルクロックORGCLKがハイレベルまたはローレベルの意図する状態でクロック切替えを行えるように,分周クロックのクロックの状態を一定時間保持しておく必要がある。したがって,上記の例から,ビット0の“1”レベルを一定にすることにより分周クロックDIVCLKの状態を一定に保持することができる。
【0086】
したがって図10に示すように,切替有効信号CHG_GOが有効時に,分周クロックDIVCLKのクロックの状態を一定時間保持するため,8分周クロックは,ビット0の“1”レベル(ハイレベル状態)が4クロック以上,“0”レベル(ローレベル状態)が4クロック以上確保できるように状態遷移が行われている。
【0087】
上記各レベルを4クロック以上確保する理由は,設定された8分周クロックのクロック幅より長くするためである。少なくとも,例えば,“1”レベルが1サイクル増えることにより,設定された8分周クロックのクロック規定幅を保つことができる。
【0088】
したがって,図5に示すように,上記の例では,Dカウンタ240のカウント値のうちビット0であるDCNT0の値は,切替有効信号CHG_GOが有効の間は,常に値が“1”となることから,分周クロックDIVCLKは,DCNT0の値の反転値として常に“0”の状態である。
【0089】
また,切替有効信号CHG_GOが有効で分周クロックDIVCLKが“0”である間は,同時にOR回路202から出力されるオリジナルクロックORGCLKについても,“0”で固定される。
【0090】
切替有効信号CHG_GOが無効となったときには,すでに判定回路208にて分周クロックから切替えるタイミングが有効と判定されて,セレクタ204によって,制御基本クロックBCLKは,分周クロックDIVCLKからオリジナルクロックORGCLKにクロック周波数が切替わる。
【0091】
次に,図11を参照しながら,分周クロック設定が8分周クロックから1分周クロックに切替わるタイミングについて説明する。図11は,8分周クロックから1分周クロックに変更される動作を示すタイミング図である。
【0092】
図11に示すように,2進数4ビットを用いたカウンタであるDカウンタ240でカウントされるカウント値を16進数に変換されたDカウント番号が,F(2’b1111)→0(2’b0000)→8(2’b1000)→4(2’b0100)→C(2’b1100)→1(2’b0001)・・・となっており,最後のDカウント番号である2までが8分周クロック設定として,状態決定回路236において,図10に示すように,クロックが遷移している。制御基本クロックBCLKについても同様に8分周クロックである。
【0093】
また,図11に示すように,クロック分周設定信号が“1”から“0”(8分周クロックから1分周クロック)へと設定されると,次サイクルのタイミングで,図2に示すように,クロック切替信号CHGSTBがクロック生成制御回路6より分周クロック制御回路4へ伝送される。
【0094】
さらにまた,クロック切替信号が分周クロック制御回路4へ伝送されると,次の瞬間に,図11に示すように,Dカウンタ番号が6(2’b0110)で,切替有効信号CHG_GOが有効となり,切替有効信号CHG_GOが,AND回路234から送信されて,状態遷移回路206およびOR回路202へ伝送される。
【0095】
切替有効信号CHG_GOが状態遷移回路206へ入力されると上記にて説明したように,Dカウンタ240のカウント値のうちビット0であるDCNT0の値は,切替有効信号CHG_GOが有効の間は,常に値が“0”となることから,分周クロックDIVCLKは,DCNT0の値の反転値として常に“1”の状態(ハイレベルの状態)となる。
【0096】
また,切替有効信号CHG_GOが有効で分周クロックDIVCLKが“1”である間は,同時にOR回路202から出力されるオリジナルクロックORGCLKについても,“1”(ハイレベルの状態)で固定される。
【0097】
また,切替有効信号CHG_GOが有効となった以降のDカウンタ番号は,2固定となる。これは,図10に示されるように,0110(Dカウンタ番号:6)→0010(Dカウンタ番号:2)となる。
【0098】
Dカウンタ番号が2(2’b0010)固定となることから,Dカウンタ240のカウント値のうちビット0であるDCNT0の値は,“0”である。つまり分周クロックDIVCLKが“1”のハイレベルの状態で,オリジナルクロックORGCLKについても“1”のハイレベルの状態で,分周クロックDIVCLKからオリジナルクロックORGCLKにセレクタ204によって切替わり,図11に示すように,制御基本クロックBCLKとして出力されることがわかる。
【0099】
図11に示すように,クロック分周設定信号DSELが“0”から“1”(8分周から1分周)に設定されて,分周クロックDIVCLKからオリジナルクロックORGCLKに切替わる切替時間は,マスタクロックMCLKを基準に換算すると,
8+2+5=15・・・(3)
(3)式より,切替時間は15クロック必要であることがわかる。
【0100】
2分周クロック,4分周クロックおよび8分周クロックから1分周クロックへの遷移について説明してきたが,切替時間については,従来では,2,4,8分周クロックの各分周クロックから1分周クロックへの切替時間はいずれの分周クロックであっても最大15クロックかかっていた。
【0101】
第1の実施の形態では,2分周クロックから1分周クロックへの切替時間は,8クロックであり,4分周クロックから1分周クロックへの切替時間は,11クロックであり,8分周クロックから1分周クロックへの切替時間は,15クロックである。
【0102】
したがって,従来では最大15クロックかかっていた切替時間が,短縮されることから,アプリケーション・プログラムなどの高速処理が要求される場合であっても,低速クロックから,より早く高速クロックへ切替えることが可能となる。
【0103】
また従来,図16に示すセレクタ1240については4つの異なる分周クロックを切替えていたが,図2に示すように,第1の実施の形態にかかるセレクタ204は,分周クロックDIVCLKまたはオリジナルクロックORGCLKの2つの異なる分周クロックを切替えるだけで実施できるため,オリジナルクロックORGCLKと分周クロックDIVCLKの間で生じるクロック遅延を合わせる処理が減少して,ハザードが発生する確率も低くなる。
【0104】
(第2の実施の形態)
次に,第1の実施の形態をさらに改良した,第2の実施の形態を,図12を参照しながら説明する。図12は,第2の実施の形態にかかる半導体集積回路31を示すブロック図である。
【0105】
図12に示すように,半導体集積回路31は,第1の実施の形態にかかる半導体集積回路1をさらに改良したものである。したがって,第1の実施の形態にかかる半導体集積回路1と第2の実施の形態にかかる半導体集積回路31の相違点について説明する。
【0106】
半導体集積回路31は,マイクロコントローラ36と,クロック制御回路32とから構成されが,第2の実施の形態では,半導体集積回路31の外部からの入力端子信号として分周選択信号CTSELが入力される。
【0107】
分周選択信号CTSELは,最も遅いクロック,本実施の形態では,8分周クロックで切替えるモードか,第1の実施例で示した2分周または4分周クロックで切替える高速モードかを選択する信号である。ここでは,分周選択信号CTSELが“1”の時,最も遅いクロック(8分周クロック)で切替えるモードになる。
【0108】
クロック制御回路32に構成される分周クロック制御回路34は,分周選択信号CTSELの値をみて,高速または最も遅いモードでの動作を制御する回路である。
【0109】
次に,図13を参照しながら,第2の実施の形態にかかる分周クロック制御回路34について説明する。図13は,第2の実施の形態にかかる分周クロック制御回路を示すブロック図である。
【0110】
分周選択信号CTSELは,状態遷移回路306へ入力されて,状態遷移回路306によって,2分周クロック,4分周クロックまたは8分周クロックの各分周クロックが生成される。
【0111】
本実施形態では,最も遅いクロックである8分周クロックDIV8CLKは,フリップフロップDVFFの入力クロックとなり,クロック分周設定信号DSELの値を保持する。
【0112】
判定回路325は,フリップフロップDVFFの値が,2ビットとも00(2’b00)でないときは,“1”と判定して,2ビットとも00(2’b00)の時は,“0”と判定する。
【0113】
分周判定信号DIVSELは,第1の実施の形態で説明したDSFF4の判定回路308または判定回路325のどちらかを分周選択信号CTSELに従って,セレクタ305の値を選択した結果が,分周判定信号DIVSELとなる。
【0114】
セレクタ304は,分周判定信号DIVSELの値に従って,オリジナルクロックORGCLKまたは分周クロックDIVCLKのどちらかを選択して制御基本クロックBCLKを出力する。
【0115】
次に,図14を参照しながら,第2の実施の形態にかかる状態遷移回路306について説明をする。図14は,第2の実施の形態にかかる状態遷移回路306を示すブロック図である。
【0116】
図14に示すように,状態遷移回路306は,状態決定回路336と,インバータ338と,Dカウンタ340と,判定回路341と,分周クロックDIVCLKを出力するセレクタ342と,インバータ344と,状態遷移回路306へ出力するセレクタ360とから構成される。
【0117】
セレクタ360は,分周選択信号CTSELの値が“1”(最も遅いモード)のとき,“11”(2’b11)を選択して,“0”(高速モード)のとき設定信号フリップフロップDSFF3を選択する。
【0118】
セレクタ342は,Dカウンタ340の4ビットのカウント値は,8分周クロックを生成するDCNT0(ビット0)の値と,4分周クロックを生成するDCNT2(ビット2)の値と,最後に,2分周クロックを生成するDCNT3(ビット3)とから構成されて,セレクタ342は,判定回路341で判定された結果に応じて,分周選択信号CTSELが1のときフリップフロップDVFFの値を選択して,分周選択信号CTSELが0のときDCNT0を選択する。
【0119】
次に,図12を参照しながら,第2の実施の形態にかかる状態遷移回路306の動作概略を説明する。
【0120】
分周選択信号CTSELが“0”(高速モード)のときは,第1の実施の形態で説明したが,分周選択信号CTSELが“1”(最も遅いモード)の時,セレクタ360は,入力値“11”(2’b11)を選択する。したがって,常に8分周クロックが選択されている状態となり,状態決定回路336は8分周遷移する。
【0121】
また,切替有効信号CHG_GOについても,分周選択信号CTSELが“1”の時はネゲートされて切替有効信号CHG_GOは有効とならない。したがって,クロックがハイレベルまたはローレベルの状態を保持されず,常に8分周クロックで動作する。
【0122】
図10で示すように,Dカウンタの,ビット3であるDCNT3は,常に2分周クロックで動作して,ビット2であるDCNT2は,4分周クロックで動作して,ビット0であるDCNT0は8分周クロックで動作する。
【0123】
各分周クロックは,分周選択信号CTSELの値に従って,セレクタ342によって選択されて分周クロックDIVCLKとして出力される。また,Dカウンタのビット3であるDCNT0は,8分周クロックDIV8CLKとしてフリップフロップDVFFのサンプルクロックとしても使用される。
【0124】
また,Dカウンタのビット1であるDCNT1は,16分周クロックであり,半導体集積回路31に所定の必要な回路を付加すれば,16分周クロックを用いて実施することも可能である。
【0125】
第1の実施の形態では,クロックデューティがクロック切替え時に大きくくずれる可能性があり,そのデューティが回路を使用する使用者として問題となる場合,第1の実施の形態で用いた半導体集積回路1に,フリップフロップDVFF,セレクタ305,セレクタ360,セレクタ342と,外部端子である分周選択信号CTSELを付加して,8分周クロックを分周選択信号CTSELにより選択することにより,半導体集積回路1での使用が可能となる。
【0126】
以上,添付図面を参照しながら本発明の好適な実施形態について説明したが,本発明はかかる例に限定されない。当業者であれば,特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例を想定し得ることは明らかであり,それらについても当然に本発明の技術的範囲に属するものと了解される。
【0127】
上記実施形態においては,分周クロックを1,2,4または8分周クロックの場合を例にあげて説明したが,分周クロックであれば,本発明はかかる例に限定されない。例えば,32分周クロックなどの分周クロックでも実施することができる。
【0128】
また上記実施形態においては,クロック切替信号CHGSTBはクロック分周設定信号DSELが設定後の次サイクルで発信される場合を例にあげて説明したが,本発明はかかる例に限定されず,クロック分周設定信号DSELが設定後の次サイクル以内であってもクロック切替信号CHGSTBを発信しても実施することができる。
【0129】
また上記実施形態においては,クロック切替ストローブとして,クロック切替信号CHGSTBを設ける場合を例にあげて説明したが,半導体集積回路1の回路設計上でマスタクロックMCLKの1サイクル以内で,クロック制御回路内のセットアップ/ホールドを全て満たすことが可能であれば,本発明はかかる例に限定されず,クロック切替信号CHGSTBを設ける必要がなくなり,より早い高速切替えを実施することができる。
【0130】
【発明の効果】
以上説明したように,本発明によれば,半導体集積回路において,低い周波数から高速動作要求が発生した場合に,すぐ高い周波数に切替り処理動作を実行することができるため,高速動作要求が発生しない通常時においては,低い周波数に極力抑えることができる。
【図面の簡単な説明】
【図1】第1の実施形態にかかる半導体集積回路の構成を示すブロック図である。
【図2】第1の実施の形態にかかる分周クロック制御回路の構成を示すブロック図である。
【図3】第1の実施の形態にかかる切替タイミング生成回路の構成について示す分周クロック制御回路のブロック図の部分図である。
【図4】第1の実施の形態にかかる選択切替回路の構成について示す分周クロック制御回路のブロック図の部分図である。
【図5】第1の実施の形態にかかる状態遷移回路の構成について示す分周クロック制御回路のブロック図の部分図である。
【図6】状態決定回路における2分周クロック設定時からのクロック切替の遷移を示す遷移図である。
【図7】2分周クロックから1分周クロックに切替わる動作を示すタイミング図である。
【図8】状態決定回路における4分周クロック設定時からのクロック切替の遷移を示す遷移図である。
【図9】4分周クロックから1分周クロックに切替わる動作を示すタイミング図である。
【図10】状態決定回路における8分周クロック設定時からのクロック切替の遷移を示す遷移図である。
【図11】8分周クロックから1分周クロックに切替わる動作を示すタイミング図である。
【図12】第2の実施の形態にかかる半導体集積回路の構成を示すブロック図である。
【図13】第2の実施の形態にかかる分周クロック制御回路の構成を示すブロック図である。
【図14】第2の実施の形態にかかる状態遷移回路の構成を示すブロック図である。
【図15】従来における半導体集積回路の構成について示すブロック図である。
【図16】従来における状態遷移回路の構成について示すブロック図である。
【符号の説明】
1 :半導体集積回路
2 :クロック制御回路
4 :分周クロック制御回路
6 :マイクロコントローラ
7 :レジスタ
8 :クロック生成制御回路
10 :CPU
12 :I/O
14 :内部バス
31 :半導体集積回路
32 :クロック制御回路
34 :分周クロック制御回路
36 :マイクロコントローラ
37 :レジスタ
38 :クロック生成制御回路
40 :CPU
42 :I/O
44 :内部バス
202 :OR回路
204 :セレクタ
206 :状態遷移回路
208 :判定回路
210 :ラッチ回路
212 :設定信号
220 :判定回路
232 :微分回路
234 :AND回路
236 :状態決定回路
238 :インバータ
240 :Dカウンタ
304 :セレクタ
305 :セレクタ
306 :状態遷移回路
308 :判定回路
310 :ラッチ回路
311 :OR回路
320 :判定回路
325 :判定回路
332 :微分回路
334 :AND回路
336 :状態決定回路
338 :インバータ
340 :Dカウンタ
341 :判定回路
342 :セレクタ
344 :インバータ
360 :セレクタ
MCLK :マスタクロック
BCLK :制御基本クロック
DSEL :クロック分周設定信号
CHGSTB :クロック切替信号
CHG_GO :切替有効信号
DIVCLK :分周クロック
ORGCLK :オリジナルクロック
DIVSEL :分周判定信号
DIV8CLK:8分周クロック
DVFF :フリップフロップ
DSFF :設定信号フリップフロップ
CHFF :切替信号フリップフロップ
CTSEL :分周選択信号

Claims (5)

  1. 半導体集積回路であって:
    基準クロックが入力されて,中央演算処理装置をクロック制御するための制御基本クロックを生成するクロック制御回路と;
    前記中央演算処理装置と,該中央演算処理装置からの命令に応じて前記クロック制御回路による前記制御基本クロックの生成を制御するクロック生成制御回路とを有するマイクロコントローラと;
    を備え,
    前記クロック制御回路は,
    前記クロック生成制御回路から送信されるクロック分周設定信号に応じて,信号レベルの状態を遷移させることにより,分周クロックを生成する状態遷移回路と;
    前記基準クロックと前記分周クロックとの切替タイミングを計る切替タイミング生成回路と;
    前記基準クロックと前記分周クロックとを切替えて前記制御基本クロックを生成する選択切替回路と;
    を備え
    前記切替タイミング生成回路は,前記クロック切替信号の受信のタイミングにより,切替有効信号を前記状態遷移回路へ送信し,
    前記状態遷移回路は,前記切替有効信号の受信のタイミングにより,前記分周クロックのハイレベル状態を保持することを特徴とする半導体集積回路。
  2. 前記クロック生成制御回路は,データの書込み,読み出しが可能なレジスタを備え,前記レジスタに書込み動作が生じたことを示すクロック切替信号を前記クロック制御回路へ送信することを特徴とする請求項1に記載の半導体集積回路。
  3. 前記クロック生成制御回路は,前記クロック制御回路に対して,前記クロック分周設定信号を送信後,さらに前記クロック切替信号を送信することを特徴とする請求項1または2に記載の半導体集積回路。
  4. 前記選択切替回路は,基準クロックおよび分周クロックがハイレベル状態時に,基準クロックと分周クロックとを切替えることを特徴とする請求項1,2または3のうちいずれか1項に記載の半導体集積回路。
  5. 前記クロック制御回路は,切替えるための分周クロックを選択する分周選択信号を,受信することを特徴とする請求項1,2,3または4のうちいずれか1項に記載の半導体集積回路。
JP2001346505A 2001-11-12 2001-11-12 半導体集積回路 Expired - Fee Related JP3995142B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001346505A JP3995142B2 (ja) 2001-11-12 2001-11-12 半導体集積回路
US10/259,756 US7013404B2 (en) 2001-11-12 2002-09-30 Semiconductor integrated circuit characterized by timing adjustment of clock switching control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001346505A JP3995142B2 (ja) 2001-11-12 2001-11-12 半導体集積回路

Publications (2)

Publication Number Publication Date
JP2003150270A JP2003150270A (ja) 2003-05-23
JP3995142B2 true JP3995142B2 (ja) 2007-10-24

Family

ID=19159674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001346505A Expired - Fee Related JP3995142B2 (ja) 2001-11-12 2001-11-12 半導体集積回路

Country Status (2)

Country Link
US (1) US7013404B2 (ja)
JP (1) JP3995142B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6973271B2 (en) 2000-10-04 2005-12-06 Wave7 Optics, Inc. System and method for communicating optical signals between a data service provider and subscribers
MXPA03003656A (es) 2000-10-26 2005-01-25 Wave7 Optics Inc Metodo y sistema para procesar paquetes corriente abajo de una red optica.
US7529485B2 (en) * 2001-07-05 2009-05-05 Enablence Usa Fttx Networks, Inc. Method and system for supporting multiple services with a subscriber optical interface located outside a subscriber's premises
US6654565B2 (en) 2001-07-05 2003-11-25 Wave7 Optics, Inc. System and method for increasing upstream communication efficiency in an optical network
US7333726B2 (en) * 2001-07-05 2008-02-19 Wave7 Optics, Inc. Method and system for supporting multiple service providers within a single optical network
US7146104B2 (en) 2001-07-05 2006-12-05 Wave7 Optics, Inc. Method and system for providing a return data path for legacy terminals by using existing electrical waveguides of a structure
US7623786B2 (en) * 2002-05-20 2009-11-24 Enablence Usa Fttx Networks, Inc. System and method for communicating optical signals to multiple subscribers having various bandwidth demands connected to the same optical waveguide
US7058260B2 (en) * 2002-10-15 2006-06-06 Wave7 Optics, Inc. Reflection suppression for an optical fiber
US7454141B2 (en) 2003-03-14 2008-11-18 Enablence Usa Fttx Networks Inc. Method and system for providing a return path for signals generated by legacy terminals in an optical network
JP4136822B2 (ja) * 2003-07-31 2008-08-20 富士通株式会社 半導体集積回路装置、クロック制御方法及びデータ転送制御方法
US7599622B2 (en) * 2004-08-19 2009-10-06 Enablence Usa Fttx Networks Inc. System and method for communicating optical signals between a data service provider and subscribers
TWI262653B (en) * 2004-10-29 2006-09-21 Mediatek Inc Method and apparatus for switching frequency of a system clock
US7482885B2 (en) * 2005-12-29 2009-01-27 Orca Systems, Inc. Method of frequency synthesis for fast switching
KR100826975B1 (ko) * 2006-06-30 2008-05-02 주식회사 하이닉스반도체 클럭 생성 회로 및 클럭 생성 방법
JP5613605B2 (ja) * 2011-03-28 2014-10-29 ルネサスエレクトロニクス株式会社 クロック生成回路、それを用いたプロセッサシステム、及びクロック周波数制御方法
JP5880603B2 (ja) * 2014-03-19 2016-03-09 日本電気株式会社 クロック発生装置、サーバシステムおよびクロック制御方法
CN104767488B (zh) * 2015-04-29 2017-12-19 中国科学院微电子研究所 一种基于晶体振荡器电路的倍频装置
GB2597275B (en) * 2020-07-17 2022-09-07 Graphcore Ltd Multi-clock control

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5266346A (en) * 1975-11-29 1977-06-01 Tokyo Electric Co Ltd Synch. clock control of microcomputer system
JPH06502264A (ja) * 1990-10-12 1994-03-10 インテル・コーポレーション 動的に切替え自在な多周波数クロック発生器
JP2745869B2 (ja) * 1991-07-11 1998-04-28 日本電気株式会社 可変クロック分周回路
US5528307A (en) * 1991-07-18 1996-06-18 Canon Kabushiki Kaisha Clock generator
US5274678A (en) * 1991-12-30 1993-12-28 Intel Corporation Clock switching apparatus and method for computer systems
US5315181A (en) * 1993-07-07 1994-05-24 Maxtor Corporation Circuit for synchronous, glitch-free clock switching
GB2287107B (en) * 1994-02-23 1998-03-11 Advanced Risc Mach Ltd Clock switching
JP3468592B2 (ja) * 1994-08-10 2003-11-17 富士通株式会社 クロック信号発生回路
US5790609A (en) * 1996-11-04 1998-08-04 Texas Instruments Incorporated Apparatus for cleanly switching between various clock sources in a data processing system
JPH11312026A (ja) * 1998-04-28 1999-11-09 Nec Corp クロック信号切替方法およびクロック信号切替システム
US6194940B1 (en) * 1999-09-27 2001-02-27 Lucent Technologies Inc. Automatic clock switching
JP4390353B2 (ja) * 2000-04-12 2009-12-24 株式会社ルネサステクノロジ クロック生成方法およびクロック生成回路
US6452426B1 (en) * 2001-04-16 2002-09-17 Nagesh Tamarapalli Circuit for switching between multiple clocks

Also Published As

Publication number Publication date
JP2003150270A (ja) 2003-05-23
US20030090302A1 (en) 2003-05-15
US7013404B2 (en) 2006-03-14

Similar Documents

Publication Publication Date Title
JP3995142B2 (ja) 半導体集積回路
US5361290A (en) Clock generating circuit for use in single chip microcomputer
US7640449B2 (en) Systems and methods for dynamic clock frequencies for low power design
US6822478B2 (en) Data-driven clock gating for a sequential data-capture device
US5774702A (en) Integrated circuit having function blocks operating in response to clock signals
US5459855A (en) Frequency ratio detector for determining fixed frequency ratios in a computer system
US7245168B2 (en) Clock selection circuit and digital processing system for reducing glitches
US6026498A (en) Clock signal generator circuit using a logical result of an output of a computer and a source clock to generate plurality of clock signals
US7290158B2 (en) Method of controlling data transfer within a semiconductor integrated circuit based on a clock sync control signal
US8593185B2 (en) Clock divider circuit and system LSI having same
US6381705B1 (en) Method and device for reducing current consumption of a microcontroller
US5535376A (en) Data processor having a timer circuit for performing a buffered pulse width modulation function and method therefor
JPH1117531A (ja) デジタル遅延回路及びデジタルpll回路
US7167996B2 (en) Micro controller unit
US20020040443A1 (en) Single chip microprocessor with a power save capability
JPH11163697A (ja) Pwm回路
JP3701100B2 (ja) クロック生成回路及びクロック生成方法
US7171577B2 (en) Methods and apparatus for a system clock divider
JPH08139575A (ja) パルス出力回路
JPH11509658A (ja) 拡張されたチップ選択リセット装置および方法
JP3558564B2 (ja) データ転送回路及びデータ転送回路を搭載するマイクロコンピュータ
JP2002279792A (ja) 半導体集積回路装置
KR100305027B1 (ko) 지연장치
CN118017998B (zh) 一种无毛刺零延时的分频时钟切换电路
JP2001035148A (ja) データ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070726

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 3995142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees