JP5880603B2 - クロック発生装置、サーバシステムおよびクロック制御方法 - Google Patents

クロック発生装置、サーバシステムおよびクロック制御方法 Download PDF

Info

Publication number
JP5880603B2
JP5880603B2 JP2014055794A JP2014055794A JP5880603B2 JP 5880603 B2 JP5880603 B2 JP 5880603B2 JP 2014055794 A JP2014055794 A JP 2014055794A JP 2014055794 A JP2014055794 A JP 2014055794A JP 5880603 B2 JP5880603 B2 JP 5880603B2
Authority
JP
Japan
Prior art keywords
clock
clock signal
signal
circuit
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014055794A
Other languages
English (en)
Other versions
JP2015179351A (ja
Inventor
祐樹 丹野
祐樹 丹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2014055794A priority Critical patent/JP5880603B2/ja
Priority to US14/660,598 priority patent/US9654277B2/en
Publication of JP2015179351A publication Critical patent/JP2015179351A/ja
Application granted granted Critical
Publication of JP5880603B2 publication Critical patent/JP5880603B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688Change of the master or reference, e.g. take-over or failure of the master
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0016Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Description

本発明は、多重化されたクロック送出回路を含むクロック発生装置、サーバシステムおよびクロック制御方法に関する。
回路間の同期制御を行う方法の一つとして、ある回路が同期用クロックを送出し、他の回路は受信した同期用クロックに基づいて動作する方法がある。また、同期用クロックを送出する回路を多重化し、多重化された回路のうち1つの回路を現用系としてクロック送出機能を動作させ、残りの回路を待機系とし、現用系回路の故障等に備えて信頼性を向上させる方法がある。このような回路構成では、現用系回路が故障した場合や、現用系回路に対して予防保守交換を実施する場合、現用系回路の機能を停止させるとともに、待機系回路の一つを新たに現用系回路として機能させる。
クロック送出回路を多重化する構成においては、クロックを送出する回路を切り替えても、配下回路間の同期を失わないことが必要とされる。
特許文献1には、クロック切り替えに伴う回路間同期消失を防ぐことができるクロック切替装置が開示されている。特許文献1のクロック切替装置では、クロックを切り替えた後の送出クロックが切り替える前のクロックと同位相になるように、予め待機系クロックの位相を現用系クロックの位相に合わせることによって、回路間の同期を取っている。
特開2013−201743号公報
一般に、多重化されたクロック送出回路から出力された同期用クロックに基づいて複数の受信回路間で同期動作をする場合、受信回路間で受信クロックに差異が発生するという問題点があった。なぜなら、クロック送出回路から出力される同期用クロックが切り替えられた際に、クロック送出回路から各受信回路までの間に経路差が存在するからである。
例えば、現用系クロックと待機系クロックとがほぼ同位相のタイミング、かつクロック立ち上り時に切り替えを実行すると、通常のクロックに加えて短パルスが発生することがある。このとき、クロック供給先の各回路において、経路長が短い受信回路では1パルス分余計に増加したクロックを受信することがあるが、経路長が長い受信回路ではパルスが鈍り、1パルス分の増加がないクロックを受信することがある。その結果、経路長が短い受信回路と経路長が長い受信回路との間で受信クロックに差異が発生してしまう。
また、クロック送出回路に含まれるオシレータの周波数特性には個体差が存在する。そのため、現用系クロックと待機系クロックとが別々のオシレータから生成される多重化構成においては、ある時点ではクロックが同位相であっても、次の時点では位相が僅かにずれることがある。僅かに位相がずれた状態でクロック切替を実施した場合も、通常のクロックに加えて短パルスが発生することがある。このとき、クロック送出回路から各配下回路までの経路差によっては、短パルスを認識する回路と認識しない回路が存在する。その結果、クロック切替時、通常のクロックを受信する回路とは別に、通常よりも1パルス余計に多いクロックを受信する回路が生じ、受信クロックを基にした回路間の同期動作に悪影響が与えられる。
特許文献1のクロック切替回路によれば、同一のクロック供給部を用いることによって、クロック切替に伴う回路間同期消失を防ぐことができる。しかしながら、特許文献1のクロック切替回路によっても、別々のクロック供給部を用いて多重化する構成においては、回路間同期消失を防ぐことはできないという問題点があった。
本発明は、上述した課題を解決するためになされたものであり、受信クロックを基にした回路間同期を失うことがない多重化されたクロック発生装置を提供することを目的とする。
本発明のクロック発生装置は、第1のクロック信号と第2のクロック信号との周期ずれ時間が所定の条件を満たすか否かを判定するクロック判定手段と、判定手段の判定に基づいて第1のクロック信号と第2のクロック信号とを切り替えるクロック切替手段とを備える。
本発明のサーバシステムは、第1のクロック信号と第2のクロック信号との周期ずれ時間が所定の条件を満たすか否かを判定するクロック判定手段と、判定手段の判定に基づいて第1のクロック信号と第2のクロック信号とを切り替えるクロック切替手段とを備えるクロック発生装置と、クロック発生装置によって出力されたクロック信号に基づいて動作する複数の受信回路とが伝送路を介して接続される。
本発明のクロック制御方法においては、第1のクロック信号と第2のクロック信号との周期ずれ時間が所定の条件を満たすか否かを判定し、周期ずれ時間が所定の条件を満たすか否かの判定に基づいて第1のクロック信号と第2のクロック信号とを切り替える。
本発明によれば、クロック切替時においてクロック受信回路が経路差の影響で余計なクロックを受信することを防ぎ、受信クロックを基にした回路間同期を失うことがない多重化されたクロック発生装置を提供することが可能となる。
本発明の実施形態の概要に係るクロック発生装置の機能構成を示すブロック図である。 本発明の第1の実施形態に係るクロック発生装置の機能構成を示すブロック図である。 本発明の第1の実施形態に係るクロック発生装置が主回路として複数の従回路を備える構成の一例を図示したブロック図である。 本発明の第1の実施形態に係るクロック発生装置におけるクロック切替の可否条件を説明するためのタイミング図である。 本発明の第1の実施形態に係るクロック発生装置の従回路の動作を示すフローチャートである。 本発明の第1の実施形態に係るクロック発生装置の主回路の動作を示すフローチャートである。 本発明の第1の実施形態に係るクロック発生装置の通常動作時における主回路および従回路の動作の関係を示したシーケンス図である。 本発明の第1の実施形態に係るクロック発生装置の切替動作時における主回路および従回路の動作の関係を示したシーケンス図である。 本発明の第2の実施形態に係るクロック発生装置の機能構成を示すブロック図である。 本発明の第2の実施形態に係るクロック発生装置の従回路の動作を示すフローチャートである。 本発明の第3実施形態に係るサーバシステムにおけるクロック発生装置と受信回路との経路差を説明するための概念図である。
以下に、本発明を実施するための形態について図面を用いて説明する。ただし、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
まず、本発明の実施形態の概要に係るクロック発生装置1について、図1を用いて説明する。本実施形態の概要に係るクロック発生装置1は、クロック判定手段2とクロック切替手段3とを備える。
クロック判定手段2は、第1のクロック信号と第2のクロック信号とを入力とし、入力した第1および第2のクロック信号との周期ずれ時間が所定の条件を満たすか否かを判定する手段である。
クロック切替手段3は、クロック判定手段2の判定に基づいて、第1のクロック信号と第2のクロック信号とを切り替える手段である。
例えば、第1のクロック信号がクロック発生装置1から出力される現用系クロック信号である場合、第2のクロック信号はクロック発生装置1から出力されずに抑止される待機系クロック信号となる。それに対し、例えば、第2のクロック信号がクロック発生装置1から出力される現用系クロック信号である場合、第1のクロック信号はクロック発生装置1から出力されずに抑止される待機系クロック信号となる。すなわち、クロック発生装置1は、第1のクロック信号と第2のクロック信号とのいずれかを現用系クロックとして出力する。
また、第1のクロック信号と第2のクロック信号とは、例えば、クロック発生装置1内部の異なるクロック送出回路(図示しない)によって生成される。クロック発生装置1内部において、異なるクロック送出回路は、共通のクロックバス(図示しない)に接続される。そして、クロック発生装置1は、いずれかのクロック送出回路が生成したクロック信号をクロックバス経由で外部のクロック受信装置に向けて出力する。
ここで、所定の条件とは、以下の二つの条件をともに満たす条件である。
(1)一つ目の条件は、第1のクロック信号と第2のクロック信号との位相差から求められる周期ずれ時間が、クロックバスに規定されている信号のセットアップ開始時間からホールド終了時間までの期間以上であるという条件である。
(2)二つ目の条件は、第1のクロック信号と第2のクロック信号との位相差から求められる周期ずれ時間が、次のセットアップ時間よりも前であるという条件である。
第1のクロック信号と第2のクロック信号との位相差から求められる周期ずれ時間とは、現用系クロックの立上りから待機系クロックの立上りまでの時間と言い換えることもできる。そして、周期ずれ時間がクロックバスに規定されている信号のセットアップ開始時間からホールド終了時間までの期間外の時に、クロック切替手段3はクロックを切り替えると言い換えることもできる。
以上の本実施形態の概要に係るクロック発生装置1によれば、クロック切替時においてクロック受信回路が経路差の影響で余計なクロックを受信することを防ぐことができる。その結果、本実施形態によれば、複数のクロック受信回路間で同期を失うことがない多重化されたクロック発生装置1を提供することができる。
続いて、本実施形態に係るクロック発生装置について、以下に具体的な構成を挙げて詳細に説明する。
(第1の実施形態)
(構成)
次に、図2を用いて、本発明の第1の実施形態にかかるクロック発生装置10の構成について説明する。
図2を参照すると、本実施形態に係るクロック発生装置10は、第1クロック送出回路11−1、第2クロック送出回路11−2、クロックバス13を備える。なお、以下の説明においては、初期状態として、第1クロック送出回路11−1は主回路、第2クロック送出回路11−2は従回路に設定されているものとする。そして、第2クロック送出回路11−2が主回路に遷移すると、第1クロック送出回路11−1は従回路に遷移することになる。なお、本実施形態に係るクロック発生装置10は、少なくとも2つのクロック送出回路を備えるものであればよく、図3のように第1〜第nクロック送出回路11−1〜nで構成されていてもよい(nは2以上の自然数)。
第1クロック送出回路11−1は、クロック生成手段101、クロック計測手段102、クロック切替可否判定手段103、クロック切替指示手段104、出力クロック切替手段105を有する。図1のクロック発生装置1と対応させると、クロック計測手段102およびクロック切替可否判定手段103がクロック判定手段2を構成し、クロック切替指示手段104および出力クロック切替手段105がクロック切替手段3を構成する。
また、第2クロック送出回路11−2も同様に、クロック生成手段111、クロック計測手段112、クロック切替可否判定手段113、クロック切替指示手段114、出力クロック切替手段115を有する。すなわち、第1クロック送出回路11−1および第2クロック送出回路11−2は同様の回路構成を有する。ただし、第1クロック送出回路11−1と第2クロック送出回路11−2との回路構成は全く同一である必要はなく、少なくとも図2に示す機能を共通に有するものとする。
クロック発生装置10において、主回路である第1クロック送出回路11−1が現用系クロックを生成させ、従回路である第2クロック送出回路11−2は待機系クロックを生成させる。なお、第2クロック送出回路11−2が主回路に遷移し、第1クロック送出回路11−1が従回路に遷移した場合、第2クロック送出回路11−2が現用系クロックを生成し、第1クロック送出回路11−1が待機系クロックを生成することになる。
主回路である第1クロック送出回路11−1は、自回路が生成させた現用系クロックをクロックバス13経由で外部に出力する。それに対し、従回路である第2クロック送出回路11−2は、自回路で生成させた待機系クロックをクロックバス13に出力しない。
クロックバス13は、主回路が出力した現用系クロックを外部に送出するための伝送路である。図2においては、主回路である第1クロック送出回路11−1によって生成された現用系クロックがクロックバス13に出力される。
図3に示すように、主回路となるクロック送出回路に対しては、1以上の任意の個数のクロック送出回路を従回路として接続できる。
図3においては、第1クロック送出回路11−1を主回路とする構成を図示する。主回路である第1クロック送出回路11−1には、第2クロック送出回路11−2、第3クロック送出回路11−3、・・・、第nクロック送出回路11−nが従回路として接続されている(nは2以上の自然数)。
例えば、第2クロック送出回路11−2を主回路に遷移させれば、主回路として機能していた第1クロック送出回路11−1は従回路に遷移する。同様に、第3クロック送出回路11−3、・・・、第nクロック送出回路11−nも主回路に遷移することができる。なお、本実施形態に係るクロック発生装置10において、現用系クロックをバス20に出力する主回路は、複数のクロック送出回路のうち一つである。
次に、本実施形態に係るクロック発生装置10の第1クロック送出回路11−1および第2クロック送出回路11−2の内部構成について説明する。
(クロック生成手段)
クロック生成手段は、クロックバスに出力するためのクロック信号を生成する機能を有する。上述の通り、主回路となっているクロック送出回路が生成したクロック信号は現用系クロック信号となり、従回路となっているクロック送出回路が生成したクロック信号は待機系クロック信号となる。
すなわち、図2において、主回路となっている第1クロック送出回路11−1のクロック生成手段101が生成したクロック信号は現用系クロック信号となる。一方、従回路となっている第2クロック送出回路11−2のクロック生成手段111が生成したクロック信号は待機系クロック信号となる。そして、主回路と従回路が切り替わった後は、クロック生成手段111が生成したクロック信号が現用系クロック信号となり、クロック生成手段101が生成したクロック信号は待機系クロック信号となる。
クロック生成手段は、例えば、特定の周波数信号を発振するオシレータを含む発振器によって実現される。
第1クロック送出回路11−1のクロック生成手段101は、自回路で生成させたクロック信号をクロック計測手段102および出力クロック切替手段105に出力する。同様に、第2クロック送出回路11−2のクロック生成手段111は、自回路で生成させたクロック信号をクロック計測手段112および出力クロック切替手段115に出力する。
(クロック計測手段)
従回路のクロック計測手段は、自回路で生成したクロック信号(待機系クロック信号)と、他のクロック送出回路がクロックバスに送出している現用系クロック信号とを受信し、待機系クロック信号と現用系クロック信号の位相差を測定する機能を有する。なお、主回路のクロック計測手段の動作は停止させておいてもよいが、必ずしも動作を停止しなくてもよい。
すなわち、図2において、従回路のクロック計測手段112は、自回路で生成したクロック信号と、第1クロック送出回路11−1がクロックバスに送出している現用系クロック信号とを受信して各信号の位相差を測定する。
図2の初期状態では、従回路に設定されている第2クロック送出回路11−2のクロック計測手段112は動作するのに対し、主回路に設定されている第1クロック送出回路11−1のクロック計測手段102は動作を停止している。また、第1クロック送出回路11−1が従回路に遷移するタイミングにおいてクロック計測手段102は動作を開始し、第2クロック送出回路11−2が主回路に遷移するタイミングにおいてクロック計測手段112は動作を停止する。ただし、前述の通り、主回路に設定されているクロック送出回路のクロック計測手段は、必ずしも動作を停止しなくてもよい。
クロック計測手段は、例えば、現用系クロック信号と待機系クロック信号を入力とする位相比較器、位相比較結果出力信号に対するローパスフィルタ、フィルタ結果の電圧を測定する電圧測定器を含む構成として実現できる。例えば、クロック計測手段を、位相比較器(位相比較手段)、ローパスフィルタ(濾波手段)、電圧測定器(電圧測定手段)を含む構成とすれば、測定電圧から位相差を計算することができる。
従回路として機能しているクロック送出回路のクロック計測手段は、測定した現用系クロック信号と待機系クロック信号との位相差をクロック切替可否判定手段に向けて出力する。すなわち、図2においては、従回路として機能しているクロック送出回路のクロック計測手段112は、測定した現用系クロック信号と自クロック信号との位相差をクロック切替可否判定手段113に向けて出力する。
(クロック切替可否判定手段)
クロック切替可否判定手段は、自回路のクロック計測手段によって計測された位相差に基づいて、現用系クロック信号の位相に対して自身のクロック周期が規定量ずれている状態において、クロック切替可否を判定する機能を有する。なお、主回路のクロック切替可否判定手段は動作を停止しているものする。ただし、主回路に設定されているクロック送出回路のクロック切替可否判定手段は、必ずしも動作を停止しなくてもよい。
すなわち、図2においては、従回路であるクロック切替可否判定手段113は、クロック計測手段112によって計測された位相差に基づき、現用系クロック信号の位相に対して自身のクロック周期が規定量ずれている状態においてクロック切替可否を判定する。
図2において、従回路のクロック切替可否判定手段113は、位相差から求められる待機系クロック信号の周期ずれ時間が所定の条件を満たしているか否かによって、クロック切替が可能か否かを判定する。
ここで、所定の条件とは、以下の二つの条件をともに満たすことをいう。
(1)一つ目の条件は、位相差から求められる待機系クロック信号の周期ずれ時間が、クロックバス13に規定されている信号のセットアップ開始時間からホールド終了時間までの期間以上であるという条件である。
(2)二つ目の条件は、位相差から求められる周期ずれ時間が、次のセットアップ時間よりも前であるという条件である。
なお、位相差から求められる待機系クロック信号の周期ずれ時間が所定の条件を満たすということは、セットアップ時間とホールド時間とを避けるタイミングでクロック切り替えを行うということを意味する。
図4は、上述の所定の条件を説明するためのタイミング図の一例である。なお、現用系クロック信号と待機系クロック信号との時間差が周期ずれ時間になる。また、クロックバスには、セットアップ時間tSとホールド時間tHが規定されているものとする。
図4において、初めは、上段が現用系クロック信号であり、下段が待機系クロック信号であるものとする。図4の例では、周期ずれ時間が、セットアップ時間tSとホールド時間tHのいずれよりも大きい。
ここで、図4において、従回路にクロック切替要求信号が入力されると、待機系クロック信号の立ち上がりのタイミングにおいて、所定の条件が二つとも満たされていることになる。なお、一つ目の条件で目安とするセットアップ時間およびホールド時間は、バスの種類によって規定されるものであり、バスが何のインターフェースとして使用されるかによって規定される。
例えば、I2C標準モードとしてバスが使用される場合、データセットアップ時間は250ナノ秒、データホールド時間は5マイクロ秒に規定される(I2C:Inter−Integrated Circuit)。また、例えば、33MHzのPCIバスならば、データ入力時のセットアップ時間は3ナノ秒、ホールド時間は0ナノ秒に規定される(PCI:Peripheral Component Interconnect)。
上述の所定の条件が満たされるため、図4に示したクロック切替のタイミングでクロック切替が実行されることになる。図4のように、クロック切替後は、下段が現用系クロック信号になるとともに、上段が待機系クロック信号になる。すなわち、クロック切替によって旧待機系クロックが新現用系クロックになり、クロック切替後は新現用系クロックからクロック信号がクロックバスに送出されるようになる。よって、クロック切替によって、セットアップ時間tSおよびホールド時間tHも、新現用系クロック基準のタイミングに変化することになる。
クロック切替可否判定手段113は、位相差から求められる待機系クロック信号の周期ずれ時間が所定の条件を満たす場合にはクロック切替が可能と判定し、所定の条件が満たされていない場合にはクロック切替が不可能と判定する。
図2の初期状態では、従回路に設定されている第2クロック送出回路11−2のクロック切替可否判定手段113は動作するのに対し、主回路に設定されている第1クロック送出回路11−1のクロック切替可否判定手段103は動作を停止している。そして、第1クロック送出回路11−1が従回路に遷移するタイミングにおいてクロック切替可否判定手段103が動作するとともに、第2クロック送出回路11−2が主回路に遷移するタイミングにおいてクロック切替可否判定手段113は停止する。
従回路のクロック切替可否判定手段103(113)は、例えば、クロック計測手段によって測定された位相差から求められる待機系クロック信号の周期ずれ時間と所定の条件とを比較する比較回路として実現できる。なお、クロック切替可否判定手段103(113)は、例えば、閾値を格納する記憶装置(メモリやレジスタなど)を含む構成としてもよい。
本実施形態に係るクロック送出装置1においては、上述の所定の条件が満たされることによって、現用系クロック信号と待機系クロック信号が同位相、または位相差が小さいタイミングでの切替は行わないことになる。すなわち、本実施形態に係るクロック送出装置1においては、現用系クロック信号と待機系クロック信号とのクロック周期が十分にずれている状況下で出力クロックを切り替えることになる。
(クロック切替指示手段)
クロック切替指示手段は、上位システムからのクロック切替要求信号に従い、現用系クロック信号の出力を停止させるクロック出力停止指示信号を出力するとともに、自回路で生成したクロック信号をクロックバスに出力する指示を出す機能を有する。ここでは、クロック切替要求信号を出す上位システムとして、クロック装置を管理するシステムやソフトウェア等を想定している。また、クロック発生装置に物理的な切替スイッチを設け、切替スイッチが押された時に切替指示信号がアサートされるという構成にすることも可能である。
すなわち、図2において、クロック切替指示手段114は、従回路として機能している場合、出力クロック切替手段115に対してクロック切替指示信号を出力する。なお、第2クロック送出回路11−2が第1クロック送出回路11−1のクロック出力を強制的に遮断する機構を設け、第2クロック送出回路11−2側で第1クロック送出回路11−1のクロック出力を強制的に遮断する構成としてもよい。
図2の初期状態では、従回路に設定されている第2クロック送出回路11−2のクロック切替指示手段114は動作するのに対し、主回路に設定されている第1クロック送出回路11−1のクロック切替指示手段104は動作を停止している。また、第1クロック送出回路11−1が従回路に遷移するタイミングにおいてクロック切替指示手段104が動作するとともに、第2クロック送出回路11−2が主回路に遷移するタイミングにおいてクロック切替指示手段114は停止する。
また、図2には、第1クロック送出回路11−1のクロック切替指示手段104はクロック切替要求信号を受信できるようには図示していないが、第1クロック送出回路11−1が従回路に切り替えられた際には、クロック切替要求信号を受信できるようになる。
クロック切替指示手段104(114)は、例えば、CPUの制御機能を含む構成によって実現できる(CPU:Central Processing Unit)。
(出力クロック切替手段)
出力クロック切替手段は、クロックバスへの自クロック信号の出力状態に関し、受信したクロック切替指示信号に応じてクロック抑止状態とクロック送出状態とを切り替える機能を有する。言い換えると、出力クロック切替手段は、自回路で生成させた自クロック信号をクロックバスに出力する機能と抑止する機能とを有する。
主回路の出力クロック切替手段は、自回路で生成させた自クロック信号をクロックバスに出力する。それに対し、従回路の出力クロック切替手段は、自回路で生成させた自クロック信号の出力を抑止する。
すなわち、図2において、初期状態では、第1クロック送出回路11−1の出力クロック切替手段105は、自クロック信号をクロックバス13に出力する。それに対し、図2において、初期状態では、第2クロック送出回路11−2の出力クロック切替手段115は、自クロック信号を抑止する。
また、初期状態で従回路であった第2クロック送出回路11−2の出力クロック切替手段115は、クロック切替指示信号を受信すると、自クロック信号をクロックバス13に出力する。このとき、これまでの従回路であった第2クロック送出回路11−2は、新たなる主回路に遷移することになる。
ここで、新たなる主回路のクロック送出回路の出力クロック切替手段は、これまで主回路であったクロック送出回路にクロック出力停止指示信号を出力する。そして、これまで主回路であったクロック送出回路の出力クロック切替手段は、クロック出力停止指示信号を受信すると、自クロック信号をクロックバスに出力することを抑止する。
なお、クロック切替においては、初期状態で従回路として機能する送出回路の出力クロック切替手段から、主回路として機能するクロック送出回路の出力クロック切替手段を停止させる機能を設けてもよい。また、新たなる主回路から現用系クロック信号をクロックバスに送出する工程と、新たなる主回路からこれまでの主回路に対してクロック出力停止指示信号を送信する工程とは、任意の順番でおこなってよい。
すなわち、図2において、第2クロック送出回路11−2の出力クロック切替手段115は、クロック切替指示信号を受信すると、自クロック信号をクロックバス13に出力する。同時に、第2クロック送出回路11−2の出力クロック切替手段115は、主回路として機能する第1出力クロック切替手段11−1にクロック出力停止指示信号を出力する。また、主回路として機能していた第1出力クロック切替手段11−1の出力クロック切替手段105は、クロック出力停止指示信号を受信すると、自クロック信号をクロックバス13に出力することを抑止する。なお、第2クロック送出回路11−2の出力クロック切替手段115によって、第1クロック送出回路11−1の出力クロック切替手段105を直接停止する構成としてもよい。
出力クロック切替手段は、例えば、受信したクロック切替指示信号を選択制御信号とするマルチプレクサ(選択回路)として実現できる。
以上が、本実施形態に係るクロック発生装置10の構成に関する説明である。
(動作)
次に、図5〜図8を参照して、本実施形態に係るクロック発生装置10の動作について説明する。なお、以下においては、図2に示したように、第1クロック送出回路11−1が主回路、第2クロック送出回路11−2が従回路に初期設定されている場合について説明する。
(従回路)
まず、図5のフローチャートを用いて第2クロック送出回路11−2の動作について説明する。
図5において、第2クロック送出回路11−2のクロック生成手段111は、オシレータを基にクロック信号(待機系クロック信号)を生成する(ステップS11)。このとき、クロック生成手段111において生成されたクロックは、クロック計測手段112と出力クロック切替手段115とに向けて出力される。
第2クロック送出回路11−2は、出力クロック切替手段115において自身のクロック送出を抑止するとともに、第1クロック送出回路11−1がクロックバス13に送出している現用系クロックを受信する(ステップS12)。
第2クロック送出回路11−2は、現用系クロック信号を受信し続け、現用系クロックと自身のクロックの位相差をクロック計測手段112において計測する(ステップS13)。
ここで、クロック切替可否判定手段113は、計算された位相差から現時点でクロック切替が可能かどうかを判定する(ステップS14)。
位相差から求められる待機系クロック信号の周期ずれ時間が所定の条件を満たす場合(ステップS14でYes)、クロック切替可否判定手段113は、クロック切替が可能であると判定する。ステップS14においてクロック切替可能と判定された場合は、図5のステップS15に進む。
一方、周期ずれ時間が所定の条件を満たさない場合(ステップS14でNo)、クロック切替可否判定手段113は、クロック切替が不可能であると判定する。ステップS14においてクロック切替が不可能と判定された場合は、図5のステップS13に戻る。
ここで、クロック切替が必要な事態が発生しているか否かによって、第2クロック送出回路11−2は異なる動作をする(ステップS15)。なお、クロック切替が必要な事態とは、例えば、主回路のメンテナンスや故障などにおける主回路交換等の事態である。
クロック切替が可能であっても(ステップS14でYes)、クロック切替が必要な事態が発生していない場合(ステップS15でNo)、第2クロック送出回路11−2はクロック切替を実施しない。
クロック切替が可能であり(ステップS14でYes)、かつクロック切替が必要な事態が発生した場合(ステップS15でYes)、第2クロック送出回路11−2は、出力クロック切替手段115をクロック抑止状態からクロック送出状態に遷移させる。
そして、第2クロック送出回路11−2は、自身のクロック信号をクロックバス13へ出力する(ステップS16)。同時に、第2クロック送出回路11−2は、第1クロック送出回路11−1へクロック出力停止指示信号を送信する(ステップS17)。
以後、第2クロック送出回路11−2が主回路に遷移し、主回路相当の動作をする(ステップS18)。
(主回路)
次に、図6のフローチャートを用いて第1クロック送出回路11−1の動作について説明する。
図6において、第1クロック送出回路11−1のクロック生成手段101は、オシレータを基にクロックバス13に送出するためのクロック信号(現用系クロック信号)を生成する(ステップS21)。
第1クロック送出回路11−1の出力クロック切替手段105は、自身のクロック信号をクロックバス13へ送出する(ステップS22)。
ここで、第1クロック送出回路11−1は、第2クロック送出回路11−2からクロック出力停止指示信号を受信しているか否かによって異なる動作をする(ステップS23)。
クロック出力停止指示信号を受信していない場合(ステップS23でNo)、第1クロック送出回路11−1は、他の第2クロック送出回路11−2からクロック出力停止指示信号を受信するまでクロック出力を継続する(ステップS23を繰り返す)。
一方、クロック出力停止指示信号を受信した場合(ステップS23でYes)、第1クロック送出回路11−1の出力クロック切替手段105は、自身のクロック出力を停止する(ステップS24)。なお、第2クロック送出回路11−2が第1クロック送出回路11−1のクロック出力を強制的に遮断する機構が設けられている場合、ステップS24におけるクロック出力停止処理は、第2クロック送出回路11−2によって実行される。
以後、第1クロック送出回路11−1は、従回路に遷移し、従回路として動作する(ステップS25)。なお、第1クロック送出回路11−1は、状況に応じて自身の機能を停止するようにしてもよい。
(主回路と従回路との動作関係)
図7および図8には、通常動作時(初期動作時)または切替時における第1クロック送出回路11−1と第2クロック送出回路11−2との間の動作関係を示した。なお、主回路と従回路の動作の詳細は、図5および図6のフローチャートに従う。
(通常動作)
図7は、通常動作時における第1クロック送出回路11−1と第2クロック送出回路11−2との動作関係を示すシーケンス図である。
第1クロック送出回路11−1および第2クロック送出回路11−2では、個別にクロック信号を生成する。第1クロック送出回路11−1は、生成したクロック信号を現用系クロック信号としてクロックバス13へと出力する。それに対し、第2クロック送出回路11−2は、生成したクロック信号を出力クロック切替手段115において抑止する。なお、出力クロック切替手段115において抑止するクロック信号を待機系クロック信号と呼ぶ。
第2クロック送出回路11−2は、クロックバス13を介して現用系クロック信号を受信すると、クロック計測手段112において、現用系クロック信号と自クロック信号とのクロック位相差を計測する。そして、第2クロック送出回路11−2は、クロック位相差から求められる待機系クロックの周期ずれ時間が所定の条件を満たすか否かを判定する。
第2クロック送出回路11−2がクロック切替要求信号を受信しない限り、図7に示した第1クロック送出回路11−1および第2クロック送出回路11−2の動作は繰り返される。
(切替動作)
図8は、切替動作時における第1クロック送出回路11−1と第2クロック送出回路11−2との動作関係を示すシーケンス図である。
図8において、第2クロック送出回路11−2においてクロック位相差を判定するところまでは、図7の通常動作と同様であるため、説明は省略する。
第2クロック送出回路11−2がクロック切替要求信号を受信すると、第2クロック送出回路11−2は、クロックバス13に自クロック信号を出力するとともに、第1クロック送出回路11−1に対してクロック出力停止指示信号を出力する。
第1クロック送出回路11−1は、第2クロック送出回路11−2からクロック出力停止指示信号を受信すると、自クロック信号をクロックバス13に出力することを出力クロック切替手段115において抑止する。
このように、第2クロック送出回路11−2が主回路に遷移するとともに、第1クロック送出回路11−1が従回路に遷移することによって、クロック信号の送出回路が切り替わる。
以上のように、本実施形態に係るクロック発生装置では、クロック切替を実施する際、現用系クロック信号と待機系クロック信号が同位相、または位相差が小さいタイミングでの切替はせず、十分にクロック周期がずれている状況下で出力クロックを切り替える。その結果、送出するクロック信号を現用系クロック信号から待機系クロック信号に切り替える際に、伝送路差によって1パルス余計にクロック信号が生じることがないため、受信クロックを基にした回路間同期を失わない。
なお、本実施形態の手法では、クロック切替前後において送出クロックのタイミング変化が発生する可能性があるものの、受信回路間においてはクロックの認識に差異は生じない。
(第2の実施形態)
次に、図9を用いて、本発明の第2の実施形態に係るクロック発生装置20の構成について説明する。第2の実施形態に係るクロック発生装置20は、第1クロック送出回路21−1および第2クロック送出回路21−2の内部構成として、クロック位相変更手段106および116が追加されている点が第1の実施形態に係るクロック発生装置10とは異なる。
図9を参照すると、本発明の第2の実施形態に係るクロック発生装置20は、第1クロック送出回路21−1、第2クロック送出回路21−2、クロックバス13を備える。
第1クロック送出回路21−1は、クロック生成手段101、クロック計測手段102、クロック切替可否判定手段103、クロック切替指示手段104、出力クロック切替手段105、クロック位相変更手段106を有する。
第2クロック送出回路21−2は、クロック生成手段111、クロック計測手段112、クロック切替可否判定手段113、クロック切替指示手段114、出力クロック切替手段115、クロック位相変更手段116を備える。なお、第1の実施形態と同様に、主回路となるクロック送出回路21に対して、1以上の任意の個数のクロック送出回路21を従回路として接続することが可能である。
次に、本実施形態に係るクロック送出装置2の第1クロック送出回路21−1および第2クロック送出回路21−2の内部構成について説明する。なお、第2の実施形態に係る第1クロック送出回路21−1および第2クロック送出回路21−2は、クロック位相変更手段106および116以外は第1の実施形態と同じ構成を有する。そのため、第1の実施形態と同じ構成要素についての説明は省略する。
(クロック位相変更手段)
クロック位相変更手段は、クロック計測手段によって計測された現用系クロック信号と待機系クロック信号との周期ずれ時間が所定の条件を満たさない場合、自クロック信号の位相を変更して所定の条件を満たすように調整する機能を有する。すなわち、クロック位相変更手段は、クロックバスに規定されている信号のセットアップ開始時間からホールド終了時間までの期間以上になるように、現用系クロック信号と待機系クロック信号との周期ずれ時間をずらすように調整する。
図9の初期状態では、従回路に設定されている第2クロック送出回路11−2のクロック位相変更手段116は機能するのに対し、主回路に設定されている第1クロック送出回路11−1のクロック位相変更手段106は機能しないものとする。また、第1クロック送出回路11−1が従回路に遷移するタイミングにおいてクロック位相変更手段106は機能を開始し、第2クロック送出回路11−2が主回路に遷移するタイミングにおいてクロック位相変更手段106は機能しなくなる。ただし、主回路に設定されているクロック送出回路に関しては、クロック生成手段と出力クロック切替手段との間をバイパスするようにしてもよい。
クロック位相変更手段116は、例えば、発生させたクロックを任意の位相に調整可能な位相シフト回路(位相シフタ)によって実現できる。
(動作)
次に、図6および図10のフローチャートを参照して、本実施形態に係るクロック発生装置20の動作について説明する。なお、以下においては、第1クロック送出回路21−1が主回路、第2クロック送出回路21−2が従回路に初期設定されている場合について説明する。また、第2の実施形態に係る第1クロック送出回路21−1(主回路)の動作は、図6に示した第1の実施形態に係る第1クロック送出回路11−1(主回路)の動作と同じであるため、説明は省略する。
(従回路)
図10のフローチャートを用いて第2クロック送出回路21−2の動作について説明する。
図5において、第2クロック送出回路21−2のクロック生成手段111は、オシレータを基にクロックバス13に送出するためのクロック信号(待機系クロック信号)を生成する(ステップS31)。
第2クロック送出回路21−2は、出力クロック切替手段115において自身のクロック送出を抑止し、第1クロック送出回路21−1がクロックバス13に送出している現用系クロック信号を受信する(ステップS32)。
第2クロック送出回路21−2は、現用系クロック信号を受信し続け、現用系クロック信号と自身のクロック信号の位相差をクロック計測手段112において計測する(ステップS33)。
ここで、第2クロック送出回路21−2のクロック切替可否判定手段113は、計算された位相差から現時点でクロック切替が可能かどうかを判定する(ステップS34)。
位相差から求められる待機系クロック信号の周期ずれ時間が所定の条件を満たす場合(ステップS34でYes)、クロック切替可否判定手段113はクロック切替が可能と判定する。ステップS34においてクロック切替可能と判定された場合は、図10のステップS36に進む。
一方、位相差から求められる待機系クロック信号の周期ずれ時間が所定の条件を満たさない場合(ステップS34でNo)、クロック切替可否判定手段113はクロック切替が不可能と判定する。この場合、クロック位相変更手段116は、周期ずれ時間が所定の条件を満たすように自身の待機系クロック信号の位相を調節する(ステップS35)。
ここで、クロック切替が必要な事態が発生しているか否かによって、第2クロック送出回路21−2は異なる動作をする(ステップS36)。
クロック切替が可能であっても(ステップS34でYes)、クロック切替が必要な事態が発生していない場合(ステップS36でNo)、第2クロック送出回路21−2はクロック切替を実施しない(ステップS33に戻る)。
クロック切替が可能であり(ステップS34でYes)、かつクロック切替が必要な事態が発生した場合(ステップS36でYes)、第2クロック送出回路21−2は、出力クロック切替手段115をクロック抑止状態からクロック送出状態に遷移させる。
そして、第2クロック送出回路21−2は、自身のクロック信号をクロックバス13へ出力する(ステップS37)。同時に、第2クロック送出回路21−2は、第1クロック送出回路21−1へクロック出力停止指示信号を送信する(ステップS38)。なお、第2クロック送出回路21−2が第1クロック送出回路21−1のクロック出力を強制的に遮断する機構を設けてもよい。
以後、第2クロック送出回路21−2が主回路相当の動作をする(ステップS39)。
第2の実施形態に係るクロック発生装置においても、主回路と従回路とは、第1の実施形態に係るクロック発生装置と同様に、図7および図8に示したような関係で動作する。
以上のように、第2の実施形態に係るクロック発生装置によれば、クロック位相変更手段を有することによって、主回路と従回路との間のクロック周期ずれ時間を常に所定の条件が満たされるように設定することが可能となる。
また、第1の実施形態に係るクロック発生装置では、例えば主回路故障等のようにクロック信号の即時切替が必要な場合、クロック切替要求信号を受信しているにもかかわらず、所定の条件が満たされないために対応できないこともあるうる。それに対し、第2の実施形態に係るクロック発生装置では、主回路故障等のように即時切替が必要な場合であっても、あらかじめクロック信号が調整済みの状態であればクロック切替を確実に実行することができる。
(第3の実施形態)
図11は、本発明の第3の実施形態に係るサーバシステム100の概略図を示す。本実施形態に係るサーバシステム100は、本発明の第1の実施形態に係るクロック発生装置110と、伝送路130と、複数の受信回路120(120−1、120−1、・・・、120−n)を備える(nは自然数)。なお、詳細な説明は省略するが、クロック発生装置110は、第1の実施形態に係るクロック発生装置10と同様の内部構成を持つ。また、サーバシステム100には、クロック発生装置110として、第1の実施形態に係るクロック発生装置10の替わりに第2の実施形態に係るクロック発生装置20を用いてもよい。
複数の受信回路120は、クロック発生装置110と伝送路130を介して接続されている。複数の受信回路120のそれぞれは、クロック発生装置110と異なる経路差を有する。複数の受信回路120のそれぞれは、クロック発生装置110から受信した現用系クロック信号に基づいて動作する。
ここで、本実施形態に係るクロック発生装置110において、現用系クロック信号を出力するクロック送出回路11が切り替わったものとする。このとき、本実施形態に係るクロック発生装置110によって出力される現用系クロック信号は、クロック発生装置110内部のクロック送出回路11が切り替わったとしても、クロック供給先となる受信回路120が受信する受信クロックに差異は生じない。
一般的なクロック送出回路を用いた場合、クロック供給先となる受信回路とクロック送出回路との経路差によって、受信クロックに差異が生じることがある。例えば、現用系クロックと待機系クロックがほぼ同位相のタイミング、かつクロック立ち上り時に切り替えを実行すると、通常のクロックに加えて短パルスが発生することがある。例えば、クロック供給先となる各受信回路では、経路長が短い場合は1パルス分余計に増加したクロックが受信されることがあるが、経路長が長い場合ではパルスが鈍り、1パルス分の増加がないクロックが受信されることがある。複数のクロック供給先となる受信回路が受信するパルスに違いがあると、受信回路間で正確に同期を取ることができなくなってしまう。
すなわち、本実施形態にかかるサーバシステムでは、現用系クロックを出力するクロック送出回路を切り替えた場合であっても、経路の違いによって受信回路に供給されるクロックに差異が生じることはない。
なお、実際のサーバシステムにおいては種々の機能構成を必要とするが、図11には、本実施形態の本質となる部分のみを抜き出して簡略化して示している。
本発明の実施形態において説明したクロック発生装置の制御方法は、本実施形態の構成によらなくても、上述の手法・方式を適用したもの、あるいは上述の手法・方式から類推されるであれば、本発明の範囲に含まれるものである。また、本発明の実施形態に係るクロック発生装置の制御方法をコンピュータに実行させるプログラムも、本発明の範囲に含まれるものである。さらに、本発明の範囲に含まれるプログラムを記憶させたプログラム記憶媒体も本発明の範囲に含まれるものである。
以上、実施形態を参照して本発明を説明してきたが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
1 クロック発生装置
2 クロック判定手段
3 クロック切替手段
10、20 クロック発生装置
11−1 第1クロック送出回路
11−2 第2クロック送出回路
21−1 第1クロック送出回路
21−2 第2クロック送出回路
13 クロックバス
21−1 第1クロック送出回路
21−2 第2クロック送出回路
100 サーバシステム
101、111 クロック生成手段
102、112 クロック計測手段
103、113 クロック切替可否判定手段
104、114 クロック切替指示手段
105、115 出力クロック切替手段
106、116 クロック位相変更手段
110 クロック発生装置
120 受信回路
130 伝送路

Claims (7)

  1. 第1のクロック信号と第2のクロック信号との周期ずれ時間が所定の条件を満たすか否かを判定するクロック判定手段と、
    前記判定手段の判定に基づいて前記第1のクロック信号および前記第2のクロック信号のうち、一方のクロック信号を外部に出力する現用系クロック信号とし、他方のクロック信号を内部で抑止される待機系クロック信号とするように前記第1のクロック信号と前記第2のクロック信号とを切り替えるクロック切替手段と、
    前記現用系クロック信号が出力されるクロックバスとを備え、
    前記クロック判定手段は、
    前記所定の条件として、前記周期ずれ時間が前記クロックバスに規定されている信号のセットアップ開始時間からホールド終了時間までの期間以上であるという条件と、前記周期ずれ時間が次のセットアップ開始時間前であるという条件とがともに満たされる場合に、前記クロックバスに出力するクロック信号を切り替えることが可能であると判定するクロック発生装置。
  2. クロック信号を生成するクロック生成手段と、
    自回路で生成した前記クロック信号と前記現用系クロック信号との位相差を計測するクロック計測手段と、
    前記クロック計測手段によって計測された前記クロック信号と前記現用系クロック信号との位相差に基づき、前記自回路で生成したクロック信号と前記現用系クロック信号との周期ずれ時間が前記所定の条件を満たす場合にクロック切替が可能であるかと判定するクロック切替可否判定手段と、
    上位システムから受信したクロック切替要求信号に応じて、前記クロック切替可否判定手段によるクロック切替可否判定に基づき、前記自回路で生成したクロック信号を出力する指示を出すクロック切替指示手段と、
    前記クロック切替指示手段の指示に応じて、前記自回路で生成したクロック信号を前記クロックバスに出力するように切り替える出力クロック切替手段とを含む複数のクロック送出回路が前記クロックバスを介して接続されることを特徴とする請求項1に記載のクロック発生装置。
  3. 前記クロック切替要求信号を受信した前記クロック送出回路の前記クロック切替指示手段は、
    前記クロック切替要求信号に応じて、前記現用系クロック信号を出力する前記クロック送出回路が前記クロックバスにクロック信号を出力することを停止させる指示を自回路の前記出力クロック切替手段に出し、
    前記クロック切替要求信号を受信した前記クロック送出回路の前記出力クロック切替手段は、
    前記クロック切替指示手段の指示に応じて、前記現用系クロック信号を出力する前記クロック送出回路の前記出力クロック切替手段に対して、前記クロックバスにクロック信号を出力することを停止させるクロック出力停止信号を送信する請求項2に記載のクロック発生装置。
  4. 前記クロック送出回路は、
    前記クロック切替可否判定手段によって前記所定の条件が満たされないと判定された場合に、前記所定の条件が満たされるように前記自回路で生成されたクロック信号の位相を変更するクロック位相変更手段を備える請求項2または3に記載のクロック発生装置。
  5. 第1のクロック信号と第2のクロック信号との周期ずれ時間が所定の条件を満たすか否かを判定するクロック判定手段と、前記判定手段の判定に基づいて前記第1のクロック信号および前記第2のクロック信号のうち、一方のクロック信号を外部に出力する現用系クロック信号とし、他方のクロック信号を内部で抑止される待機系クロック信号とするように前記第1のクロック信号と前記第2のクロック信号とを切り替えるクロック切替手段と、前記現用系クロック信号が出力されるクロックバスとを備え、前記クロック判定手段が、前記所定の条件として、前記周期ずれ時間が前記クロックバスに規定されている信号のセットアップ開始時間からホールド終了時間までの期間以上であるという条件と、前記周期ずれ時間が次のセットアップ開始時間前であるという条件とがともに満たされる場合に、前記クロックバスに出力するクロック信号を切り替えることが可能であると判定するクロック発生装置と、
    前記クロック発生装置によって出力されたクロック信号に基づいて動作する複数の受信回路とが伝送路を介して接続されるサーバシステム。
  6. 第1のクロック信号と第2のクロック信号との周期ずれ時間が所定の条件を満たすか否かを判定し、
    前記周期ずれ時間が前記所定の条件を満たすか否かの判定に基づいて前記第1のクロック信号と前記第2のクロック信号とを切り替え、
    前記所定の条件として、前記周期ずれ時間がクロックバスに規定されている信号のセットアップ開始時間からホールド終了時間までの期間以上であるという条件と、前記周期ずれ時間が次のセットアップ開始時間前であるという条件とがともに満たされる場合に、前記クロックバスに出力するクロック信号の切り替えが可能であると判定するクロック制御方法。
  7. 前記所定の条件が満たされないと判定された場合に、前記所定の条件が満たされるようにクロック信号の位相を変更する請求項6に記載のクロック制御方法。
JP2014055794A 2014-03-19 2014-03-19 クロック発生装置、サーバシステムおよびクロック制御方法 Active JP5880603B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014055794A JP5880603B2 (ja) 2014-03-19 2014-03-19 クロック発生装置、サーバシステムおよびクロック制御方法
US14/660,598 US9654277B2 (en) 2014-03-19 2015-03-17 Clock generation apparatus, server system and clock control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014055794A JP5880603B2 (ja) 2014-03-19 2014-03-19 クロック発生装置、サーバシステムおよびクロック制御方法

Publications (2)

Publication Number Publication Date
JP2015179351A JP2015179351A (ja) 2015-10-08
JP5880603B2 true JP5880603B2 (ja) 2016-03-09

Family

ID=54143081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014055794A Active JP5880603B2 (ja) 2014-03-19 2014-03-19 クロック発生装置、サーバシステムおよびクロック制御方法

Country Status (2)

Country Link
US (1) US9654277B2 (ja)
JP (1) JP5880603B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016204965B4 (de) * 2016-03-24 2023-05-04 Wago Verwaltungsgesellschaft Mbh Sicherheitssteuerung und Verfahren zum Betreiben einer Sicherheitssteuerung
FR3085570B1 (fr) * 2018-08-30 2021-08-13 Thales Sa Procede et systeme de synchronisation
US10979048B2 (en) * 2019-09-13 2021-04-13 Semiconductor Components Industries, Llc Clock switching circuit and method
CN112073038B (zh) * 2020-09-08 2022-04-01 新港海岸(北京)科技有限公司 一种硬件可编程的时钟切换方法、装置及系统

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5059925A (en) * 1990-09-28 1991-10-22 Stratacom, Inc. Method and apparatus for transparently switching clock sources
US5381542A (en) * 1991-07-29 1995-01-10 Unisys Corporation System for switching between a plurality of clock sources upon detection of phase alignment thereof and disabling all other clock sources
US5274678A (en) * 1991-12-30 1993-12-28 Intel Corporation Clock switching apparatus and method for computer systems
JP2954773B2 (ja) * 1992-01-17 1999-09-27 株式会社日立製作所 システムクロックの位相制御方式
US5726593A (en) * 1992-10-27 1998-03-10 Nokia Telecommunications Oy Method and circuit for switching between a pair of asynchronous clock signals
US5517638A (en) * 1993-05-13 1996-05-14 Texas Instruments Incorporated Dynamic clock switching circuitry and method
US5315181A (en) * 1993-07-07 1994-05-24 Maxtor Corporation Circuit for synchronous, glitch-free clock switching
JP3593743B2 (ja) * 1995-06-09 2004-11-24 株式会社日立製作所 クロック回路
US5604452A (en) * 1995-04-03 1997-02-18 Exar Corporation Clock generator using a state machine to switch between two offset clocks
JP3720552B2 (ja) * 1997-11-07 2005-11-30 富士通株式会社 二重化クロックの同期制御システム
US6189076B1 (en) * 1997-11-14 2001-02-13 Lucent Technologies, Inc. Shared synchronous memory with a switching circuit controlled by an arbiter and method for glitch free switching of a clock signal
US6275546B1 (en) * 1998-06-30 2001-08-14 Hewlett-Packard Company Glitchless clock switch circuit
US6310498B1 (en) * 1998-12-09 2001-10-30 Agere Systems Guardian Corp. Digital phase selection circuitry and method for reducing jitter
US6453425B1 (en) * 1999-11-23 2002-09-17 Lsi Logic Corporation Method and apparatus for switching clocks presented to synchronous SRAMs
IT1311463B1 (it) * 1999-12-31 2002-03-12 Cit Alcatel Metodo di recupero del segnale d'orologio in un sistema ditelecomunicazioni e relativo circuito.
SE517967C2 (sv) * 2000-03-23 2002-08-06 Ericsson Telefon Ab L M System och förfarande för klocksignalgenerering
US20010032323A1 (en) * 2000-04-06 2001-10-18 Konica Corporation Clock generating device
JP3447671B2 (ja) * 2000-06-19 2003-09-16 日本電気株式会社 二重化クロック選択方式
JP2002182777A (ja) * 2000-12-15 2002-06-26 Mitsubishi Electric Corp クロック切り換え回路
JP3995142B2 (ja) * 2001-11-12 2007-10-24 沖電気工業株式会社 半導体集積回路
JP3593104B2 (ja) * 2002-01-11 2004-11-24 沖電気工業株式会社 クロック切替回路
US7003683B2 (en) * 2002-01-31 2006-02-21 Stmicroelectronics. Inc. Glitchless clock selection circuit
US6741109B1 (en) * 2002-02-28 2004-05-25 Silicon Laboratories, Inc. Method and apparatus for switching between input clocks in a phase-locked loop
US6803783B2 (en) * 2003-01-31 2004-10-12 Hewlett-Packard Development Company, L.P. Time borrowing using dynamic clock shift for bus speed performance
CN1300972C (zh) * 2003-07-14 2007-02-14 松下电器产业株式会社 时钟信号切换装置、时钟信号切换方法、数据总线切换装置及数据总线切换方法
JP2005191877A (ja) * 2003-12-25 2005-07-14 Fujitsu Ltd クロック切り替え回路
JP3778292B2 (ja) * 2004-07-12 2006-05-24 セイコーエプソン株式会社 クロック切り替え回路
JP4862984B2 (ja) * 2005-03-30 2012-01-25 日本電気株式会社 クロック切り替え装置及びクロック切り替え方法
TW200725213A (en) * 2005-12-30 2007-07-01 Univ Nat Chiao Tung Clock switching circuit
US7929648B2 (en) * 2006-03-31 2011-04-19 Ati Technologies Inc. Clock error detection apparatus and method
DE102006026914B4 (de) * 2006-06-09 2008-02-28 Atmel Germany Gmbh Verfahren zum Umschalten eines Systemtakts und Taktsynchronisierungsvorrichtung
US7405628B2 (en) * 2006-09-29 2008-07-29 Silicon Laboratories Inc. Technique for switching between input clocks in a phase-locked loop
TWI376876B (en) * 2006-10-23 2012-11-11 Realtek Semiconductor Corp Fraction-n frequency divider and method thereof
JP4838110B2 (ja) * 2006-12-18 2011-12-14 富士通株式会社 システムクロック供給装置及び基準発振器の周波数ずれ判定方法
KR100980405B1 (ko) * 2008-10-13 2010-09-07 주식회사 하이닉스반도체 Dll 회로
JP5401947B2 (ja) * 2008-12-01 2014-01-29 沖電気工業株式会社 クロック無瞬断切替装置およびその動作方法
JP5267218B2 (ja) * 2009-03-05 2013-08-21 富士通株式会社 クロック供給方法及び情報処理装置
TWI504154B (zh) * 2010-07-30 2015-10-11 Realtek Semiconductor Corp 多相位時脈切換裝置與其方法
JP6036014B2 (ja) 2012-02-22 2016-11-30 沖電気工業株式会社 クロック切替装置
WO2014181573A1 (ja) * 2013-05-10 2014-11-13 三菱電機株式会社 信号処理装置
US9118458B1 (en) * 2014-04-24 2015-08-25 Telefonaktiebolaget L M Ericsson (Publ) Clock phase alignment

Also Published As

Publication number Publication date
US9654277B2 (en) 2017-05-16
US20150270944A1 (en) 2015-09-24
JP2015179351A (ja) 2015-10-08

Similar Documents

Publication Publication Date Title
JP5880603B2 (ja) クロック発生装置、サーバシステムおよびクロック制御方法
KR100301720B1 (ko) 클록제어장치 및 방법
JP2011054150A (ja) 半導体装置及びその動作方法
US9601173B2 (en) Semiconductor system
JP4061273B2 (ja) シームレス・クロック
US9568944B2 (en) Distributed timer subsystem across multiple devices
JP2010182103A (ja) 分散型制御システム
WO2012081196A1 (ja) 信号選択回路及び信号選択方法
US20080125886A1 (en) Redundant control systems and methods
JP4655683B2 (ja) スルーレート調整回路およびスルーレート調整方法
TW202013935A (zh) 通訊裝置、通訊系統、通訊方法及通訊程式產品
JP2009187258A (ja) 入出力端子共用クロック周波数選択発振回路
JP2602421B2 (ja) クロック受信分配システム
JP2006072777A (ja) 半導体論理回路におけるクロック分配回路およびその方法
US8055931B2 (en) Method for switching between two redundant oscillator signals within an alignment element
JP4192581B2 (ja) クロック切替装置
JP4336790B2 (ja) クロック切替方法及びクロック切替装置
EP3812874A1 (en) Glitch-free clock multiplexer
JP2013036960A (ja) 遅延スキャンテスト方法、半導体装置及び半導体装置の設計方法
WO2023275977A1 (ja) 位相処理装置、クロック供給システム、位相処理方法、および、位相処理プログラム
US7468991B2 (en) Methods and devices for synchronizing the timing of logic cards in a packet switching system without data loss
US6715017B2 (en) Interruption signal generating apparatus
JPH08329000A (ja) 情報処理装置
KR100455374B1 (ko) 동기식 회로를 위한 클럭 스큐 보상 장치 및 방법
JPH0730529A (ja) クロック乗せ換え回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160118

R150 Certificate of patent or registration of utility model

Ref document number: 5880603

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113