JP5880603B2 - クロック発生装置、サーバシステムおよびクロック制御方法 - Google Patents
クロック発生装置、サーバシステムおよびクロック制御方法 Download PDFInfo
- Publication number
- JP5880603B2 JP5880603B2 JP2014055794A JP2014055794A JP5880603B2 JP 5880603 B2 JP5880603 B2 JP 5880603B2 JP 2014055794 A JP2014055794 A JP 2014055794A JP 2014055794 A JP2014055794 A JP 2014055794A JP 5880603 B2 JP5880603 B2 JP 5880603B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- clock signal
- signal
- circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 18
- 230000005540 biological transmission Effects 0.000 claims description 197
- 230000006870 function Effects 0.000 description 22
- 230000007704 transition Effects 0.000 description 18
- 238000005259 measurement Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Description
(1)一つ目の条件は、第1のクロック信号と第2のクロック信号との位相差から求められる周期ずれ時間が、クロックバスに規定されている信号のセットアップ開始時間からホールド終了時間までの期間以上であるという条件である。
(2)二つ目の条件は、第1のクロック信号と第2のクロック信号との位相差から求められる周期ずれ時間が、次のセットアップ時間よりも前であるという条件である。
(構成)
次に、図2を用いて、本発明の第1の実施形態にかかるクロック発生装置10の構成について説明する。
クロック生成手段は、クロックバスに出力するためのクロック信号を生成する機能を有する。上述の通り、主回路となっているクロック送出回路が生成したクロック信号は現用系クロック信号となり、従回路となっているクロック送出回路が生成したクロック信号は待機系クロック信号となる。
従回路のクロック計測手段は、自回路で生成したクロック信号(待機系クロック信号)と、他のクロック送出回路がクロックバスに送出している現用系クロック信号とを受信し、待機系クロック信号と現用系クロック信号の位相差を測定する機能を有する。なお、主回路のクロック計測手段の動作は停止させておいてもよいが、必ずしも動作を停止しなくてもよい。
クロック切替可否判定手段は、自回路のクロック計測手段によって計測された位相差に基づいて、現用系クロック信号の位相に対して自身のクロック周期が規定量ずれている状態において、クロック切替可否を判定する機能を有する。なお、主回路のクロック切替可否判定手段は動作を停止しているものする。ただし、主回路に設定されているクロック送出回路のクロック切替可否判定手段は、必ずしも動作を停止しなくてもよい。
(1)一つ目の条件は、位相差から求められる待機系クロック信号の周期ずれ時間が、クロックバス13に規定されている信号のセットアップ開始時間からホールド終了時間までの期間以上であるという条件である。
(2)二つ目の条件は、位相差から求められる周期ずれ時間が、次のセットアップ時間よりも前であるという条件である。
クロック切替指示手段は、上位システムからのクロック切替要求信号に従い、現用系クロック信号の出力を停止させるクロック出力停止指示信号を出力するとともに、自回路で生成したクロック信号をクロックバスに出力する指示を出す機能を有する。ここでは、クロック切替要求信号を出す上位システムとして、クロック装置を管理するシステムやソフトウェア等を想定している。また、クロック発生装置に物理的な切替スイッチを設け、切替スイッチが押された時に切替指示信号がアサートされるという構成にすることも可能である。
出力クロック切替手段は、クロックバスへの自クロック信号の出力状態に関し、受信したクロック切替指示信号に応じてクロック抑止状態とクロック送出状態とを切り替える機能を有する。言い換えると、出力クロック切替手段は、自回路で生成させた自クロック信号をクロックバスに出力する機能と抑止する機能とを有する。
次に、図5〜図8を参照して、本実施形態に係るクロック発生装置10の動作について説明する。なお、以下においては、図2に示したように、第1クロック送出回路11−1が主回路、第2クロック送出回路11−2が従回路に初期設定されている場合について説明する。
まず、図5のフローチャートを用いて第2クロック送出回路11−2の動作について説明する。
次に、図6のフローチャートを用いて第1クロック送出回路11−1の動作について説明する。
図7および図8には、通常動作時(初期動作時)または切替時における第1クロック送出回路11−1と第2クロック送出回路11−2との間の動作関係を示した。なお、主回路と従回路の動作の詳細は、図5および図6のフローチャートに従う。
図7は、通常動作時における第1クロック送出回路11−1と第2クロック送出回路11−2との動作関係を示すシーケンス図である。
図8は、切替動作時における第1クロック送出回路11−1と第2クロック送出回路11−2との動作関係を示すシーケンス図である。
次に、図9を用いて、本発明の第2の実施形態に係るクロック発生装置20の構成について説明する。第2の実施形態に係るクロック発生装置20は、第1クロック送出回路21−1および第2クロック送出回路21−2の内部構成として、クロック位相変更手段106および116が追加されている点が第1の実施形態に係るクロック発生装置10とは異なる。
クロック位相変更手段は、クロック計測手段によって計測された現用系クロック信号と待機系クロック信号との周期ずれ時間が所定の条件を満たさない場合、自クロック信号の位相を変更して所定の条件を満たすように調整する機能を有する。すなわち、クロック位相変更手段は、クロックバスに規定されている信号のセットアップ開始時間からホールド終了時間までの期間以上になるように、現用系クロック信号と待機系クロック信号との周期ずれ時間をずらすように調整する。
次に、図6および図10のフローチャートを参照して、本実施形態に係るクロック発生装置20の動作について説明する。なお、以下においては、第1クロック送出回路21−1が主回路、第2クロック送出回路21−2が従回路に初期設定されている場合について説明する。また、第2の実施形態に係る第1クロック送出回路21−1(主回路)の動作は、図6に示した第1の実施形態に係る第1クロック送出回路11−1(主回路)の動作と同じであるため、説明は省略する。
図10のフローチャートを用いて第2クロック送出回路21−2の動作について説明する。
図11は、本発明の第3の実施形態に係るサーバシステム100の概略図を示す。本実施形態に係るサーバシステム100は、本発明の第1の実施形態に係るクロック発生装置110と、伝送路130と、複数の受信回路120(120−1、120−1、・・・、120−n)を備える(nは自然数)。なお、詳細な説明は省略するが、クロック発生装置110は、第1の実施形態に係るクロック発生装置10と同様の内部構成を持つ。また、サーバシステム100には、クロック発生装置110として、第1の実施形態に係るクロック発生装置10の替わりに第2の実施形態に係るクロック発生装置20を用いてもよい。
2 クロック判定手段
3 クロック切替手段
10、20 クロック発生装置
11−1 第1クロック送出回路
11−2 第2クロック送出回路
21−1 第1クロック送出回路
21−2 第2クロック送出回路
13 クロックバス
21−1 第1クロック送出回路
21−2 第2クロック送出回路
100 サーバシステム
101、111 クロック生成手段
102、112 クロック計測手段
103、113 クロック切替可否判定手段
104、114 クロック切替指示手段
105、115 出力クロック切替手段
106、116 クロック位相変更手段
110 クロック発生装置
120 受信回路
130 伝送路
Claims (7)
- 第1のクロック信号と第2のクロック信号との周期ずれ時間が所定の条件を満たすか否かを判定するクロック判定手段と、
前記判定手段の判定に基づいて前記第1のクロック信号および前記第2のクロック信号のうち、一方のクロック信号を外部に出力する現用系クロック信号とし、他方のクロック信号を内部で抑止される待機系クロック信号とするように前記第1のクロック信号と前記第2のクロック信号とを切り替えるクロック切替手段と、
前記現用系クロック信号が出力されるクロックバスとを備え、
前記クロック判定手段は、
前記所定の条件として、前記周期ずれ時間が前記クロックバスに規定されている信号のセットアップ開始時間からホールド終了時間までの期間以上であるという条件と、前記周期ずれ時間が次のセットアップ開始時間前であるという条件とがともに満たされる場合に、前記クロックバスに出力するクロック信号を切り替えることが可能であると判定するクロック発生装置。 - クロック信号を生成するクロック生成手段と、
自回路で生成した前記クロック信号と前記現用系クロック信号との位相差を計測するクロック計測手段と、
前記クロック計測手段によって計測された前記クロック信号と前記現用系クロック信号との位相差に基づき、前記自回路で生成したクロック信号と前記現用系クロック信号との周期ずれ時間が前記所定の条件を満たす場合にクロック切替が可能であるかと判定するクロック切替可否判定手段と、
上位システムから受信したクロック切替要求信号に応じて、前記クロック切替可否判定手段によるクロック切替可否判定に基づき、前記自回路で生成したクロック信号を出力する指示を出すクロック切替指示手段と、
前記クロック切替指示手段の指示に応じて、前記自回路で生成したクロック信号を前記クロックバスに出力するように切り替える出力クロック切替手段とを含む複数のクロック送出回路が前記クロックバスを介して接続されることを特徴とする請求項1に記載のクロック発生装置。 - 前記クロック切替要求信号を受信した前記クロック送出回路の前記クロック切替指示手段は、
前記クロック切替要求信号に応じて、前記現用系クロック信号を出力する前記クロック送出回路が前記クロックバスにクロック信号を出力することを停止させる指示を自回路の前記出力クロック切替手段に出し、
前記クロック切替要求信号を受信した前記クロック送出回路の前記出力クロック切替手段は、
前記クロック切替指示手段の指示に応じて、前記現用系クロック信号を出力する前記クロック送出回路の前記出力クロック切替手段に対して、前記クロックバスにクロック信号を出力することを停止させるクロック出力停止信号を送信する請求項2に記載のクロック発生装置。 - 前記クロック送出回路は、
前記クロック切替可否判定手段によって前記所定の条件が満たされないと判定された場合に、前記所定の条件が満たされるように前記自回路で生成されたクロック信号の位相を変更するクロック位相変更手段を備える請求項2または3に記載のクロック発生装置。 - 第1のクロック信号と第2のクロック信号との周期ずれ時間が所定の条件を満たすか否かを判定するクロック判定手段と、前記判定手段の判定に基づいて前記第1のクロック信号および前記第2のクロック信号のうち、一方のクロック信号を外部に出力する現用系クロック信号とし、他方のクロック信号を内部で抑止される待機系クロック信号とするように前記第1のクロック信号と前記第2のクロック信号とを切り替えるクロック切替手段と、前記現用系クロック信号が出力されるクロックバスとを備え、前記クロック判定手段が、前記所定の条件として、前記周期ずれ時間が前記クロックバスに規定されている信号のセットアップ開始時間からホールド終了時間までの期間以上であるという条件と、前記周期ずれ時間が次のセットアップ開始時間前であるという条件とがともに満たされる場合に、前記クロックバスに出力するクロック信号を切り替えることが可能であると判定するクロック発生装置と、
前記クロック発生装置によって出力されたクロック信号に基づいて動作する複数の受信回路とが伝送路を介して接続されるサーバシステム。 - 第1のクロック信号と第2のクロック信号との周期ずれ時間が所定の条件を満たすか否かを判定し、
前記周期ずれ時間が前記所定の条件を満たすか否かの判定に基づいて前記第1のクロック信号と前記第2のクロック信号とを切り替え、
前記所定の条件として、前記周期ずれ時間がクロックバスに規定されている信号のセットアップ開始時間からホールド終了時間までの期間以上であるという条件と、前記周期ずれ時間が次のセットアップ開始時間前であるという条件とがともに満たされる場合に、前記クロックバスに出力するクロック信号の切り替えが可能であると判定するクロック制御方法。 - 前記所定の条件が満たされないと判定された場合に、前記所定の条件が満たされるようにクロック信号の位相を変更する請求項6に記載のクロック制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014055794A JP5880603B2 (ja) | 2014-03-19 | 2014-03-19 | クロック発生装置、サーバシステムおよびクロック制御方法 |
US14/660,598 US9654277B2 (en) | 2014-03-19 | 2015-03-17 | Clock generation apparatus, server system and clock control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014055794A JP5880603B2 (ja) | 2014-03-19 | 2014-03-19 | クロック発生装置、サーバシステムおよびクロック制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015179351A JP2015179351A (ja) | 2015-10-08 |
JP5880603B2 true JP5880603B2 (ja) | 2016-03-09 |
Family
ID=54143081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014055794A Active JP5880603B2 (ja) | 2014-03-19 | 2014-03-19 | クロック発生装置、サーバシステムおよびクロック制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9654277B2 (ja) |
JP (1) | JP5880603B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016204965B4 (de) * | 2016-03-24 | 2023-05-04 | Wago Verwaltungsgesellschaft Mbh | Sicherheitssteuerung und Verfahren zum Betreiben einer Sicherheitssteuerung |
FR3085570B1 (fr) * | 2018-08-30 | 2021-08-13 | Thales Sa | Procede et systeme de synchronisation |
US10979048B2 (en) * | 2019-09-13 | 2021-04-13 | Semiconductor Components Industries, Llc | Clock switching circuit and method |
CN112073038B (zh) * | 2020-09-08 | 2022-04-01 | 新港海岸(北京)科技有限公司 | 一种硬件可编程的时钟切换方法、装置及系统 |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5059925A (en) * | 1990-09-28 | 1991-10-22 | Stratacom, Inc. | Method and apparatus for transparently switching clock sources |
US5381542A (en) * | 1991-07-29 | 1995-01-10 | Unisys Corporation | System for switching between a plurality of clock sources upon detection of phase alignment thereof and disabling all other clock sources |
US5274678A (en) * | 1991-12-30 | 1993-12-28 | Intel Corporation | Clock switching apparatus and method for computer systems |
JP2954773B2 (ja) * | 1992-01-17 | 1999-09-27 | 株式会社日立製作所 | システムクロックの位相制御方式 |
US5726593A (en) * | 1992-10-27 | 1998-03-10 | Nokia Telecommunications Oy | Method and circuit for switching between a pair of asynchronous clock signals |
US5517638A (en) * | 1993-05-13 | 1996-05-14 | Texas Instruments Incorporated | Dynamic clock switching circuitry and method |
US5315181A (en) * | 1993-07-07 | 1994-05-24 | Maxtor Corporation | Circuit for synchronous, glitch-free clock switching |
JP3593743B2 (ja) * | 1995-06-09 | 2004-11-24 | 株式会社日立製作所 | クロック回路 |
US5604452A (en) * | 1995-04-03 | 1997-02-18 | Exar Corporation | Clock generator using a state machine to switch between two offset clocks |
JP3720552B2 (ja) * | 1997-11-07 | 2005-11-30 | 富士通株式会社 | 二重化クロックの同期制御システム |
US6189076B1 (en) * | 1997-11-14 | 2001-02-13 | Lucent Technologies, Inc. | Shared synchronous memory with a switching circuit controlled by an arbiter and method for glitch free switching of a clock signal |
US6275546B1 (en) * | 1998-06-30 | 2001-08-14 | Hewlett-Packard Company | Glitchless clock switch circuit |
US6310498B1 (en) * | 1998-12-09 | 2001-10-30 | Agere Systems Guardian Corp. | Digital phase selection circuitry and method for reducing jitter |
US6453425B1 (en) * | 1999-11-23 | 2002-09-17 | Lsi Logic Corporation | Method and apparatus for switching clocks presented to synchronous SRAMs |
IT1311463B1 (it) * | 1999-12-31 | 2002-03-12 | Cit Alcatel | Metodo di recupero del segnale d'orologio in un sistema ditelecomunicazioni e relativo circuito. |
SE517967C2 (sv) * | 2000-03-23 | 2002-08-06 | Ericsson Telefon Ab L M | System och förfarande för klocksignalgenerering |
US20010032323A1 (en) * | 2000-04-06 | 2001-10-18 | Konica Corporation | Clock generating device |
JP3447671B2 (ja) * | 2000-06-19 | 2003-09-16 | 日本電気株式会社 | 二重化クロック選択方式 |
JP2002182777A (ja) * | 2000-12-15 | 2002-06-26 | Mitsubishi Electric Corp | クロック切り換え回路 |
JP3995142B2 (ja) * | 2001-11-12 | 2007-10-24 | 沖電気工業株式会社 | 半導体集積回路 |
JP3593104B2 (ja) * | 2002-01-11 | 2004-11-24 | 沖電気工業株式会社 | クロック切替回路 |
US7003683B2 (en) * | 2002-01-31 | 2006-02-21 | Stmicroelectronics. Inc. | Glitchless clock selection circuit |
US6741109B1 (en) * | 2002-02-28 | 2004-05-25 | Silicon Laboratories, Inc. | Method and apparatus for switching between input clocks in a phase-locked loop |
US6803783B2 (en) * | 2003-01-31 | 2004-10-12 | Hewlett-Packard Development Company, L.P. | Time borrowing using dynamic clock shift for bus speed performance |
CN1300972C (zh) * | 2003-07-14 | 2007-02-14 | 松下电器产业株式会社 | 时钟信号切换装置、时钟信号切换方法、数据总线切换装置及数据总线切换方法 |
JP2005191877A (ja) * | 2003-12-25 | 2005-07-14 | Fujitsu Ltd | クロック切り替え回路 |
JP3778292B2 (ja) * | 2004-07-12 | 2006-05-24 | セイコーエプソン株式会社 | クロック切り替え回路 |
JP4862984B2 (ja) * | 2005-03-30 | 2012-01-25 | 日本電気株式会社 | クロック切り替え装置及びクロック切り替え方法 |
TW200725213A (en) * | 2005-12-30 | 2007-07-01 | Univ Nat Chiao Tung | Clock switching circuit |
US7929648B2 (en) * | 2006-03-31 | 2011-04-19 | Ati Technologies Inc. | Clock error detection apparatus and method |
DE102006026914B4 (de) * | 2006-06-09 | 2008-02-28 | Atmel Germany Gmbh | Verfahren zum Umschalten eines Systemtakts und Taktsynchronisierungsvorrichtung |
US7405628B2 (en) * | 2006-09-29 | 2008-07-29 | Silicon Laboratories Inc. | Technique for switching between input clocks in a phase-locked loop |
TWI376876B (en) * | 2006-10-23 | 2012-11-11 | Realtek Semiconductor Corp | Fraction-n frequency divider and method thereof |
JP4838110B2 (ja) * | 2006-12-18 | 2011-12-14 | 富士通株式会社 | システムクロック供給装置及び基準発振器の周波数ずれ判定方法 |
KR100980405B1 (ko) * | 2008-10-13 | 2010-09-07 | 주식회사 하이닉스반도체 | Dll 회로 |
JP5401947B2 (ja) * | 2008-12-01 | 2014-01-29 | 沖電気工業株式会社 | クロック無瞬断切替装置およびその動作方法 |
JP5267218B2 (ja) * | 2009-03-05 | 2013-08-21 | 富士通株式会社 | クロック供給方法及び情報処理装置 |
TWI504154B (zh) * | 2010-07-30 | 2015-10-11 | Realtek Semiconductor Corp | 多相位時脈切換裝置與其方法 |
JP6036014B2 (ja) | 2012-02-22 | 2016-11-30 | 沖電気工業株式会社 | クロック切替装置 |
WO2014181573A1 (ja) * | 2013-05-10 | 2014-11-13 | 三菱電機株式会社 | 信号処理装置 |
US9118458B1 (en) * | 2014-04-24 | 2015-08-25 | Telefonaktiebolaget L M Ericsson (Publ) | Clock phase alignment |
-
2014
- 2014-03-19 JP JP2014055794A patent/JP5880603B2/ja active Active
-
2015
- 2015-03-17 US US14/660,598 patent/US9654277B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9654277B2 (en) | 2017-05-16 |
US20150270944A1 (en) | 2015-09-24 |
JP2015179351A (ja) | 2015-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5880603B2 (ja) | クロック発生装置、サーバシステムおよびクロック制御方法 | |
KR100301720B1 (ko) | 클록제어장치 및 방법 | |
JP2011054150A (ja) | 半導体装置及びその動作方法 | |
US9601173B2 (en) | Semiconductor system | |
JP4061273B2 (ja) | シームレス・クロック | |
US9568944B2 (en) | Distributed timer subsystem across multiple devices | |
JP2010182103A (ja) | 分散型制御システム | |
WO2012081196A1 (ja) | 信号選択回路及び信号選択方法 | |
US20080125886A1 (en) | Redundant control systems and methods | |
JP4655683B2 (ja) | スルーレート調整回路およびスルーレート調整方法 | |
TW202013935A (zh) | 通訊裝置、通訊系統、通訊方法及通訊程式產品 | |
JP2009187258A (ja) | 入出力端子共用クロック周波数選択発振回路 | |
JP2602421B2 (ja) | クロック受信分配システム | |
JP2006072777A (ja) | 半導体論理回路におけるクロック分配回路およびその方法 | |
US8055931B2 (en) | Method for switching between two redundant oscillator signals within an alignment element | |
JP4192581B2 (ja) | クロック切替装置 | |
JP4336790B2 (ja) | クロック切替方法及びクロック切替装置 | |
EP3812874A1 (en) | Glitch-free clock multiplexer | |
JP2013036960A (ja) | 遅延スキャンテスト方法、半導体装置及び半導体装置の設計方法 | |
WO2023275977A1 (ja) | 位相処理装置、クロック供給システム、位相処理方法、および、位相処理プログラム | |
US7468991B2 (en) | Methods and devices for synchronizing the timing of logic cards in a packet switching system without data loss | |
US6715017B2 (en) | Interruption signal generating apparatus | |
JPH08329000A (ja) | 情報処理装置 | |
KR100455374B1 (ko) | 동기식 회로를 위한 클럭 스큐 보상 장치 및 방법 | |
JPH0730529A (ja) | クロック乗せ換え回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5880603 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |