SU822180A1 - Арифметическо-логическое устройство - Google Patents

Description

(54) ЛРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО

1

Изобретение относитс  к автоматике и вычислительной технике и предназначено дл  реализации логичеких и арифметических операций.

Известно устройство, содержащее блок логического умножени , первый и второй полусумматоры, триггер результата, блок контрол  на нуль блок разделени  и триггер переноса li .

Недостатком данного устройства  вл етс  невысокое, быстродействие, обусловленное тем, что операции выполн ютс  над операндом в последовательном коде.

Наиболее близким по технической сущности к предлагаемому  вл етс  арифметическо-логическое устройство параллельного действи , содержащее накапливающий регистр, регистр cjfaгаемого , цепи передачи кода из регистра слагаемого в накапливающий регистр, блок формировани  переносо и цепи выдачи кода, выполненные на триггерах с управл емым счетным входом и логических элементах И и ИЛИ 2 .

Недостатком этого устройства  влетс  малое быстродействие, обусловленное необходимостью выполнени 

каждой операции дважды (один раз дл  выдачи результата, второй - дл  восстановлени  содержимого накапливающего регистра). Кроме этого, ограничены возможности устройства: нет операций счета (±1 к одному из операндов ) , нет операций сдвига и не обеспечиваетс  параллельна  обработка адресов и данных.

0

Цель изобретени  - повышение быстродействи  и расширение функциональных во.зможностей устройства за счет увеличени  числа выполн емых операций (операциисдвига над зна5 чени ми адресов).

Эта цель достигаетс  тем, что устройство содержит комбинационный сумматор, второй, третий и четвертый коммутаторы, две группы элементов 0 и, причем управл ющий вход устройства подключен к управл ющему входу первого коммутатора, выход которого . вл етс  информационным выходбм ариф етическо-логического устройства,

5 пр мые выходы первого и второго регистров операндов подключены к первым соответственно второго и третьего коммутаторов, к первым управл ющим входам которых подключены соQ ответственно второй н третий, а ко вторым - соответственно четвертый и п тый управл квдие входы арифметичес логического устройства,инверсные вы ходы первого и второго регистров оп рандов подключены ко вторым входам соответственно второго и третьего коммутаторов, выходы которых подклю ны соответственно к первому и второ информационным входам комбинационно сумматора, вход переноса которого с динен с входом переноса арифметичес логического устройства, выход перен са комбинационного сумматора подключен к выходу переноса арифметическо-логического устройства,, инфор мационный выход которого соединен с пр мым выходом комбинационного сумматора и с первым информационным вх дом четвертого коммутатора, ко второму и третьему информационным входам которого подключены инверсны выход и выход суммы-по модулю два комбинационного сумматора, а к четвертому информационному входу подключен информационный вход арифметическо-логического устройства, к трем управл ющим входам четвертого коммутатора подключены соответствен но шестой, седьмой и восьмой управл ющие входы арифметическо-логического устройства, пр мой выход четвертого коммутатора подключен по входам первого и второго регистров операндов, а также к первым входам элементов И первой группы, вторые входы которых соединены с дев тым управл ющим входом арифметическологического устройства, дес тый и одиннадцатый управл ющие входы которого подключены к управл ющим входам соответственно первого и вто рого регистров операнда, инверсный выход четвертого коммутатора соединен с первыми входами элементов И второй группы, вторые входы которых соединены с двенадцатым управл ющим входом арифметическо-логического устройства, выходы элементов И первой и второй групп подключены соответственно к пр мому и инверсному установочным входам второго регистра операнда. На чертеже представлена схема устройства. Устройство содержит ком таторы 1-4, регистры 5 и 6 операндов, эле менты И 7 и 8, комбинационный сумматор 9, входную шину 10,-выходные шины 11 и 12, управл ющие входы 13-24, вход 25 переноса, выход 26 . переноса. Коммутатор 1 коммутирует на выходную шину 12 содержимое одного из регистров 5 и 6 операндов. Коммутаторы 2 и 3 служат дл  выдачи операн . дов в пр мом и обратном кодах на сумматор 9. Коммутатор 4 служит дл  подключени  требуемой шины ко входа регистров 5 и 6 операндов. Регистры б операндов предназначеньл дл  ени  операндов во врем  операций анени  результата после операции у операци ми). Регистры могут выполнены на 0-триггерах с реакна один из фронтов по входу С. енты И 7 и 8 служат дл  выпол  совместно с коммутатором 4 аций логического сложени  и логиого умножени . Комбинационный атор 9 формирует арифметическую у и сумму по модулю 2 регистров б операндов. стройство работает следующим обм .. ыполнение операций в устройстве ставл ем в виде совокупности оопераций логическими выражени 1 ), (2) и (3), в которых проыми буквами обозначены операнды, чными - микрооперации. АС )d,P5a )bi (P,a.)b,.)l C,d, А - операнд шины 10; содержимое регистра 5 операндов ; содержимое регистра б операндов ; микроопераций передачи операндов на вход сумматора , в том числе передача на вход сумматора пр мого кода операнда; передача на вход сумматора обратного кода операнда; запрет передачи на сумматор: микрооперации сумматора, в том числе арифметическое сложение; увеличение содержимого сумматора на единицу; сумма по модулю два; микрооперации коммутации операнда со входов коммутатора 4 на его вход, в том числе передача операнда с шины 10; передача суммы по модулю два; передача арифмети5 еской суммы; передача обратного кода арифметической суммы; передача арифметической суммы со сдвигом влево; передача арифметической суммы со сдвигом вправо; запрет передачи; микрооперации ввода информации с выхода коммутатора 4 в регистры 5.и 6 операндов , в том числе ввод в регистр 5 операндов со стиранием предыдущего значени ; ьвод в регистр б операндов со стиранием предьщущего значени ; логическое сложение с содержиг .шм регистра б операндов и ввод результата в регистр б;. логическое умножение с содержимым регистра 6 опер дов и-ввод результата в ре гистр б ; запрет ввода в регистры 5 и 6 операндов. Микрооперации выполн ютс  с помощью коммутаторов 2 и 3 под упра лением сигналов . Так, при еди ничном значении сигнала 21 и нулево значении сигнала 22 через коммутато 2 проходит пр мой код регистра 5 операнда (микроопераци  а), при ед ничном значении сигнала 22 и нулевом - 21 проходит обратный код регистра 5 (32), при нулевых значени х сигналов 21 и 22 операнд регистра 5 через коммутатор 2 не проходит (а). Аналогично провод тс  микрооперации над операндами ре.гист ра б под действием сигналов 23 и 24 Микрооперации Ь; выполн ютс  сум матором 9. Увеличение содержимого сумматора на единицу (микроопераци  Ь) производитс  сигналом в цепи 25, котора   вл етс  входом пе реноса в младший разр д сумматора. Сумма по модулю два (Ьд) дополнител ных затрат в оборудовании сумматора не требует, поскольку может быть по лучен как промежуточный результат при формировании арифметической сум мы. Дл  выполнени  операции с задает с  ее двоичный номер по цеп м 1315 , и коммутатор 4 коммутирует на выход операнд с соответствующего на правлени . Микрооперации d выполн ютс  региртрами 5 и б операндов и элементами 7 и 8 по управл ющим сигналам 16-19 (соответственно дл  микроопераций d , d, d4 с12.Ввод в регистры 5 и б операндов (d и dg.) осуществл  етс  по заднему фронту управл ющих сигналов, поступающих на входы с. При логическом сложении операнд с коммутатора 4 ,через элемент И 7 и единичный вход S вводитс  в регистр Поскольку через нулевой вход R регистра б в этой микрооперации запис запрещена (по цепи 18 должен быть нулевой сигнал), то все разр ды реги стра б, наход щиес  в единичном состо нии , в этом же состо нии и остаютс , т.е. выполн етс  лотическое сложение операнда с выхода коммутатора 4 с содержимым регистра б. При логическом умножении обратный код операнда с коммутатора 4 через элементы И 8 поступает на нулевые входы R регистра 6, за счет чего перевод тс  в нулевое состо ние разр ды регистра, соответствующие единичным разр дс1М обратного кода операнда . Выполнение операнда арифметикологическим устройством в целом задаетс  установкой в одном такте управл ющих сигналоь, вызывающих микрооперации в соответствии с логическими выражени ми (1), (2) и (3). Группа операций, описанных выражением (1) выполн етс  над операндами шины 10, результат заноситс  в один из регистров 5 или 6. Например , при установке по цеп м 13-15 кода, соответствующего направлению шины 10, и сигнала по цепи 17 (заданы микрооперации с и dj. ранд с шины 10 проходит через коммутатор 4 и логически складываетс  с содержимым регистра б, т.е. прово дитс  операци  Р Рассмотренна  операци  записана в П.1 таблицы операций. Другие возможные операции по выражению (1) приведены в пп.2-4 таблицы операций и выполн ютс  аналогично. Операции по выражению (2) выполн ютс  над содержимым регистров 5 и , б, результатом  вл етс  выход сумматора 9.Например, при установке в единичное состо ние цепей 21 и 24 (микроопераци  d дл  Р5 и d2 дл  Р6), на вход сумматора поступают пр мой код операнда с регистра 5 и обратный код с регистра 6, на выходе сумматора получим Р5-Р6. Эта операци  приведена в п.6 таблицы. Другие возможные операции по данному выражению приведены в ,пп. 5-15 табл. Операции ро выражению (3) выполн ютс  над содержимым регистров 5 и б, результат заноситс  в один из этих же регистров.. Например, при установке единичного состо ни  сигналов 19,24, 25 и комбинации из 13-15 дл  передачи обратного кода с сумматора, выполн ютс  одновременно микрооперации а 2 (дл  Рб), С4 и dj а в целом выЛлнитс  операи  Рб : Рб - 1.

Claims (2)

1.Авторское свидетельство СССР № 476578, кл. G 06 F 7/00, 1973.

2.Авторское свидетельство СССР № 240335, кл. G 06 F 7/38, 1968 (прототип).