SU1024910A1 - Матричное вычислительное устройство - Google Patents
Матричное вычислительное устройство Download PDFInfo
- Publication number
- SU1024910A1 SU1024910A1 SU823402542A SU3402542A SU1024910A1 SU 1024910 A1 SU1024910 A1 SU 1024910A1 SU 823402542 A SU823402542 A SU 823402542A SU 3402542 A SU3402542 A SU 3402542A SU 1024910 A1 SU1024910 A1 SU 1024910A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- cell
- input
- output
- row
- inputs
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
второй входы первой чейки дополнительной строки подключены к входам нулевого сигнала устройства, первый вход первой чейки первой строки и п тый вход N-ой чейки дополнительно строки подключены соответственно к первому и второму управл ющим входам устройства, четвертые входы чеек первой строки и N-ro столбца подключены соответственно к выходам соот ветствующих элементов И третьей и вт рой групп, п тые входы чеек N-ro столбца подключены к выходам соответствующих элементов ИЛИ группы.
2. Матричное вычислительное устройство по п, 1, о т л и ч а ю щ е ес тем, что кажда чейка содержит
одноразр дный сумматор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, причем первый вход чейки соединен с первым выходом чейки и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,второй вход которого соединен с выходом элемента И, выход элемента ИСКЛОЧАЮЩЕЕ ИЛИ соединен с первым входом cyjjiMaTopa, второй вход, выход суммы, вход переноса и выход переноса которого соединены соответственно с четвертым входом , четвертым выходом, третьим входом и третьим выходом чейки, первый вход элемента И соединен с вторым входом и вторым выходом чейки, второй вход элемента И соединен с п тым входом и.п тым выходом чейки.
Изобретение относитс к вычислительной технике и может Ьыть использовано /у1Я построени матричных устройств делени и умножени в специализированных вычислител х и быстро- 5 действукхцих ЭВМ.
Известно матричное устройство дл . выполнени операции умножени двоичных чисел, содержащее матрицу чеек, кажда из которых включает однораэ- ® р дный сумматор и И l
Недостатком известного устройства дл умножени вл ютс ограниченные функциональные возможности, так как устройство позвол ет выполн ть толь- 5 ко умножение в пр мых кодах.
Наиболее близким к изобретению по технической сущности вл етс матричное вычислительное устройство дл выполнени делени , содержащее матри 20 цу чеек из п строк и п столбцов, причем первый, второй, третий и четвертый входы чейки }-ой строки, J-ro столбца . соединены соответственно с . первым выходом чейки 1-ой строки, 5 (j-l)-ro столбца, вторым выходом чейки (1-1)-ой строки, j-ro столбца, третим выходом чейки г-ой строки (jfl)-ro столбца и четвертым выходом чейки (Г-1)-ой строки, (J-H)-ro столбца, 30 первый вход чейки i -ой строки первого столбца соединен с третьим выходом чейки (-1)-ой строки первой строки
первого столбца, первый выход чейки Г-ой строки п-го столбца соединен с третьим входом чейки F-ой строки п-го столбца, вторые входы чеек первой строки вл ютс входа 4 1 делител устройства, четвертые входы чеек первой строки и п-го столбца вл ютс входами делимого устройства, третьи выходы чеек первого столбца вл ютс выходами частного устройства, четвертые выходы чеекп-ой строки вл ютс выходами остатка устройства (|в1,п j«t,n).
Ячейка содержит одноразр дный сумматор и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый вход чейки соединен с первым выходом чейки и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,- второй вход которого соединен с вторым входом чейки, а выход соединен с первым входом сумматора, второй вход которого соединен с четвертым входом чейки, а выход суммы, вход переноса и выход переноса соединены соответственно с четвертым выходом, третьим входом и третьим выходом чейки .
Недостатком известного устройства вл етс ограниченность функциональных возможностей, т.е. при данном наборе чеек и св зей между ними выполн етс только одна арифметическа операци - деление Двоичных чисел в пр мых кодах.
Целью изобретени вл етс расширение функциональных возможностей за счет реализации операций делени и умножени .
Поставленна цель достигаетс тем, 5 что устройство, содержащее матрицу чеек из .N строк и N столбцов, пер-, вый вход п-ой чейки каждой строки (,3,...,N) подключен к первому выходу (п-1)-ой чейки этой же строки, второй вход п-ой чейки каждого столбца под ключей к второму выходу (п-1 )-ой чейки то же столбца,третий вход i-ой чейкикаждой строки (1 1, 2,.. .... ,N-1) подключен к третьему выходу (1+1)-ой чейки этой же строки, четвертый вход каждой чейки каждой строки , за исключением чеек первой строки и N-го столбца, подключен к четвертому выходу чейки предыдущей строки последующего столбца, третий вход каждой чейки N-ro столбца подключен к первому вхЬду этой же чейки,-вторые входы чеек первой строки соответственно подключены к входам первого операнда устройства, четвертые выходы чеек N-ой строки вл ютс выходами младших разр дов результата устройства , содержит группу элементов ИЛИ, первую, вторую и тpetью группы 30 элементов И и дополнительную строку из N чеек, причем первый вход п-ой чейки дополнительной строки подключен к первому выходу (п-1)-ой чейки этой же строки, второй вход п-ой чейки 35 дополнительной строки подключен к четвертому выходу (п-1)-ой чейки nepiвого столбца, третий вход 1-ой чей- ки дополнительной строки подключен к третьему .выходу (i + 1)-ой чейки той 40 же строки)четвертый вход i-ой чейки дополнительной строки соединен с третьим выходом Ной чейки первого столбца и первым входом -ого элемента И первого столбца, выход которого со- 5 единен с первым входом (+1)-ой чейки первого столбца, третий и четвертый входы N-ой чейки дополнительной строки соединена соответственно с первым выходом этой жен чейки и третьим 50 выходом чейки первого столбцаj п тый вход 1-ой чейки каждой строки, подклк ен к п тому выходу (+1)-ой чейки этой же строки, первые входы элементов И первой, второй и третьей-55 групп, элементов ИЛИ группы подключены к первому управл ющему входу устройства, вторые входы элементов
ИЛИ группы подключены соответственно к вторым входам элементов И третьей группы и входам старших разр дов первого операнда устройства, вторые входы элементов И второй группы подключены соответственно к входам младших разр дов первого операнда устройства, четвертые выходы чеек дополнительной строки вл ютс выходами старших разр дов результата устройства, первый и второй входы первой чейки дополнительной строки подключены к входам нулевого сигнала устройства, первый вход первой чейки первой строки и
п тый вход N-ой чейки дополнительной строки подключены соответственно к первому и второму управл ющим входам, четвертые входы чеек первой строки и N-ro столбца подключены соответственно к выходам соответствующих элементов И третьей и второй групп, п тые входы чеек N-ro столбца подключены к выходам соответствующих элементов ИЛИ группы.
Кроме того, кажда чейка содержит
одноразр дный сумматор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, причем первый вход чейки соединен с первым выходом чейки и первым входом элемента /ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которогб соединен с выходом элемент та И, выход элемента ИСКЛЮЧАЩЕС ИЛИ соединен с первым входом сумматора, второй вход, выход суммы, вход переноса и выход переноса которого сое/у1нены соответственно с четвертым входом, четвертым выходом, третьим входом и третьим выходом чейки, первый вход элемента И соединен с вторым входом и вторым выходом чейки , второй вход элемента И соединен с п тым входом и п тым выходом чейки
На фиг.1 приведена структурна схема матричного вычислительного устройства; на фиг.2 - функциональна схема чейки.
Матричное вычислительное устройство содержит чейки 1, элементы И 2, элементы ИЗ элементы ИЛИ k, входы операндов 5 и 6, выходы 7 результата, управл ющие входы 8 и 9. Ячейка 1 содержит одноразр дный сумматор 10, элемент И 11, элемент ИСКЛОЧАЮЩЕЕ . ИЛИ 12, первый вход 13 первый выход И, второй вход 15, второй выход 1б, третий вход 17, третий выход 18, четвертый вход 19, четвертый выход 20, п тый вход 21, п тый выход 22. Матричное вычислительное устройство оперирует только с мантиссами пр мых кодов операндовс Дл формировани знака результата, если это необходимо, используют еще один элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, входы которого должны бытъ подключены к знаковым разр дам операндов.
Управление матричным вычислительным устройством осуществл етс через входы управлени 8 и Э При делении на входы 8 и 9 подают код 10, а при умножении - код 01.
Матричное вычислительное устройство работает Следующим образом.
При делении на входы 5 поступают (2N-.1) разр дов мантиссы делимого, а на входы 6 - (N-1) разр дов мантиссы делител . Причем на вход 6, подключенный к чейкам 1 первого столбца, подают сигнал логического О, а на остальные входы 6 - соответствующие разр ды мантиссы делител . 6 св зи с этим, делимое, по отношению к делителю , вступает в операцию предва- рительно сдвинутым на один разр д влево.
Так как на входе 8 присутствует единичный сигнал, то в первой строке матрицы из сдвинутого делимого вычитаетс делитель. В дальнейшем операци делени выполн етс по алгоритму без восстановлени остатка. Вычитанию из очередного остатка делител соответствует суммирование дополнительного кода делител .
Предполагаетс , что делимое и делитель нормализованные дроби, причем делимое меньше делител , в противном случае делимое по отношению к делите
лю на разр д влево не сдвигаетс . На вход 5 первого элемента И 2 подают первый сигнал, тогда выход 7, подключенный к четвертому выходу первой чейки 1 дополнительной строки, вл етс выходом сигнала о том, что частное больше или равно единице, а (N-1) разр дов частного снимают с четвертых выходов остальных чеек 1
дополнительной строки.
При умножении на входы 5 подают N разр дов мантиссы множител , а на входа -6 - N разр дов мантиссы множит мого. Умножение выполн етс ,начина
со старших разр дов множител . Мантисса произведени в 2N разр дов формируетс на выходах 7 устройства.
При делении (на входах 8 и 9 код .10)Элемент И 11 открыт сигналом е ир ничного уровн на входе 21 чейки 1 и на его выход поступает бит с входа 15. умножении элементы И 11 управл ютс разр дами множител , а элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 12 за счет
наличи нулевого сигнала на входе 13 чейки 1 выполн ют функции повторителейо
Наличие в чейках 1 дополнительной строки Элементов ИСКЛЮЧАЮЩЕЕ ИЛИ
не об зательно.
Таким образом, за счет незначи-, тельного увеличени оборудовани существенно расшир ютс функциональные возможности устройства. Кроме делени и умножени , предлагаемое устройство позвол ет выполн ть сдвиги в сторону младших разр дов, а наличие до полнительной строки чеек 1 предоставл ет широкие Возможности дл организации различных видов округлени .
Claims (2)
- ί. МАТРИЧНОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО,содержащее матрицу ячеек из N стррк и N столбцов, первый вход п-ой ячейки каждой строки (п=2,3,. .. ,ν) ^подключен к первому выходу (п-1)-ой ячейки этой же строки, второй вход п-ой ячейки каждого столбца подключен к второму выходу (п-1)-ой ячейки того же столбца, третий вход ί-ой ячейки каждой строки (i=1,2,...,N-1) подключен к третьему выходу·(i+1)-ой ячейки этой же строки, четвертый вход каждой ячейки каждой строки, за исклю* чением ячеек первой строки и N-ro столбца,подключен к четвертому выходу ячейки предыдущей строки последующего столбца,третий вход каждой ячейки N-ro столбца подключен к первому входу этой же ячейки, вторые входы ячеек первой строки соответственно подключены к входам первого операнда устройства, четвертые выходы ячеек N-ой строки являются выходами младших разрядов результата устройства,о т л и ч аю щ е е с я тем, что, с целью расширения функциональных возможностей за счет реализации операций деления и умножения,содержит группу элементов ИЛИ, первую, вторую и третью группы элементов И и дополнительную строку из N ячеек, причем первый вхрд п-ой ячейки дополнительной строки подключей к первому выходу (п-1)-ой ячейки этой же строки, второй вход п-ой ячейки дополнительной строки подключен к четвертому выходу (п-1)-ой ячейки первого столбца, третий вход 1-ой ячейки дополнительной строки подключен к третьему выходу (1+1)-ой ячейки той же строки, четвертый вход 1-ой ячейки дополнительной строки соединен с третьим выходом ί-ой ячейки первого столбца и первым входом 1-го элемен- g та И первого столбца, выход которого соединен с первым входом (1+1)-ой ячейки первого столбца, третий и четвертый входы N-ой ячейки дополнительной строки соединены соответственно д с первым выходом этой же ячейки и третьим выходом N-ой ячейки первого столб ца, пятый вход ί-ой ячейки каждой стро ки подключен к пятому выходу (1+1)-ой ячейки этой же строки, первые входы элементов И первой, второй и третьей группы, элементов ИЛИ группы подключены к первому управляющему входу устройства, вторые входы элементов ИЛИ группы подключены соответственно к вторым входам элементов И третьей группы и входам старших разрядов первого операнда устройства, вторые входы элементов И второй группы подклю-1Q24910 $чены соответственно к входам младших разрядов первого операнда устройства, четвертые выходы ячеек дополнительной строки являются выходами старших разрядов результата устройства, первый и второй входы первой ячейки дополнительной строки подключены к входам нулевого сигнала устройства, первый вход первой ячейки первой строки й пятый вход N-ой ячейки дополнительной строки подключены соответственно к первому и второму управляющим входам устройства, четвертые входы ячеек первой строки и N-ro столбца подключены соответственно к выходам соот' ветствующих элементов И третьей и вто рой групп, пятые входы ячеек N-ro столбца подключены к выходам соответствующих элементов ИЛИ группы.
- 2, Матричное вычислительное устройство поп.1, отли чающее* с я тем, что каждая ячейка содержит одноразрядный сумматор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, причем первый вход ячейки соединен с первым выходом ячейки и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,второй вход которого соединен с выходом элемента И, выход элемента ИСКЛОЧАЮЩЕЕ ИЛИ соединен с первым входом сумматора, второй вход, выход суммы, вход переноса и выход переноса которого соединены соответственно с четвертым входом, четвертым выходом, третьим входом и третьим выходом ячейки, первый вход элемента И соединен с' вторым входом и вторым выходом ячейки, второй вход элемента И соединен с пятым входом и.пятым выходом ячейки.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823402542A SU1024910A1 (ru) | 1982-02-25 | 1982-02-25 | Матричное вычислительное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823402542A SU1024910A1 (ru) | 1982-02-25 | 1982-02-25 | Матричное вычислительное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1024910A1 true SU1024910A1 (ru) | 1983-06-23 |
Family
ID=20999451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823402542A SU1024910A1 (ru) | 1982-02-25 | 1982-02-25 | Матричное вычислительное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1024910A1 (ru) |
-
1982
- 1982-02-25 SU SU823402542A patent/SU1024910A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Микропроцессорные БИС и микро-ЭВМ: построение и применение. Под ред. А.А.Васенкова. М., Советское радио, 1980, с.102, рис.3.19. 2. Карцев М.А., Брик В.А. Вычислительные системы и синхронна арифметика.М., Радио и св зь, 1981, с.238, рис.5, (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0377837B1 (en) | Floating point unit having simultaneous multiply and add | |
EP0239899B1 (en) | Multiplier array circuit | |
KR100267103B1 (ko) | 벡터 처리기용 실행 장치 데이터 패스 | |
US4866652A (en) | Floating point unit using combined multiply and ALU functions | |
JPH07200260A (ja) | 単一プロセッサにおける並列データ処理 | |
JPH05233228A (ja) | 浮動小数点演算装置およびその演算方法 | |
JPH0543136B2 (ru) | ||
Ienne et al. | Bit-serial multipliers and squarers | |
US4868777A (en) | High speed multiplier utilizing signed-digit and carry-save operands | |
US4495593A (en) | Multiple bit encoding technique for combinational multipliers | |
US5036482A (en) | Method and circuitry for digital system multiplication | |
US5497343A (en) | Reducing the number of carry-look-ahead adder stages in high-speed arithmetic units, structure and method | |
US3641331A (en) | Apparatus for performing arithmetic operations on numbers using a multiple generating and storage technique | |
US4866655A (en) | Arithmetic processor and divider using redundant signed digit | |
SU1024910A1 (ru) | Матричное вычислительное устройство | |
US6282557B1 (en) | Low latency fused multiply-adder | |
US8417761B2 (en) | Direct decimal number tripling in binary coded adders | |
EP0534760A2 (en) | High speed multiplier device | |
US5430669A (en) | Apparatus for finding the square root of a number | |
US5416733A (en) | Apparatus for finding quotient in a digital system | |
US5457646A (en) | Partial carry-save pipeline multiplier | |
SU849206A2 (ru) | Арифметическое устройство | |
JP2635696B2 (ja) | 乗算命令処理方式 | |
SU1034032A1 (ru) | Матричное вычислительное устройство | |
SU1149245A1 (ru) | Матричное вычислительное устройство |