SU748436A1 - Делительное устройство - Google Patents
Делительное устройство Download PDFInfo
- Publication number
- SU748436A1 SU748436A1 SU782629633A SU2629633A SU748436A1 SU 748436 A1 SU748436 A1 SU 748436A1 SU 782629633 A SU782629633 A SU 782629633A SU 2629633 A SU2629633 A SU 2629633A SU 748436 A1 SU748436 A1 SU 748436A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- output
- counter
- counters
- Prior art date
Links
Landscapes
- Feedback Control In General (AREA)
Description
.. 1
Изобретейие относитс к автоматике и вычислительной технике, может быть использовано дл вычислени отношений сигналов в гибридных вычислительных устройствах.
Известно аналого-цифровое делительное устройство, содержащее управл емый делитель напр жени , счетчик, компаратор, элемент И и генератор импульсов 1 .
Известно также аналого-цифровое делительное устройство, содержащее входной аналого-цифровой преобразователь , переключатель, счетчики, блоки сравнени кодов, элементы И, триггер, делитель частоты и генератор -импульсов 2 .
Общий недостаток этих устройств ограниченность формы представлени входных сигналов, а именно, устройства не позвол ют вычисл ть отношени разнопол рных напр жений.
Наиболее близким по технической сущности к предлагаемому вл етс делительное устройство, содержащее два счетчика и триггер, подключенный первым входом, к входу запуска устройства, а выходом к управл ющим входам счетчиков, счетные входы ко .торых подключены к шинам ввода
делимого и делител , представленных в число-импульсной форме, причем выход первого счетчика, в котором формируетс дробна часть результа5 тон вычислени , подключен к входу третьего счетчика, в которрм натапливаетс цела часть результата вычислени , а выход старшего разр да второго счетчика, предназначенного
10 дл формировани измерительного интервала времени, соединен со вторым входом триггера .
Недостаток известного устройстватакже ограниченность формы представлени входных сигналов,, а именно , устройство не позвол ет вычисл ть отношение входных сигналов, представл емых в виде напр жений одноименной и разноименной пол рности.
Цель изобретени - расширение класса обрабатываемых сигналов.
Цель достигаетс тем, что в делительное устройство, содержащее
25 два счетчика и триггер, подключенный первым входом к входу запуска устройства, а выходом к управ.п ющим входам счетчиков, дополнительно введены два генератора управл емой частоты, два компаратора, элемент исключающее ИЛИ, формирователь импульсон и выходной регистр, подключенный ин формационнЕлми входами, к выходам первого счетчика и к выходу элемент исключающее ИЛИ, а управл ющим входом ко второму входу триггера и выходу формировател импульсов, вход которого подключен к выходу старшего разр да второго счетчика, причем счетные входы обоих счетчиков соединены с выходами соответствующих генраторов управл емой частоты, подключенных входами к информационным входам устройства и к первым входам компараторов, соединенных вторыми входами с общей шиной устройства, а выходами - с входами элемента исключающее ИЛИ.
На чертеже изображена блок-схема предлагаемого устройства.
Устрюйство содержит генераторы 1 и 2 управл емой частоты, подключенные входами к информационным входам 3 и 4 устройства и к первым входам компараторов 5 и б, Выходы компа заторов 5 и б, соединенных вторыми входами с общей шиной устроства , подключены к входам элемента 7 исключающее ИЛИ. Выходы генераторов 1 и 2 соединены соответственно со счетными входами первого и второго счетчиков 8 и 9, подключенных Управл ющими входами к выходу триггера 10. Первый вход триггера 10 соединен с входом запуска устройства , а второй вход подключен к выходу фЬрмировател 11 импульсов и управл ющему входу выходного регистра 12, соединенного информационными входами с выходами счетчика 8 и с выходом элемента 7 исключающее ИЛИ. Вход формировател 11 импульсов подключен к выходу старшего разр да счетчика 9.
Делительное устройство работает следующим образом.
В исходном состо нии счетчики 8, 9 и регистр 12 обнулены. На входы 3 и 4 устройства подаютс соответственно напр жени делимого Uj и делители Uj . Эти напр жени сравниваютс в компараторах 5 и б с нулевым потенциалом, причем сигналу логической 1 ,на выходе каждого компаратора соответствует положительна пол рность напр жени на его первом входе.. Таким образом, на выходе элемента 7 исключающее ИЛИ будет сигнал Логического О, если знаки напр жений делимого и делител одинаковы , и логической 1, если эти знаки разные. Выходной сигнал элемента 7 управл ет состо нием знакомого разр да выходного регистра 12. Входные напр жени делимого и делител преобразуютс генераторами 1 и 2 в импульсные сигналы, причем частоты следовани импульсов на выходах гелераторов 1 и 2 пропорцио748436
|нальны модул м соответствующих напр жений с коэффициентами пропорциональности K и К. соответственно. С приходом сигнала Пуск на первый вход триггера 10 триггер переключаетс в состо ние, разрешающее счет счетчикам 8 и 9. По истечении времени заполнени счетчика 9, емкость которого меньше емкости счетчика 8, формирователь 11, подключенный к старшему (к-ому) разр ду
0 счетчика 9, выдел ет передний фронт переключени к-ого раз-р да. Выходной сигнал формировател 11 переключает триггер 10 в исходное состо ние , которое запрещает дальнейший
5 счет импульсов в счетчиках 8 и 9. Одновременно с этим сигнал формировател 11 по управл емому входу регистра 12 производит считывание информации в регистр со счетчика 8
0 и с элемента 7 исключающее ИЛИ.
Количество импульсов, накопленных в счетчике 8 к моменту считывани , будет равно
, к М„. . -вых
к.
т.е. при Kj - К часть кода, содержаща с в разр дах счетчика 8 с (к+1)-го и-больше, будет двоичным кодом целой части отношени входных
0 сигналов, а часть кода с первого по к-ый разр д - кодом дробной части этого отношени . Знаку результата делени будет соответствовать код знакового разр да рй: истра 12,
5 формируемый по выходному сигналу элемента 7. В том случае, когда необходимо получить отношение делимого и делител , представленных частотами следовани соответствующих
0 импульсных сигналов, эти сигналы также, как в известном устройстве, подаютс непосредственно на счетнЬе входы счетчиков 8 и 9. В предлагаемом.устройстве генераторы 1 и 2 двухпол рные. В случае ис5 пользовани однопол рных генераторов управл емой частоты на входе каждого из генераторов может быть включен управл емый переключатель пол рности, подключенный управл ю- .
0 щим входом к выходу соответствующего компаратора делительного устройства .
Преимущество предлагаемого делительного устройства по сравнению с
5 известным - возможность вычислени отношени входных сигналов, представленных не только в частотно-имПуль сной форме, но и в форме напр жений одноименной и разноименной пол рнос0 ти.
Claims (3)
1.Авторское свидетельство СССР № 368615, кл. G 06 G 7/16, 1971.
2.Авторское свидетельство СССР № 485463, кл. G 06 G 7/16, 1974.
3.Авторское свидетельство СССР № 421006, кл. G 06 F 7/38, 1971 (прототип)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782629633A SU748436A1 (ru) | 1978-06-06 | 1978-06-06 | Делительное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782629633A SU748436A1 (ru) | 1978-06-06 | 1978-06-06 | Делительное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU748436A1 true SU748436A1 (ru) | 1980-07-15 |
Family
ID=20770554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782629633A SU748436A1 (ru) | 1978-06-06 | 1978-06-06 | Делительное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU748436A1 (ru) |
-
1978
- 1978-06-06 SU SU782629633A patent/SU748436A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU748436A1 (ru) | Делительное устройство | |
KR940002811B1 (ko) | D/a 콘버터 | |
SU955417A1 (ru) | Многоканальное цифровое фазосдвигающее устройство | |
SU640244A1 (ru) | Измеритель временных интервалов | |
SU840994A1 (ru) | Преобразователь угла поворотаВАлА B КОд | |
SU680177A1 (ru) | Функциональный счетчик | |
SU898483A1 (ru) | Преобразователь угла поворота вала в код | |
SU1293692A1 (ru) | Устройство дл измерени временных интервалов | |
SU815862A1 (ru) | Частотный дискриминатор | |
SU822348A1 (ru) | Преобразователь код-временной интервал | |
SU718918A1 (ru) | След ща цифрова декада | |
SU944105A1 (ru) | Коммутатор | |
SU1080175A1 (ru) | Преобразователь угла поворота вала в код | |
SU659974A1 (ru) | Цифровой ваттметр | |
SU993278A2 (ru) | Множительно-делительное устройство | |
SU759980A1 (ru) | Цифровой фазометр 1 | |
SU1383495A2 (ru) | Делитель частоты с дробным коэффициентом делени | |
SU873404A1 (ru) | Генератор гармонического сигнала | |
SU744934A1 (ru) | Цифровой синтезатор частот | |
SU815652A1 (ru) | Цифровой вольтметр | |
SU738135A1 (ru) | Цифровой импульсный фазовый дискриминатор | |
SU744977A1 (ru) | Преобразователь частоты в код | |
SU1383418A1 (ru) | Устройство дл считывани графической информации | |
SU607344A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1758858A1 (ru) | Устройство дл формировани импульсных сигналов |