SU763889A1 - Устройство дл выделени максимального из чисел - Google Patents

Устройство дл выделени максимального из чисел Download PDF

Info

Publication number
SU763889A1
SU763889A1 SU782615609A SU2615609A SU763889A1 SU 763889 A1 SU763889 A1 SU 763889A1 SU 782615609 A SU782615609 A SU 782615609A SU 2615609 A SU2615609 A SU 2615609A SU 763889 A1 SU763889 A1 SU 763889A1
Authority
SU
USSR - Soviet Union
Prior art keywords
node
output
comparison
inputs
nodes
Prior art date
Application number
SU782615609A
Other languages
English (en)
Inventor
Виктор Никитич Овчинников
Original Assignee
Институт Геофизики Уральского Научного Центра
Уральский Филиал Всесоюзного Научно-Исследовательского И Конструкторского Института "Цветметавтоматика"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Геофизики Уральского Научного Центра, Уральский Филиал Всесоюзного Научно-Исследовательского И Конструкторского Института "Цветметавтоматика" filed Critical Институт Геофизики Уральского Научного Центра
Priority to SU782615609A priority Critical patent/SU763889A1/ru
Application granted granted Critical
Publication of SU763889A1 publication Critical patent/SU763889A1/ru

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Description

Изобретение относится к цифровой вычислительной технике и может быть использовано для сравнения двоичных чисел, представленных параллельным двоичным кодом.
Известны устройства для сравнения нескольких двоичных чисел, представленных в параллельном коде, состоящие из кольцевых сдвигающих регистров и логических элементов И, ИЛИ, НЕ. Формирование результата в них производится путем последовательного поразрядного анализа сравниваемых чисел с затратами одного такта на каждый разряд. Устройство-построено с использованием элементов памяти [ 1) .
Однако отсутствие общего выхода для результата ограничивает функциональные возможности устройства.
Наиболее близким к предложенному техническим решением является устройство, выполненное на однотипных логических узлах, содержащих каждый: блок сравнения двух чисел, схему коммутации, элементы И, ИЛИ, НЕ, причем информационные входы узлов являются входами устройства, а сигнальные выходы.узлов являются сигнальны2 ми выходами устройства. Устройство не содержит элементов памяти и имеет общий выход результата. Формирование с результата происходит за один такт 12].
Однако это устройство содержит функционально сложные блоки сравнения и схемы коммутации параллельных IQ чисел, которые могут быть выполнены на элементах И, ИЛИ, НЕ с использованием значительного их количества. Поскольку логические узлы устройства включены в последовательную цёпь, , _ время формирования результата пропорэ ционально количеству сравниваемых чисел. При сравнении более двух чисел задержка формирования 'результата в ряде случаев оказывается недопусти„ мо большой.
Цель изобретения — повышение быстродействия и упрощение устройства.
Указанная цель достигается тем, что в устройстве для.выделения макси25 мального из η двоичных чисел, содержащем элементы ИЛИ, η узлов анализа, каждый из которых содержит элемент И и m поразрядных узлов сравнения, информационные входы каждого из ко30 торых соединены с шинами i-ых разря дов сравниваемых чисел, где 1=1,2, ... ,т, выход каждого j-ro поразрядного узла сравнения соединен со Входами блокировки (j+ϊ), (j+2),.,., m-ro поразрядных узлов сравнения, где j=l,2,...,(m-I) и с j-ым входом элемента И, выход m-го поразрядного узла сравнения подключен к т-ому входу элемента И, информационные вы. ходы каждого i-го поразрядного узла ‘сравнения к-го узла анализа соединены с К-ым входом i-го элемента ИЛИ, 'θ где К=1,2,...,п, выход каждого из которых подключен к управляющему входу i-ro поразрядного узла сравнения и тем, что в нем каждый поразрядный узел сравнения содержит элемент И, 15 элемент ИЛИ, элемент НЕ, причем информационные входы узла соединены со входами элемента ИЛИ и первыми входами элемента И, выход элемента
И подключен к информационным выходам 20 узла, управляющий вход узла соединен через элемент НЕ со входом элемента ИЛИ, выход которого· подключен к выходу узла, вторые входы элементов ”И группы подключены ко входам 25 блокировки узла.
На чертеже представлена блок-схема устройства.
Устройство содержит η узлов 1 анализа, состоящих из поразрядных у.элов ед 21, ,·, .,2т сравнения, содержащих элементы 3 ИЛИ и 4 НЕ, элемент 5 И, элемент 6 И, элементы 7Л, 7z,...7m, ИЛИ,информационные входы 8,, 8д,.,,8т, информационные выходы 9t, 9^,,,.9т, выходы 10 устройства (на чертеже условно показан один узел 1 анализа).
Устройство работает следующим образом.
Сравниваемые числа поступают на информационные.входы 8 устройства, 40 При этом старшие разряда чисел посту.пают на поразрядные узлы 2 сравнения (показанные на чертеже слева). В поразрядных узлах с единичным значением старшего разряда кода числа уста- 45 навливается единичное значение выхода элементов 3 ИЛИ, В поразрядных узлах с нулевым значением старшего разряда кода числа выходной сигнал элементов 3 ИЛИ нулевой, поскольку на их первых ед входах нулевой сигнал по условию и нулевой сигнал, с выхода элемента 4 НЕ, так как на входе последнего единичный сигнал при наличии единичного значения разряда хотя бы в одном узле 1 анализа. Нулевой сигнал с выхода элемента 3 ИЛИ запрещает все элементы 5 И, расположенные в мпадших узлах 2 поразрядного сравнения, исключая их участие в формировании .результата сравнения, а также элемент б И, пред- 60 отвращая возбуждение соответствующего выхода 10 устройства. При отсутствии чисел с единичным значением данного разряда единичное значение выхода элемента 3 ИЛИ устанавливается по цепи:
элемент 5 И, элемент 7 ИЛИ, элемент· 4.НЕ, второй вход элемента 3 ИЛИ и обеспечивает анализ содержимого следующего разряда чисел. При этом выход элемента 7 ИЛИ определяет значение _ разряда результата сравнения на соответствующем выходе 9, время формирования которого не зависит от количества узлов, т.е. сравниваемых чисел.
После установления сигналов на входах элементов 5 ji, соединенных со 10 старшими каналами, работа логических элементов в других каналах аналогична. Единичное значение на выходе элемента 6 И, а следовательно, и сигнального выхода 10 устройства уста15' новится только в тех узлах анализа, которые ни в одном узле 2 поразрядного сравнения не содержит элемент 6 ИЛИ с нулевым значением выхода, т.е. в узлах анализа с максимальными числами на входах 8, таких узлов может быть от одного до η.
, Пример. Пусть устройство имеет три узла 1 анализа. На их входы 25 поданы коды 010, 110, и 101 соответственно. Старшие разряды левые. Во втором и третьем узлах единица старшего разряда через элементы 5 И и элемент 7 ИЛИ поступает на информаед ционный выход 9 результата устройства. В этих узлах элемент 3 ИЛИ формирует на своем выходе единичное значение,разрешающее анализ чисел в млад> ших разрядах, В первом же узле входы ед элемента 3 ИЛИ остаются невозбужденными, поскольку на первом входе нулевое значение разряда числа, а на втором — инвертированное значение разряда результата, равное единице благодаря второму и третьему узлам.
Нулевой сигнал элемента 3 ИЛИ запрещает элементы 5 И младших поразрядных узлов сравнения, исключая участие узла в формировании результата сравнения, а также элемент 6 И, обуславли45 вая нулевой сигнал на сигнальном выходе 10 данного узла.
Во втором узле единица второго разряда через разрешенный элемент 5 И второго поразрядного узла 2 сравед нения проходит через элемент 7 ИЛИ на информационный выход 9 устройства , и через элемент 3 ИЛИ на входы элемента 5 И младшего поразрядного узла сравнения и элемента 6 И. В третьем cj узле элемент 5 И младшего поразрядного узла 2 сравнения запрещен нулевым сигналом от элемента 3 ИЛИ вто-
- рого канала, этот же сигнал запрещает также элемент 6 И.
В младшем канале только второго узла анализа элемент 5 И оказался о разрешенным для входного сигнала.
В результате значение младшего информационного выхода 10 определяет-
- ся значением младшего разряда числа на входе 8 второго узла.
Таким образом, на выходах 9 устройства сформирован код 110, поступивший на входы 8 второго узла 1¾. анализа. . Принадлежность кода второму узлу ''подсвечивается*' сигналом единицы на выходе 10 второго узла lg анализа.
. Использование предлагаемого устройства по сравнению с существующими устройствами позволяет повысить производительность, а также уменьшить . время реакции средств обработки/ со- 1 держащих предлагаемое устройство и сократить затраты’на реализацию сравнения чисел.

Claims (2)

  1. дов сравниваемых чисел, где ,2, ,..,т, выход каждого j-ro поразр дного узла сравнени  соединен со входами блокировки (J+I), (J+2),..,, га-го поразр дных узлов сравнени , где ,2,.,,, (m-I) и с j-ым входом элемента И, выход т-го поразр дно-. 1X5 узла сравнени  подключен к т-ому входу элемента И, информационные вы .ходы каждого 1-го поразр дного узла сравнени  К-го узла анализа соединена с К-ым 1-го элемента ИЛИ, где ,2,,.,,п, выход каждого из которых подключен к управл ющему входу i-ro поразр дного узла сравнени  и тем, что в нем каждый поразр дный узел сравнени  содержит элемент И, элемент ИЛИ, элемент НЕ, причем информационные входы узла соединены со входами элемента ИЛИ и первыми входами элемента И, выход элемента И подключен к информационным выходам узла, управл ющий вход узла соединен через элемент НЕ со входом элемента ИЛИ, выход котороге-подключен к выходу узла, вторые входы элементов И группы подключены ко входам блокировки узла. На чертеже представлена блок-схема устройства. Устройство содержит п узлов 1 ана лиза, состо щих из поразр дных У.ЭЛОВ 2, 2,I,.га сравнени , содержащих элементы 3 ИЛИ и 4 НЕ, элемент 5 И, элемент б И, элементы 7, 72,,..7ni, ИЛИ,информационные входы З , 8.г,.,,8 информационные вмходы 9, 9,.,.9т, выходы 10 устройства (на чертеже условно показан один узел 1 анашиза) Устройство работает следующим об разом. Сравниваемые числа поступают на информационные.входы 8 устройства, При этом стариие разр ды чисел посту , пают на поразр дные узлы 2 сравнени  (показанные на чертеже слева), В поразр дных узлах с единичным значением старшего разр да кода числа устанавливаетс  единичное значение выход элементов 3 ИЛИ, В поразр дных узлах с нулевым значением старшего разр да кода числа выходной сигнал элементов 3 ИЛИ нулевой, поскольку на их первы входах нулевой сигнал по условию и нулевой сигнал, с выхода элемента 4 Н так как на входе последнего единичны сигнал при наличии единичного значени  разр да хот  бы в одном узле 1 анализа. Нулевой сигнал с выхода эле мента 3 ИЛИ запрещает все элементы 5 И, расположенные в мпадших узлах 2 п разр дного сравнени , исключа  их участие в формировании . результат.а сравнени , а также элемент б И , пред отвраща  возбуждение соответствующе выхода 10 устройства. При отсутствии чисел с .единичным значением данного разр да единичное значение выхода эл мента 3 ИЛИ устанавливаетс  по цепи лемент 5 И, элемент 7 ИЛИ, элеменГ .НЕ, второй вход элемента 3 ИЛИ и беспечивает анализ содержимого слеующего разр да чисел. При этом выход лемента 7 ИЛИ определ ет значение азр да результата сравнени  на соотетствующем выходе 9, врем  формироваи  которого не зависит от количеста узлов, т.е. сравниваемых чисел. После установлени  сигналов на вхоах элементов 5 i, соединенных со таршими каналами, работа логических лементов в других каналах аналогична. Единичное значение на выходе элеента б И, а ., следовательно, и jfjrHartbHoro выхода 10 устройства устаЬвйтсй; только в тех узлах анализа, отёрые ни в одном-узле 2 поразр дноо Сравнени  не содержит элемент б ИЛИ нулевым значением выхода, т.е. в узах анализа с максимальными числами а входах В, таких узлов может быть одного до п, Пример. Пусть устройство имеет три узла 1 анализа. На их входы поданы коды 010, 110, и 101 соответственно . Старшие разр ды левые. Во втором и третьем узлах единица старшего разр да через элементы 5 И и элемент 7 ИЛИ поступает на информационный выход 9 результата устройства , В этих узлах элемент з ИЛИ формирует на своем выходе единичное значение ,разрешающее анализ чисел в мл.адших разр дах. В первом же узле входы элемента 3 ИЛИ остаютс  невозбухеденными , поскольку на первом входе нулевое значение разр да числа, а на втором - инвертированное значение разр да результата, равное единице благодар  второму и третьему узлам. Нулевой сигнал элемента 3 ИЛИ запрещает элементы 5 И младших поразр дных узлов сравнени , исключа  участие узла в формировании результата сравнени , а также элемент 6 И, обуславлива  нулевой сигнал на сигнальном выходе 10 данного узла. Во втором узле единица второго разр да через разрешенный элемент 5 И второго поразр дного узла 2 сравнени  проходит через элемент 7 ИЛИ на информационный выход 9 устройства и через элемент 3 ИЛИ на входы элемента 5 И младшего поразр дного узла сравнени  и элемента б И. В третьем узле элемент 5 И младшего поразр дного узла 2 сравнени  запрещен нулевым сигналом от элемента 3 ИЛИ второго канала, этот же сигнал запрещает также элемент 6 И. В младшем канале только второго узла анализа элемент 5 И оказалс  разрешенным дл  входного сигнала. В результате значение младшего информационного выхода 10 определ етс  значением младшего разр да числа на входе 8 второго узла. Таким образом, на выходах 9 устрой ства сформирован код 110, поступивший на входа 8 второго узла 1 анализа.. Принадлежность кода второму узлу подсвечиваетс  сигналом единицы на выходе 10 второго узла 1 анали . Использование предлагаемого устрой ства по сравнению с существующими устройствами позвол ет повысить производительность , а также уменьшить врем  реакции средств обработки, содержащих предлагаемое устройство и сократить затратына реализацию срав нени  чисел. Формула изобретени  1. Устройство дл  выделени  макси мального из п чисел, содержащее элeмe ты ИЛИ; п узлов анализа, каждый из которых содержит элемент И и m пораз р дных узлов сравнени , информационн входы каждого i-ro из которых соединены с шинами 1-ых разр дов сравнива мых чисел, где 1 1,2,.,.т, о т л и чающеес  тем, что, с целью повышени  быстродействи  и упрощени  устройства, в .нем выход каждого j-ro поразр дного узла сравнени  соединен со входами блокировки (j+1), (j+2) , , ,,, m-го поразр дных узлов сравнени , где ,2,,.,,(т-1) и с j-ым входом элемента И, выход т-го поразр дного узла сравнени  подключен к т-ому входу элемента И, информационные выходы каждого i-ro поразр дного узла сравнени  К-го узла анализа соединены,с К-ым входом i-ro элемента ИЛИ, где ,2,.,,,п, выход каждого из которых подключен к управл ющему входу i-ro поразр дного узла сравнени . 2, Устройство-по П.1, о т л и ч аю щ е е с   тем, что в нем каждый поразр дный узел сравнени  содержит элемент И, элемент ИЛИ, элемент НЕ, причем информационные входы узла соединены со входс1ми элемента ИЛИ и с первыми входами элемента И, выход элемента И подключен к информационным выходам узла, управл ющий входузла соединен через элемент НЕ со входом элемента ИЛИ, выход которого подключен к выходу узла, вторые входы элементов И группы подключены ко,входам блокировки узла. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 193160, кл, G 06 F 7/02, 12.05,50,
  2. 2.Авторское свидетельство СССР № 497583, кл. G 06 F 7/02, 21.01.67 (прототип).
    9
    «2
    9m
SU782615609A 1978-05-04 1978-05-04 Устройство дл выделени максимального из чисел SU763889A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782615609A SU763889A1 (ru) 1978-05-04 1978-05-04 Устройство дл выделени максимального из чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782615609A SU763889A1 (ru) 1978-05-04 1978-05-04 Устройство дл выделени максимального из чисел

Publications (1)

Publication Number Publication Date
SU763889A1 true SU763889A1 (ru) 1980-09-15

Family

ID=20764580

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782615609A SU763889A1 (ru) 1978-05-04 1978-05-04 Устройство дл выделени максимального из чисел

Country Status (1)

Country Link
SU (1) SU763889A1 (ru)

Similar Documents

Publication Publication Date Title
US3740475A (en) Apparatus for producing coding pulse sequences
US4477918A (en) Multiple synchronous counters with ripple read
SU763889A1 (ru) Устройство дл выделени максимального из чисел
US5491803A (en) Response resolver for associative memories and parallel processors
SU840888A1 (ru) Устройство дл сравнени п двоичных чисел
US4003042A (en) System for the transfer of two states by multiple scanning
SU1076901A1 (ru) Устройство дл сортировки чисел
SU403073A1 (ru) Двухтактный двоичный счетчик
US3056045A (en) Electronic switching unit for the construction of information storage devices, counters and the like
SU1195346A1 (ru) Устройство дня выделения максимального числа
SU798809A1 (ru) Устройство дл сравнени двоичных чисел
SU1179316A1 (ru) Устройство дл выделени экстремального из @ @ -разр дных чисел
SU450159A1 (ru) Декодирующее устройство
SU428385A1 (ru)
SU864279A1 (ru) Устройство дл сравнени чисел
SU966690A1 (ru) Устройство дл выделени экстремального из @ @ -разр дных двоичных чисел
SU1040484A1 (ru) Устройство дл сравнени двоичных чисел
SU444190A1 (ru) Устройство дл вычислени функций упор доченного выбора
SU964631A1 (ru) Устройство дл сравнени чисел
SU377787A1 (ru) ВС"ОСЮЗН.АЯ f>& Fi/Tpi^^VT ';," """У---Л^ Автор изобретени За витель
SU1233172A1 (ru) Преобразователь код-веро тность
SU700862A1 (ru) Адаптивный пороговый модуль
SU450153A1 (ru) Преобразователь код-веро тность
SU1056180A1 (ru) Устройство дл сравнени параллельных кодов чисел
SU873236A1 (ru) Устройство дл сравнени чисел