SU1179316A1 - Устройство дл выделени экстремального из @ @ -разр дных чисел - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ ВЬЩЕЛЕНИЯ ЭКСТРЕМАЛЬНОГО ИЗ п m РАЗРЯДНЫХ ДВОИЧНЫХ ЧИСЕЛ, содержащее пщ разр дных регистров, группы элементов ИЛИ, группу элементов И-НЕ, группу элементов И, группу дополнительных триггеров , П m узлов анализа, каждый из которых включает три элемента И, причем выходы i -го разр да j -го ре ,} 1,2.ti гистра, где 1 1,2,, .т соединены с информационными входаш1 первого и второго элементов И (v j )-го узла анализа, выход nepiBoro элемента И (i-j)-ro анализа соединен с j -м входом -го элемента ИЛИ первой группы, выход второго элемента И узла анализа соединен с первым входом третьего элемента И и j -м входом 1 то элемента ИЛИ второй группы , выход каждого i -го элемента ИЛИ первой группы  вл етс  i -м информационным выходом устройства и соединен с первым входом J элемента И-НЕ группы и с вторыми входами третьих элементов И t-х узлов анализа , выход каждого J -го элемента ШШ второй группы подключен к второму входу t тго элемента И-НЕ группы, выход третьего элемента И (ij)-ro узла анализа соединен с i -м входом J го элемента ИЛИ третьей группы, выход которого подключен ко входу установки в нулевое состо ние j -го дополнительного триггера группы, пр мой выход которого  вл етс  j -м выходом кода номера регистра устройства , выход каждого i -го элемента И-НЕ группы подключен к первому входу -го элемента И группы, выход р-го элемента И группы, где р 1,2,...,(т-1), соединен с третьими входами третьих элементов И (р+1)-х узлов анализа и со вторым входом i ( р+1)-го элемента и группы, вход разрешени  анализа устройства под (Л ключен ко второму входу первого С элемента И группы и третьим входам третьих элементов И узлов анализа первых разр дов всех регистров, о тл и ч а ю щ е е с   тем, что, с целью расширени  функциональных возможностей за счет обеспечени  выдеч лени  любого из наперед заданных, по величине чисел, в него введены бь перва  и втора  дополнительные группы элементов И, регистры адреса числа , перва  и втора  дополнительные группы элементов ШШ, первый, второй и третий дешифраторы, преобразователь распределенного кода в двоичный и счетчик, счетный вход которого соединен с входом разрешени  анализа устройства , а выходы - со входами первого дешифратора, j-и выход которого соединен с управл ющими входами элементов И j-и подгруппы первой дополнительной группы, информационные входы которых подключены к соответствующим выходам преобразовател  распреде

Description

ленного кода в двоичный, информационные входы которого соединены с пр мыми выходами соответствующих дополнительных триггеров группы, а управл ющий Вход - с выходом т-го элемента И группы, выходы элементов И j -и подгруппы первой дополнительной группы подключены к соответствующим входам 1-го регистра адреса числа, выходы которого соединены с соответствующими информационными входами элементов И j-и подгруппы второй дополнительной группы, управл ющие входы которых подключены к -му выходу второго дешифратора , входы которого  вл ютс  входами ijoMepa числа устройства, выходы одноименных элементов И всех подгрупп второй дополнительной группы соединены с входами соответствующих элементов ИЛИ первой дополнительной группы, выходы которых подключены к соответствующим входам третьего дешифратора, выходы которого соединены с первыми входами соответствующих элементов ИХШ второй дополнительной

группы, вторые входы которых подключены к пр мым выходам соответствующих дополнительных триггеров группы, а выходы - к вторым входам первого и второго элементов И j -х узлов анализа .

2. Устройство по П.1, отличающеес  1ем, что преобразователь распределенного кода в двоичный содержит п элементов И-НЕ, П элементов НЕ и шифратор, причем уп .равл ющий вход преобразовател  рас .пределенного кода в двоичный подключен к первым входам элементов И-ИЕ, вторые входы которых подключены к соответс вующим информационным входам преобразовател  распределенного кода в двоичный, выход о -го элемента И-НЕ соединен с (р+2)-м входом элементов И-НЕ с (р+1)-го по П -и, выход 1-го элемента И-НЕ через соответствующий элемент НЕ подключен к входам шифратора, выходы которого  вл ютс  выходами преобразовател  распределенного кода в двоичный.

Изобретение относитс  к автоматик и вычислительной технике и может быт использовано при реализации техничес ких средств дл  выделени  экстремального и любого из наперед заданных по величине чисел. Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет обеспечени  вьщелени  любого из наперед заданных по величине гшсел. На фиг.1 представлена структурна  схема предлагаемого устройства- , на фиг.2 - функциональна  схема преобразовател  распределенного кода в двоичный. Устройство содержит И регистров 1, П- гп поразр дных узлов анализа 2, каждый из которьис состоит из элементов И 3-5, группу из №1 элементов ИЛЕ6., группу из h элементов РШИ 7 и группу дополнительньпс триггеров 8 группу из mэлементов И-НЕ 9, группу элементов ШШ 10, группу из т элементов И 11, вход 12 разрешени  анализа, информационные выходы 13, .выходы 14 кода номера регистра, счет чик до П 15, первый дешифратор 16, первую дополнительную группу из 11 подгрупп 17, по Log п элементов И в каждой, преобразователь распределенного кода -В двоичный 18, h) регистров адреса числа 19, второй дешифратор 20, вторую дополнительную группу из П подгрупп 21 по iog П элементов И в каждой, первую дополнительную группу из и элементов ИЛИ 22 вторую дополнительную группу из П Элементов ШШ 23, входы номера числа 24, третий; дешифратор 25,преобразователь распределенного кода в двоичный 18 содержит П И-НЕ элементов 26, h элементов НЕ 27, шифратор 28. Устройство работает следующим образом . В исходном состо нии в триггеры 1 регистров записаны двоичные числа, а триггеры 8, счетчик 15 и регистры адреса числа 19, наход тс  в нулевом состо нии. Совокупность сравниваемых чисел задаетс  путем установки соответствующих триггеров 8; в единичное состо ние. При подаче на вход 12 единичного уровн  производитс  поразр дный анализ сравниваемых чисел и содержимое счетчика 15 увеличиваетс  на 1. Если в первом разр де чисел имеетс  и О и 1, го через элементы И 3 и 4 узлов анализа 2|1 на группу элементов ИЛИ 10 и 6 поступают единичные сигналы. На выходе элемента И-НЕ 9J формируетс  нулевой сигнал, которым закрываетс  элемент И 111 Через элементы И 5 узлов анализа и ИЛИ 7 , относ щиес  к тем регистрам, в первом разр де которых записан О, единичньв сигнал поступает на входы установки в нулевое состо ние соответствующих триггеров 8J. Элементы И 4 и 3 соответствующих узлов анализа закрываютс  и единичный сигнал будет только на выходе элемента ИЛИ 10.- На выходе элемента И-НЕ 9 формируетс  единичный сигнал, по которому открывает с  элемент И 11. Далее производитс  анализ следующего разр да оставшихс  сравниваемых чисел. Если же в первом разр де сравнива емых чисел содержатс  только нулевые коды или только единичные, то на выходе элемента И-НЕ 9 будет единичный сигнал, который открьшает элемент И 11J. Следовательно, в этом случае сразу производитс  анализ второго или последующих разр дов. После того , как все разр ды сравниваемых чи сел проанализированы, на выходе элемента И 11j формируетс  единичный уровень. При этом на выходах 14 - ко номеров регистров, содержащих экстре мальное число. Код номера регистра, содержащего экстремальное число, поступает на преобразователь распределенного кода в двоичный 18, где из распределенног преобразуетс  в двоичный. Может оказатьс , что среди двоичных чисел будут несколько равных по величине. В этом случае код на выходах 14 оказываетс  не унитарным. Однако преобразователь 18 во входных цеп х обеспечивает устранение неодно значности, формиру  унитарньй код, причем преимзпцеством надел етс  единичный сигнал на входе элемента, имеющем меньщий номер. ПреобразователГ) 18 работает следующим образом. Если на выходах 14 - не унитарный код, то единичный сигнал выхода с меньшим номером поступает на вход соответствующего элемента И-НЕ, на выходе элемента И-НЕ формируетс  нулевой уровень, который поступает на первые управл ющие входы последующих элементов И-НЕ, запреща  прохождение через них единичной информации. На вторые управл ющие входы элементов И-НЕ поступает единичный уровень с выхода элемента И , который синхронизирует работу шифратора.Таким образом, на выходе элемента И-НЕ 26, соответствующем меньшему номеру выхода 14 с единичным сигналом, будет нулевой уровень, а на выходах всех остальных - единичньм. На выходах элементов НЕ 27 формируетс  унитарный код наименьшего номера регистра из числа тех, в которых наход тс  равные числа. Шифратор 28 преобразует распределенный код номера регистра в двоичный. Содержимое счетчика 15 поступает на первьш дешифратор 16, с первого выхода которого сигнал поступает на элементы И подгруппы 17j первой дополнительной группы. Производитс  передача через указанные элементы И 17 двоичного кода номера регистра 1, содержащего экстремальное число, в регистр 19f адреса числа. В очередном такте работы выдел етс  следующее по величине число. Дл  этого задаетс  нова  совокупность сравниваемых чисел, исключающа  ранее выделенное экстремальное. При подаче на вход 12 управлени  единичного уровн  производитс  поразр дный анализ сравниваемых чисел, а содержимое счетчика 15 увеличиваетс  на 1. Код очередного по величине числа формируетс  на выходах 13 j, 132, номера регистра , содержащего это число - на выходах 14,... 14р|. Код номера регистра , содержащего следующее по величине число, поступает на шифратор. Новое содержимое счетчика 15 поступает на первый дешифратор 16, со второго выхода которого сигнал поступает на элементы И подгруппы 17 первой дополнительной группы. Происходит передача через указанные элементы И 17 двоичного кода номера регистр .ч 1 , С(1двржа1цего слсдукчцес по величине число, в регистр 19., адрес .а числа.

Через 1, тактов работы выдел ютс  k упор доченных по величине чисел, а номера регистров, в которых они располагаютс , упор дочено занос тс  в регистры 19, 192 19| адреса числа. Не более чем через .П тактов все двоичные числа сравнены по величине и в регистрах 19, 192... 19 хранитс  упор доченна  последовательность адресов чисел, причем в регистре 19. хранитс  адрес (номер регистра) экстремального числа, в регистре 19,, - адрес следующего по величине, а в регистре 19 -адрес числа, в наибольшей степени отличного от экстремального.

При необходимости выбрать любое наперед заданное по величине число, например It-е, дополнительные триггеры 8 устанавливаютс  в нулевое состо ние . Код номера числа с входа 24 подаетс  на второй дешифратор 20, на k -м выходе которого формируетс  сигнал, поступающий на k подгруппу элементов И второй дополнительной группы 211 и разрешающий передачу кода адреса k -го числа с регистра

ад1)есл через указанные элементы И на входы элементов ИЛИ 22 первой дополнительной группы. С выходов 5 элементов ШШ 22 код адреса k -го числа поступает на третий дешифратор 25, на выходе которого формируетс  унитарный код. С выходов третьего дешифратора 25 сигналы кода поступают

0 на первые входы элементов ИЛИ 23 второй дополнительной групппы. Сигнал единичного уровн  будет только на входе элемента ИЛИ, соответствующего регистру, в котором находитс 

5 k-e по величине число. Единичный

сигнал с выхода соответствующего элемента ШШ 23 поступает на входы управ лени  узлов анализа и на информационных выходах 13, 1 32 , ... 1 3 ГУ, формируетс  код k -го по величине числа. При необходимости вьщелить любое другое число достаточно на входах 24 указать его номер, характеризующий его величину относительно экстремаль5 него.

Таким образом, провед  один раз за И тактов упор дочение чисел, в дальнейшем за один такт- можно вьщел ть любое из наперед заданных по величине чисел, что расшир ет функциональные возможности устройства .

Omfff

/

mv

OmSo..- Omffm

r: / -ntf//4

fSm

.f

st--aJU

rgp.

L

Claims (2)

1. УСТРОЙСТВО ДЛЯ ВЫДЕЛЕНИЯ ЭКСТРЕМАЛЬНОГО ИЗ Иш РАЗРЯДНЫХ ДВОИЧНЫХ ЧИСЕЛ, содержащее пщ разрядных регистров, группы элементов ИЛИ, группу элементов И-НЕ, группу элементов И, группу дополнительных триггеров, и· m узлов анализа, каждый из которых включает три элемента И, причем выходы 1 -го разряда j -го ре· гистра, где 1 = 1,2,..., m, j =1,2.η , соединены с информационными входами первого и второго элементов И (ί· j )-го узла анализа, выход первого элемента И (ΐ·|)-го узла анализа соединен с j -м входом 4 -го элемента ИЛИ первой группы, выход второго элемента И узла анализа соединен с первым входом третьего элемента И и j -м входом ι -“го элемента ИЛИ второй группы, выход каждого ί -го элемента ИЛИ первой группы является ί -м информационным выходом устройства и соединен с первым входом ί “^го элемента И-НЕ группы и с вторыми входами третьих элементов И t-х узлов анализа, выход каждого ϊ-го элемента ИЛИ второй группы подключен к второму входу ι -го элемента И-НЕ группы, выход третьего элемента И (i-jj-ro узла анализа соединен с i —м входом j-го элемента ИЛИ третьей группы, выход которого подключен ко входу установки в нулевое состояние J -го дополнительного триггера группы, прямой выход которого является j -М выходом кода номера регистра устройства, выход каждого t-го элемента И-НЕ группы подключен к первому входу 1 -го элемента И группы, выход р-го элемента И группы, где р = =1,2,...,(m-Ι), соединен с третьими входами третьих элементов И (р+1)-х узлов анализа и со вторым входом (р+1)-го элемента и группы, вход <9 разрешения анализа устройства подключен ко второму входу первого элемента И группы и третьим входам третьих элементов И узлов анализа первых разрядов всех регистров, о тлич а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения выделения любого из наперед заданных, по величине чисел, в него введены первая и вторая дополнительные группы элементов И, регистры адреса числа, первая и вторая дополнительные группы элементов ИЛИ, первый, второй и третий дешифраторы, преобразователь распределенного кода в двоичный и счетчик, счетный вход которого соединен с входом разрешения анализа устройства, а выходы - со входами первого дешифратора, j-й выход которого соединен с управляющими входами элементов И j-й подгруппы первой дополнительной группы, информационные входы которых подключены к соответствующим выходам преобразователя распреде

SU , ,1179316 ленного кода в двоичный, информационные входы которого соединены с прямыми выходами соответствующих дополнительных триггеров группы, а управляющий вход - с выходом m-го элемента И группы, выходы элементов И j -й подгруппы первой дополнительной группы подключены к соответствующим входам j-го регистра адреса числа, выходы которого соединены с соответствующими информационными входами элементов И j-й подгруппы второй дополнительной группы, управляющие входы которых подключены к j -му выходу второго дешифратора, входы которого являются входami номера числа устройства, выходы одноименных элементов И всех подгрупп второй дополнительной группы соединены с входами соответствующих элементов ИЛИ первой дополнительной группы, выходы которых подключены к соответствующим входам третьего дешифратора, выходы которого соединены с первыми входами соответствующих элементов ИЛИ второй дополнительной группы, вторые входы которых подключены к прямым выходам соответствующих дополнительных триггеров группы, а выходы - к вторым входам первого и второго элементов И j -х узлов анализа.

2. Устройство по п.1, отличающееся тем, что преобразователь распределенного кода в двоичный содержит η элементов И-НЕ, П элементов НЕ и шифратор, причем управляющий вход преобразователя распределенного кода в двоичный подключен к первым входам элементов И-НЕ, вторые входы которых подключены к соответствующим информационным входам преобразователя распределенного кода в двоичный, выход р -го элемента И-НЕ соединен с (р+2)-м входом элементов И-НЕ с (р+1)-го по П -й, выход ι-го элемента И-НЕ через соответствующий элемент НЕ подключен к входам шифратора, выходы которого являются выходами преобразователя распределенного кода в двоичный.