SU1087986A1 - Устройство дл сортировки и выборки информации - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ СОРТИРОВКИ И ВЫБОРКИ ИНФОРМАЦИИ, содержащее регистр результата, узел сравнени , узел анализа количества единиц и п узлов анализа несовпадени  с константой сравнени  (где п-количество сравнимых чисел) , каждый из которых состоит из кольцевого регистра сдвига , элемента пам ти, триггера и блока сравнени , причем информационный вход кольцевого регистра сдвига каждого .i-ro узла анализа соединен с i-M информационным входом i устройства, где ,2,...,п, выход кольцевого регистра сдвига каждого узла анализа несовпсщени  с константой сравнени  подключен к входу соответствующего элемента пам ти и первому входу блока сравнени , второй вход которого соединен с выходом узла сравнени , а выход - с входом установки в единичное состо ние соответствующего триггера, вход установки в нулевое состо ние которого подключен к шине начальной установки устройства, а выход - к входу разрешени  записи соответствующего элемента.пам ти, входы управлени  кольцевых регистров сдвига каждого узла анализа несовпадени  с константой сравнени  подключены к входу тактовых сигналов устройства, выходы узла анализа количества единиц соединены с входами первой группы узла сравнени , входы второй группы которого подключены к группе входов задани  константы сравнени  устройства, выход узла сравнени  соединен с информационным входом регистра результата, управл ющий вход которого подключен к входу тактовых сигналов устройства, узел анализа количества единиц содержит дешифратор, шифратор, элементы ИЛИ, причем входы узла анализа количества единиц соединены с входами дешифратора , кахсдый -и выход которого соединен с вхолюм j-ro элемента. ИЛИ, где е 1,2,. . .К,. j l,2,. . . , (m-1) , К - количество выходов дeшифpaтopa а о m - количество выходов с одинаковым количеством единиц во входном числе, (Л выход каждого j-ro элемента ИЛИ подключен к J-му входу шифратора, Bilхс1ды дешифратора, соответствующие и ,соединены с т- м и(т+1)-м входам шифратора соответственно, отличающеес  тем, что, с целью расширени  функциональных возможностей путем обеспечени  возможности сортировки произвольно 00 меньшего, чем п, набора чисел, и vi выборки К из п, в него введен п-разр дный регистр маски и п двухвходных со элементов И, выходы которых соеди00 О) нены с соответствующими уходами узла анализа количества единиц, первый вход каждого i-го элемента И соединен с выходом элемента пам ти i-го узла анализа несовпадени  с константой сравнени , второй вход 1-го элемента И соединен с соответствующим выходом регистра маски, входы регистра маски  вл ютс  входами задани  набора чисел устройства, входы синх$--онизации трихтеров всех узлов анализа несовпадени  с константой сравнени  подключеньт к блокировочной шине устройства.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в специализированных вычислительных машинах и устройствах обработки данных.

Известно устройство дл  сортировки чисел, содержащее регистр результата , узел сравнени  и узел анализа количества единиц, регистры анализируемых чисел, элементы преобразовани  Cl .

Недостатком этого устройства  вл ютс  ограниченные функциональные возможности.

Наиболее близким по технической сущности к предложенному  вл етс  устройство дл  сортировки чисел, содержащее регистр результата, узел сравнени  и узел анализа количества единиц, п узлов анализа, каждый из которых состоит из кольцевого регистра сдвига, элемента пам ти, триггера и схемы сравнени , причем выходы узла анализа количества единиц соединены с входами первой группы узла сравнени , входы второй группы которого подключены к. группе входов задани  константы устройства, выход узла соединен с информационным входом регистра результата, управл ющий вход которого подключен к входу тактовых сигналов устройства, информационный вход кольцевого регистра сдвига каждого i-го узла анализа соединен с i-м информационным входом устройства, где ,2 ,,,, ,п,- выход кольцевого сдвига каждого узла анализа подключен к входу элемента пам ти и первому входу схемы сравнени , второй вход которой соединен с выходом узла сравнени , а выход - с входом установки в единичное состо ние триггера, вход установки в нулевое состо ние которого подключен к входу управлени  устройства, а выход - к входу управлени  элемента пам ти, выход элемента пам ти каждого i-го узла анализа соединен с i-м входом узла анализа количества единиц, входы управлени  кольцевых регистров сдвига каждого узла ,за подключены ко входу тактовых сиг .налов устройства, узел анализа количества единиц состоит из дешифратора , шифратора, элементов ИЛИ, причем входы узла анализа соединены со входами дешифратора, каждый -ый выход которого соединен со входом j-ro элемента ИЛИ, где ,2,..., К, г 2...,, (т-1) , к- количество выходов дешифратора, m - количество выходов с одинаковым количеством единиц во входном канале, выход каждого j-ro элемента ИЛИ подключен к j-му входу шифратора, выходы дешифратора , соответствующие и , соединены с га-ым и {т+1)-м входами шифратора соответственно 2

Однако известное устройство имеет ограниченные функциональные возможности , так как производит всегда сортировку только всех чисел, в то врем  как иногда возникает задача сортировки произвольного, меньшего чем п, набора чисел, например М, где , Кроме того, известное устройство не может выполн ть функцию выборки чисел К из п.

Целью изобретени   вл етс  расширние функциональных возможностей устройства .

Поставленна  цель достигаетс  тем, что в устройство дл  сортировки и выборки информации, содержащее регистр результата,узел сравнени , узел анализа количества единиц и п узлов анализа несовпадени  с константоИ сравнени  (где п-количество сравнимых чисел), каждый из которых состоит из кольцевого регистра сдвига, элемента пам ти, триггера и блока сравнени , причем информационный вход кольцевого регистра сдвига каждого 1-го узла анализа соединен с i-м информационным входом устройства где ,2,...,п выход кольцевого регистра сдвига каждого узла анализа несовпадени  с константой сравнени  подключен к входу соответствующего элемента пам ти и первому входу блока сравнени , второй вход которого соединен с выходом узла сравнени , а выход - с входом установки в единичное состо ние соответствующего триггера, вход установки в нулевое состо ние которого подключен к шине начальной установки устройства , -а выход - к входу разрешени  записи соответствующего элемента пам ти, входы управлени  кольцевых регистров сдвига каждого узла анализа несовпадени  с константой сравнени  подключены к входу тактовых сигналов устройства, выходы узла анализа 6личества единиц соединены с входами первой группы узла сравнени , входы второй группы которого подключены к группе входов задани  константы сравнени  устройства, выход узла сравнени  соединен с информационным входом регистра результата , управл ющий вход которого подключен к входу тактовых сигналов устройства, узел анализа количества единиц содержит дешифратор, шифратор , элементы ИЛИ, причем входы узла аналиэаоколичества единиц соединены с входами дешифратора, каждый -и выход которого соединен с входом J-го элемента ИЛИ, где 2 1,2,...,К, ,2,...,(т-1), Кколичество выходов дешифратора, т- количество выходов с одинаковым количеством единиц во входном числе, выход каждого j-ro элемента ИЛИ подключен к j-му входу шифратора, выход дешифратора, соответствующие и , соединены с т- м и {п +1)-м входами шифратора соответственно, с целью расширени .функциональных возможностей путем обеспечени  возможности сортировки произвольно меньшего , чем п, набора чисел, и выборки К из п, в него введен п-разр дный регистр маски и п двухвходных элемен тов И, выходы которых соединены с соответствующими входами узла анализа количества единиц, первый вход каждого i-го элемента И соединен с выходом элемента пам ти i-го узла анализа несовпадени  с константой сравнени , второй вход i-ro.элемента И соединен с соответствующим выходом регистра маски, входы регистра маски  вл ютс  входами задани  набора чисел устройства, входы синхронизации триггеров всех узлов анализа несовпадени  с константой сравнени  подключены к блокировочной шине устройства . На чертеже представлена блок-схема предлагаемого устройства. Устройство содержит сдвигающий регистр 1 результата, узел 2 сравнени , узел 3 анализа количества единиц, п узлов 4 анализа, каждый и которых состоит из кольцевого регист ра 5 сдвига, элемента б пам ти, три гера 7 и схемы 8 сравнени , информационный вход 9 устройства, вход уст новки в исходное состо ние 10, вход тактовых сигналов 11, группу входов задани  констант 12, п-разр дный регистр 13 маски, входы которого  вл ютс  входами устройства 14, двух входовые элементы 15, блокировочную шину 16. Устройство работает следующим образом. Под вьщелением числа с заданным рангом понимаетс  нахождение в исходном массиве числа, относительна  величина которого задана, начина  с минимального числа (например, найти дев тое по величине число). Ранг чис ла R-это номер этого числа в отсортированном по возрастанию массиве чисел. Так, если необходимо найти дев тое по величине число, то . В кольцевые сдвигающие регистры 5 при помощи импульсов, подаваемых на вход тактовых сигналов 11 устройства , записываютс  сортируекые числа , начина  со старших разр дов. На вход установки в исходное состо ние 10 устройства подаетс  импульс, который устанавливает триггер 7 в , при этом по блокировочному входу на входы синхронизации данных триггеров подаетс  уровень логической , разрешающий установку триггеров в любое требуемое состо ние . На управл ющих входах элементов 6 пам ти по вл етс  разрешающий сигнал. На вход 12 задани  константы подаетс  константа сравнени  А п+1 - R, где п - количество сортируемых чисел; R - ранг выбираемого числа. В п-разр дный регистр 13 маски через информационные входы 14 записываютс  единицы в те п-разр дов, которые соответствуют сортируемым числам, а в остальные (N-п) разр дов записываютс  нули. На первые входы элементов 15 И с соответствующих . элементов 6, пам ти подаютс  сортируемые числа старшими разр дами вперед, а на вторые входы элементов 15 И подаютс  сигналы разрешени  или запрещени  с соответствующих выходов регистра 13 маски. После этого устройство переходит в режим выделени  двоичного числа с наперед заданным рангом. Этот процесс проходит за m тактов, где т-разр дность сортируемых чисел. В первом такте на информационные входы элементов 6 пам ти поступают значени  старших разр дов чисел и проход т через схемы И на узел 3 анализа количества единиц. В этом узле подсчитываетс  количество единиц , содержащихс  в стархиих разр дах сортируемых чисел и выдаетс  результат подсчета на узел 2 сравнени . Если количество единиц в старших разр дах чисел не меньше константы сравнени  А, то на выходе узла 2 , в противсравнени  по вл етс  Выходное значение ном случае узла 2 сравнени  записывае гс  в регистр 1 результата в качестве цифры старшего разр да выдел емого числа и подаетс  на вторые входы схемы сравнени , на первые входы которых поступают сигналы старших разр дов сортируемых чисел. Кажда  схема 8 сравнени  выдает единичный сигнал, если значени , подаваемые на ее входы.,не совпадают, в противном случае - нулевой. Таким образом, если значени  на выходах кольцевого сдвигающего регистра 5 и узла 2 сравнени  не совпадают, то снимаетс  разрешающий сигнал с соответствующего элемента 6 пам ти, чем блокируетс  запись в него последующих значений в течение всех последующих тактов работы устройства. Заблокированный элемент 6 пам ти выдает на элементы И, а затем на узел 3 анализа количества единиц то значение, которое было записано в него до сн ти  с управл ющего входа разрешающего сигнала. Во втором такте на управл ющий вход 11 устройства подаетс  импульс по которому информаци  в регистрах 1 и 5 сдвигаетс  на один разр д в сторонку старших разр дов. В дальнейшем устройство работает аналогично описанному.

После выполнейи  m тактов в сдвигающем регистре 1 результата находитс  выделенное число, которое выводитс  из устройства.

Дл  обеспечени  выполнени  устроством функции выборки К из п на вход установки в исходное состо ние 10 и на блокировочный вход 16 устройства подаетс  импульс, который устанавливает триггер 7 в , после чего на блокировочный вход 16 подаетс  уровень логического нул  и триггеры 7 запоминают исходное состо ние, а на управл ющих входах элементов 6 пам ти в течении всего времени выборки установитс  разре- шающий сигнал.

В ir-M такте (где ,2,3,... ,т,гаразр дность анализируемых чисел) с выходов сдвиговых регистров 5 анализируемых чисел значени  i-х р&зр дов поступают на элементы 6 пам ти и проход т: на первые входы элементов 15 И, на вторые -входы которых поступают сигналы разрешени  или

Ъапрета с соответствующих выходов регистра 13 маски. Текущие значени  i-x разр дов выбранных регистров поступсиот на соответствук цие входы узла 3 анализа количества единиц, где производитс  паргшлельна  свертка числа единиц. Результат подсчета, представленный в пр мом коде, поступает параллельно на первые входы узла сравнени  2, на вторые входы которого поступает константа сравнени , представленна  в дополнительном коде, разр дностью Инверси  знакового разр да результата сравнени , получаема  на выходе узла 2 сравнени , поступает на информационный вход сдвигового регистра 1 результата.

Использование предложенного устройства , позволит реализовать сортировку любого набора чисел из имеющихс  N чисел, кроме тoгo устройство позвол ет на проходе реализовать выборку из массива чисел с переменным уровнем мажоритации.

Claims (1)

1. УСТРОЙСТВО ДЛЯ СОРТИРОВКИ И ВЫБОРКИ ИНФОРМАЦИИ, содержащее регистр результата, узел сравнения, узел анализа количества единиц и η узлов анализа несовпадения с константой сравнения (где п-количество сравнимых чисел) , каждый йз которых состоит из кольцевого регистра сдвига, элемента памяти, триггера и блока сравнения, причем информационный вход кольцевого регистра сдвига каждого i-ro узла анализа соединен с i-м информационным входом устройства, где i=l,2,...,n, выход кольцевого регистра сдвига каждого . узла анализа несовпадения с константой сравнения подключен к входу соответствующего элемента памяти и первому входу блока сравнения, второй вход которого соединен с выходом узла сравнения, а выход - с входом установки в единичное состояние соответствующего триггера, вход установки в нулевое состояние которого подключен к шине начальной установки устройства, а выход - к входу разрешения записи соответствующего элемента,памяти, входы управления кольцевых регистров сдвига каждого узла анализа несовпадения с константой сравнения подключены к входу тактовых сигналов устройства, выходы узла анализа количества единиц соединены с входами первой группы узла сравнения, входы второй группы которого подключены к группе входов задания константы сравнения устройства, выход узла сравнения соединен с информационным входом регистра результата, управляющий вход которого подключен к входу тактовых сигналов устройства, узел анализа количества единиц содержит дешифратор, шифратор, элементы ИЛИ, причем входы узла анализа количества единиц соединены с входами дешифратора, каждый t—й выход которого соединен с входом j-ro элемента. ИЛИ, где ?=. 1,2,. . .К,. j=l,2,..., (m-1) , К - количество выходов дешифратора, _ m — количество выходов с одинаковым <g количеством единиц во входном числе, выход каждого j-ro элемента ИЛИ подключен к j—му входу шифратора, выходы дешифратора, соответствующие j=0 и j=m,соединены с т- м и(т+1)-м входам шифратора соответственно, отличающееся тем, что, с целью расширения функциональных возможностей путем обеспечения возможности сортировки произвольно меньшего, чем п, набора чисел, и выборки К из п, в него введен п—разрядный регистр маски и η двухвходных элементов И, выходы которых соединены с соответствующими .входами узла анализа количества единиц, первый вход каждого i-ro элемента И соединен с выходом элемента памяти i—го узла анализа несовпадения с константой сравнения, второй вход i—го элемента И соединен с соответствующим выходом регистра маски, входы регистра маски являются входами задания набора чисел устройства, входы синхронизации триггеров всех узлов анализа несовпадения с константой сравнения подключены к блокировочной шине устройства.

   SU ,.„1087986