SU377787A1 - ВС"ОСЮЗН.АЯ f>& Fi/Tpi^^VT ';," """У---Л^ Автор изобретени За витель - Google Patents
ВС"ОСЮЗН.АЯ f>& Fi/Tpi^^VT ';," """У---Л^ Автор изобретени За вительInfo
- Publication number
- SU377787A1 SU377787A1 SU1484680A SU1484680A SU377787A1 SU 377787 A1 SU377787 A1 SU 377787A1 SU 1484680 A SU1484680 A SU 1484680A SU 1484680 A SU1484680 A SU 1484680A SU 377787 A1 SU377787 A1 SU 377787A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- output
- input
- tpi
- fda
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1
Изобретение относитс к области вычислительной техники и может быть использовано, например, в качестве приставки к существующиМ типовым цифровым вычислительным .машинам (ЦВМ) («Минск-22, «М-220М и др.) при вычислении основных характеристик случайных процессов (дисперсии, автокоррел ционной функции) в реальном масштабе времени.
В насто ш,ее врем при вычислении на ЦВМ характеристик случайных процессов подавл юща часть машинного времени расходуетс на промежуточные операции и вычислени , такие как сдвиг информации и получение попарных произведений из чисел исходного р да . Это приводит к тому, что ЦВМ не в состо нии обработать входную информацию в реальном масштабе времени.
Цель изобретени состоит в устранении указанного недостатка.
Цель достигаетс тем, что в приставке входное устройство соединено с блоком динамической пам ти, выходы блока управлени , на который подаютс синхроимпульсы, соединены с управл юш,ими входами блока коммутации и блока динамической пам ти, другие входы которого соединены с выходами блока коммутации . Выходы блока динамической пам ти подключены ко входам веро тностных двоичных элементов, выходы которых через схему «И вл ютс выходом приставки.
Блок-схема предлагаемого устройства приведена на чертеже.
Приставка содержит входное устройство /, представл ющее собой буферный регистр дл приема исходных данных, блок 2 динамической пам ти 1, представл ющий собой т параллельно работающих регистров сдвига на
/ тактов каждый, где / - число точек вычисл емой коррел ционной функции, am - разр дность числа на входе приставки, блок коммутации , управл ющий блоком 2 дл получени произведений пар чисел вида Xi-Xi+k,
где & 1,2....,/, блок управлени 4, веро тностные двоичные элементы 5 и 6, содержащие датчик случайных чисел и схемы сравнени , и логическую схему «И 7. Устройство работает следующим образом.
На входы приставки подаютс числа J, исходного р да и синхроимпульсы. Числа Хг поступают через входное устройство 1 на блок динамической пам ти параллельными т-разр дными кодами, которые продвигаютс вправо на один разр д при поступлении импульса сдвига.
Синхроимпульсы осуществл ют продвижение чисел по блоку 2 и одновременно поступают на блок управлени , который через блок
коммутации, представл ющий собой обычный
дешифратор, поочередно коммутирует число Xi со всеми Xi+h, где ,2,...,/. Числовые потоки Хг и Xi+h поступают с выхода блока 2 на веро тностные двоичные элементы 5 и 6, где они статистически кодируютс , после чего полученные статистические отображени первого пор дка перемножаютс схемой «И 7. С выхода схемы «И 7 результаты умножени поступают в ЦВМ, где они суммируютс по адресам, которые выбираютс по синхроимпульсу блока управлени 4.
Предмет изобретени
Приставка к цифровой вычислительной машине дл экспресс-обработки данных, содержаща входное устройство, блок динамической пам ти, блоки управлени и коммутащш, веро тностные двоичные элементы и схему «И, отличающа с тем, что, с целью повышени быстродействи обработки данных, в ней выход входного устройства подключен к первому входу блока динамической пам ти, второй вход которой соединен с первым выходом блока управлени , второй выход которого подключен ко входу блока коммутации, выход которого соединен с третьим входом блока динамической пам ти, первый и второй выходы которого соединены соответственно через первый и второй веро тностные двоичные элементы с первым и вторым входами логической схемы «И, выход которой подключен к выходной клемме приставки.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1484680A SU377787A1 (ru) | 1970-09-28 | 1970-09-28 | ВС"ОСЮЗН.АЯ f>& Fi/Tpi^^VT ';," """У---Л^ Автор изобретени За витель |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1484680A SU377787A1 (ru) | 1970-09-28 | 1970-09-28 | ВС"ОСЮЗН.АЯ f>& Fi/Tpi^^VT ';," """У---Л^ Автор изобретени За витель |
Publications (1)
Publication Number | Publication Date |
---|---|
SU377787A1 true SU377787A1 (ru) | 1973-04-17 |
Family
ID=20458651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1484680A SU377787A1 (ru) | 1970-09-28 | 1970-09-28 | ВС"ОСЮЗН.АЯ f>& Fi/Tpi^^VT ';," """У---Л^ Автор изобретени За витель |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU377787A1 (ru) |
-
1970
- 1970-09-28 SU SU1484680A patent/SU377787A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4000399A (en) | Pattern counting system using line scanning | |
SU377787A1 (ru) | ВС"ОСЮЗН.АЯ f>& Fi/Tpi^^VT ';," """У---Л^ Автор изобретени За витель | |
US4477918A (en) | Multiple synchronous counters with ripple read | |
SU763889A1 (ru) | Устройство дл выделени максимального из чисел | |
SU450153A1 (ru) | Преобразователь код-веро тность | |
SU404077A1 (ru) | Преобразователь правильной двоично-десятичной дроби в двоичную дробь | |
US3207888A (en) | Electronic circuit for complementing binary coded decimal numbers | |
SU428385A1 (ru) | ||
SU532095A1 (ru) | Устройство дл ввода информации | |
SU1531116A1 (ru) | Устройство дл обработки изображений объектов | |
SU452843A1 (ru) | Устройство дл прин ти решени при распознавании образов | |
SU556433A1 (ru) | Множительное устройство | |
SU1142826A1 (ru) | Устройство дл преобразовани двоичных чисел в двоично-дес тичные и обратно | |
SU847316A1 (ru) | Устройство дл сопр жени | |
SU432482A1 (ru) | Устройство для согласования входных цепей электронных вычислительных машин (эвм) с выходными цепями управляемых установок | |
SU383042A1 (ru) | Формирователь кодовых комбинаций | |
SU495658A1 (ru) | Генератор функций уолша | |
SU849192A1 (ru) | Устройство дл синхронизациипЕРЕдАчи иНфОРМАции | |
SU391560A1 (ru) | Устройство для возведения в квадрат | |
SU424142A1 (ru) | Устройство сравнения двух чисел в цифровом коде | |
SU497581A1 (ru) | Устройство дл регистрации информации | |
SU807320A1 (ru) | Веро тностный коррелометр | |
SU598070A1 (ru) | Устройство вычислени функций | |
SU871341A2 (ru) | Счетное устройство | |
SU485446A1 (ru) | Веро тностное устройство дл сложени двух чисел |