SU485446A1 - Веро тностное устройство дл сложени двух чисел - Google Patents
Веро тностное устройство дл сложени двух чиселInfo
- Publication number
- SU485446A1 SU485446A1 SU1963046A SU1963046A SU485446A1 SU 485446 A1 SU485446 A1 SU 485446A1 SU 1963046 A SU1963046 A SU 1963046A SU 1963046 A SU1963046 A SU 1963046A SU 485446 A1 SU485446 A1 SU 485446A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- output
- outputs
- numbers
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1
Изобретение относитс к вычис/штельно , технике и может быть использовано д;ш сложени днух чисел, представленных в виде стохастических импульсных последовательностей .
Известные устройства дл сложени двух чисел содержат генератор случайных кодов, три группы выходов которого соединены с первыми входами соответствующих схем
сравнени , ко вторым входам первой из которых подключены разр дные выходы реверсивного счетчика, цепи сложени и вычитани которого соединены jc одноименными вьгхЬдами блока управлени счетом, первый вход которого соединен с выходом первой схемы сравнени , а второй его вход с выходом первого элемента ИЛИ, входы которого соединены с выходами двух элементов И, первые входы которых соедииены с выходами соответственно второй и третьей схем сравнени . Результат вьшол- н емых в устройствах операций не может быть больше единицы, что в свою очередь накладывает ограничение на величины елагаемых и усложн ет операцию масштабировани исходных данных.
Целью изобретени вл етс расширелии класса решаемых задач.
Дл этого устройство содержит триш-ир, элементы И, ИЛИ, НЕ, задер кки и два регистра сдвига, разр дные выходы KI торых подключены соответственно ко вто- рым входам второй и третьей схем сравнини , цепи сдвига обоих регистров сдвига через первый элемент задержки подключены ко входу элемента НЕ, выход которого соединен со вторыми входами первого и второго элементов И, к едини «июму входу триггера и выходу второго элемента ИЛИ, входы которого соед(1непы с выходами старших разр дов регистров сдвига, нричем единичный выход триггера через третий элемент И, /цэугой вход KOTOpoio соединен со входом опроса устройства, соединен с цепью сдвига реверсивно|Х) с Читчика и через второй элемент задержки - с нулевым входом триггера.
На чертеже дана функциона;1ьна схима
. предлагаемого устройства. Веро тностное устройство дл сложени двух чисел содержит элемент ИЛИ 1 дл сложени импульсных последовательностей, оба входа которого соединены соответствен но с входами элементов. И 2 и 3, элемент НЕ 4, элемент. 5, один вход которого соединен со входом, 6 опроса устройства, регистры сдвига 7 и 8 дл хранени кодов слагаемых соответственно с шинами сдвига 9 и 10, которые соеди;нены со входами соответственно схем срав нени 11 и 12, элемент ИЛИ 13, элемент задержки 14, триггер 15, нулевой вход которого подключен через элемент |задержки 16 к выходу элемента И 5, генератор случайных кодов 17, в котором наход тс независимые источники двоичного шума, схему сравнени 18, реверсивный двоичный -счетчик 19 с цепью сдвига, блок управлели счетом 2О. Кроме того, к шине сдвига 21 счетчика 19 подключен выход элемента И 5, Устройство работает следующим образом На регистрах сдвига 7 и 8 устанавливаютс коды слагаемых. Если в старший разр д хот бы одного из регистров сдвига 7 и 8 записана единица (слагаемое 0,5) то на выходе элемента ИЛИ 13 по вл ет с перепад, который устанавливает триггер 15 в 1, и через врем t , равное времени переброса триггера 15, по вл етс на выходе элемента задержки 14 и осуществл ет сдвиг кода регистров сдвига 7 и 8 на ОДШ1 разр д в сторону млад1лих разр дов по шинам сдвига 9 и 10. По око чании сдвига пропадает потенциал на выходе элемента ИЛИ 13, что приводит к по влению потенциала на выходе элемента НЕ 4, который через элементы И 2 и 3 разрешает прохождение на входы элемента ИЛИ 1 обоих слагаемых, представле ных уже в виде стохастических . импульсных последо1 ательностей с выходов схем сравнени 11 и 12, осуществл ющих получение этих последовательностей при сравнении двоичных кодов регистров сдвига 7 и 8 с независимыми источниками двоичного щума генератора 17, Стохастическа импульсна последовательность с выхода элемента ИЛИ 1 поступает на блок упра лепи счетом 20, который следит за кодом в счетчике 19 и подает импульсы на вычи тание или сложение (в зависимости от величины этого кода), стрем сь сделать его близким к некоторому среднему значению, равному результату сложени . По око 1чании вычислений на элемент |Ч-Г 5 по входу 6 опроса устройства приходит импульс, который при единичном состо нии триппера 15 проходит через элемент И 5 и осуществ шет сдвиг кода I реверсивного счетчика 19 на один разр д в сторону старших разр дов по шине сдвига 21, и через врем ,. , равное длитель;ности этого импульса, устанавливают триггер 15 в О, По- окончании сдвига содержимое реверсивного счетчика 19 представл ет двоичный код результата слбжени , причем в старшем разр де хранитс цела .часть, а в остальных разр дах - мантисса. Таким образом, предлагаемое устройстьо позвол ет получить результат вин|тервале (О; 2) при условии, если слагаемые принимают значени в интервале (О; 1), что полностью охватывает всю возможную область значений, принимаемых числами, представленнными в виде веро тностей по влени импульсов стохастических импульсных последовательностей. Предмет изобретени Веро тностное устройство дл сложени двух чисел, содержащее генератор случайных кодов, три группы выходов которого соединены с первыми входами соответствующих схем сравнени , ко вторым входам первой из которых пoдк иoчeны разр дные выходы реверсивного счетчика, цепи сложени и вычитани которого соединены с одноименными выходами блока управлени счетом, первый вход которого соединен с выходом первой схемы сравнени , а второй вход с выходом первого элемента ИЛИ, входы которого соединены с выходами двух элементов И, первые входы которых соединены с выходами соответственно второй и третьей схем сравнени , о т л и ч а юш е е с тем, что, с целью расширени класса решаемых задач, оно содержит триггер , элементы И, ИЛИ, НЕ задержки и два регистра сдвига, разр дные выходы которых подключены соответственно ко вторым входам второй и третьей схем сравнени , цени сдвига обоих регистров сдвиг-а через первый элемент задержки подключены ко входу элемента НЕ, выход которогчз соединен со вторыми входами первого и второго элемептов И, к единичному входу триггера и выходу второго элемента ИЛИ, входы которого соединены с выходами старших разр дов регистров сдвига, причем единичный выход триггера через третий элемент И, другой вход которого соединен со входом опроса устройства, соединен с цепью сдвига реверсивного счет чика и через второй элемент задержки - с нулевым входом триггера.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1963046A SU485446A1 (ru) | 1973-09-28 | 1973-09-28 | Веро тностное устройство дл сложени двух чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1963046A SU485446A1 (ru) | 1973-09-28 | 1973-09-28 | Веро тностное устройство дл сложени двух чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU485446A1 true SU485446A1 (ru) | 1975-09-25 |
Family
ID=20565608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1963046A SU485446A1 (ru) | 1973-09-28 | 1973-09-28 | Веро тностное устройство дл сложени двух чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU485446A1 (ru) |
-
1973
- 1973-09-28 SU SU1963046A patent/SU485446A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU485446A1 (ru) | Веро тностное устройство дл сложени двух чисел | |
US4156201A (en) | Binary word presence indicating circuit | |
SU470826A1 (ru) | Веро тностное устройство дл делени двух чисел | |
SU473181A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU943693A1 (ru) | Устройство дл ввода информации | |
SU1539774A1 (ru) | Генератор псевдослучайной последовательности | |
SU1264165A1 (ru) | Накапливающий сумматор | |
SU450153A1 (ru) | Преобразователь код-веро тность | |
SU404082A1 (ru) | УСТРОЙСТВО дл ВЫЧИСЛЕНИЯ ФУНКЦИИ ВИДАZ =. KV'X^ + у | |
SU378854A1 (ru) | Цифровой датчик нормально распределенных чисел | |
SU843215A1 (ru) | Декодирующий накопитель | |
SU428385A1 (ru) | ||
SU466508A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU830359A1 (ru) | Распределитель | |
SU1277387A2 (ru) | Делитель частоты следовани импульсов | |
SU410423A1 (ru) | ||
SU598070A1 (ru) | Устройство вычислени функций | |
SU799148A1 (ru) | Счетчик с последовательным переносом | |
SU1647890A1 (ru) | Декадное счетное устройство | |
SU913367A1 (ru) | Устройство для сравнения двоичных чисел 1 | |
SU557360A1 (ru) | Устройство дл преобразовани двоичного кода | |
SU553749A1 (ru) | Пересчетное устройство | |
SU1751858A1 (ru) | Устройство дл вычислени остатка по модулю от двоичного числа | |
SU450156A1 (ru) | Распределитель импульсов | |
SU717756A1 (ru) | Устройство дл определени экстремального числа |