SU403073A1

SU403073A1 - Двухтактный двоичный счетчик

Info

Publication number: SU403073A1
Application number: SU1694359A
Authority: SU
Priority date: 1971-09-08
Filing date: 1971-09-08
Publication date: 1973-10-19

Description

1

Изобретение относитс к области автоматики и вычислительной техники.

Известны двухтактные двоичные счетчики, содержащие основной и дополнительный регистры из групп разр дов и логические схемы «И.

Недостатком таких счетчиков вл етс значительное врем , затрачиваемое на формирование нового кода счета. Это врем растет с числом разр дов счетчика.

С целью увеличени быстродействи работы счетчика в каждой группе его разр дов установлен образуемый схемами «И блок выделени неременной части кода счета, блок установки единицы и блок установки нулей. Указанный блок выделени переменной части кода счета установлен между основным и дополнительным регистрами, а блоки установки единицы и нулей установлены между дополнительным и основным регистрами. Входы каждой схемы «И блока выделени переменной части кода счета соединены с единичными выходами соответствующего и всех младших разр дов группы основного регистра, а выходы этих схем соединены с единичными входами соответствующего разр да дополнительного регистра. Входы каждой схемы «И блока установки единицы соединены с нулевым выходом соответствующего разр да, единичным выходом соседнего младшего, а также с единичными выходами старщих разр дов всех младщих групп разр дов дополнительного регистра, а выходы этих схем соединены с единичными входами основного регистра . Входы каждой схемы «И блока установки нулей соединены с единичным выходом соответствующего разр да, а также с единичными выходами старших разр дов всех младших групп дополнительного регистра, а выходы

этих схем соединены с нулевыми входами основного регистра.

На фиг. 1 показана блок-схема предлагаемого счетчика; на фиг. 2 - пример реализации группы счетчика из 4-х разр дов (старшие

разр ды располагаютс слева, младшие - справа).

Счетчик содержит основной регистр 1 и дополнительный регистр 2, которые состо т из групп разр дов 3. В каждой группе между регистрами 1 и 2 установлен блок 4 выделени измен ющейс части кода счета, а между регистрами 2 и 1 - блок 5 установки единицы и блок 6 установки нулей (на чертеже объединены в блок б, 6).

Блоки 4, 5, б содержат схемы «И 7, 8, 9 соответственно.

Шины 10-18 обеспечивают св зи между блоками и группами регистров счетчика, причем шины 10, 18 соединены с выходами старших разр дов групп регистров.

На шииы 19, 20 подаютс две смещенные серии синхроимпульсов дл двухтактной работы счетчика.

Работу счетчика рассмотрим на примере одной группы разр дов.

Пусть регистры 1 и 2 установлены в исходное состо ние, например нулевое (цепи начальной установки на чертеже не показаны).

На шину 18 поступает разрешающий уровень от старших разр дов младших групп счетчика. Но первому синхроимпульсу, поданному на шину 19 в регистр 1, запоминаетс код 0001. На выходе блока 4 формируетс код 0001. По первому синхроимпульсу, поданному на шину 20, в регистр 2 заноситс код 0001. На выходе блока 5 формируетс код 0010, на выходе блока 6 - код 0001. Второй синхроимпульс по шине 19 обеспечит формирование в регистре 1 кода 0010. На выходе блока 4 по вл етс код 0000 и т. д. в соответствии с таблицей.

Схемы «И блоков 4, 5, 6 совмещены со входными цеп ми регистров 2 и 1, а их работа совмещена с приемом в эти регистры. Поэтому дл счета требуетс лишь врем занесени в 5 регистры и не требуетс дополнительное врем на формирование кода счета. Такое быстродействие вл етс предельно высоким и не зависит от числа разр дов счетчика.

Предмет изобретени

Двухтактный двоичный счетчик, содержащий в каждой группе разр дов основной и дополнительный регистры и логические схемы «И, отличающийс тем, что, с целью повыше5 ПИЯ быстродействи , кажда группа разр дов содержит блок выделени переменной части кода, блок установки единицы и блок установки нулей; выполненные иа логических схемах «И, входы каждой логической схемы «И

0 блока выделени переменной части кода соединены с единичными выходами соответствующего дополнительного и всех младших разр дов группы основного регистра группы разр дов , а выходы этих схем «И соединены с

5 единичными входами соответствующих разр дов дополнительного регистра группы разр дов , входы калсдой логической схемы «И блока установки единицы соединены с нулевым выходом соответствующего разр да дополнительного регистра, единичным выходом соседнего младшего разр да, а также с единичными выходами старших разр дов дополнительных регистров всех младших групп разр дов , а выходы этих логических схем

5 «И соединены с единичными входами основного регистра; входы каждой логической схемы «И блока установки нулей соединены с единичным выходом соответствующего разр да дополнительного регистра, а также с единичными выходами старших разр дов дополнительных младших групп разр дов регистров, а выходы этих логических схем «И соединены с нулевыми входами основного регистра.

..J

/..j Liizn:i

f/