SU739528A1 - Устройство дл последовательного выделени нулей из п-разр дного двоичного кода - Google Patents

Description

Изобретение относится к автоматике и вычислительной технике и предназначено для схем приоритета и ассоциативных устройств.

Известно устройство для выделения младшего значащего разряда, содержащее блок выделения нулей, дешифратор [1]. Недостатком его является низкое быстродействие.

Известно также устройство для последовательного выделения нулей из П -разрядного двоичного кода, содержащее в каждом разряде элемент И-НЕ, триггер, регистр и элементы И [2]. Недостатком его является низ- 13 кое, быстродействие.

Целью изобретения является повы-’ шение быстродействия устройства.

Цель достигается тем, что устройство содержит параллельный η -разряд- 2(? ный сумматор и г элементов НЕ, при^ этом первый вход элемента И-НЕ каждого ' разряда соединен с тактовым входом устройства, второй вход элемента И-НЕ каждого разряда соединён. 2$ с соответствующим выходом- сумматора, третий вход элемента И-НЕ каждого разряда подключен через соответствующий элемент НЕ к входу первого операнда того же ^разряда сумматора и к вхо-Зб

ПОСЛЕДОВАТЕЛЬНОГО ИЗ п -РАЗРЯДНОГО

КОДА ' ² ' ду устройства того же разряда, а выход элемента И-НЕ каждого разряда соединен с первым входом триггера того же разряда и с соответствующим выходом устройства, причем второй вход триггера каждого разряда подключен к входу постоянного сигнала устройства, а выход.триггера каждого разряда соединен с входом, того же разряда второго операнда сумматора, к входу переноса которого подключен вход постоянного сигнала устройства.

Йа чертеже изображена структурная схема предлагаемого устройства. Оно содержит сумматор 1, элементы НЕ 2, элементы и-НЕ 3, триггеры 4, тактовый вход 5.

Устройство работает следующим образом. В исходном состоянии триггеры обнулены. Исходный двоичный код поступает на входы первого операнда сумматора 1 и входы элементов НЕ 2. На вход переноса сумматора подается постоянно’логическая единица, поэтому на выходах сумматора присутствует число, на единицу большее исходного двоичного кода. Это означает, что сигнал переноса распространяется (со стороны младших’разрядов сумматора) до первого нуля исходного

Предлагаемое устройство по отношению к входным кодам, инверсным рас-’ смотренному,.' является, как и прототип, устройством последовательного выделения единиц.

Таким образом, благодаря использованию параллельного сумматора и одной серии тактовых импульсов, быстродействие устройства существенно Повышается по сравнению с прототипом.

Claims (2)

1. (54) УСТРОЙСТВО ДЛЯ ПОСЛЕДОВАТЕЛЬНОГО ВЬЩЕЛЁНИЯ НУЛЕЙ ИЗ П -РАЗРЯДНОГО ДВОИЧНОГО КОДА. Изобретение относитс  к автома ,тике и вычислительной технике и пред назначено дл  схем приоритета и ассоциативных устройств. Известно устройство дл  выделени  младшего значащего разр да, содержащее блок выделени  нулей, дешифратор Недостатком его  вл етс  низкое быстродействие.. Известно также устройство дл  последовательного выделени  нулей из П -разр дного двоичного кода, содержащее в каждстл разр де элемент И-НЕ, триггер, регистр и элементы И 2. Недостатком его  вл етс  низкЬе быстродействие.. . , Целью изобретени   вл етс  повышение быстродействи  устройства. Цель достигаетс  тем, что устройство содержит параллельный п -разр д ный сумматор и rt элементов НЕ, при этом первый вход элемента И-НЕ каждого разр да соединен с тактовым входом устройства, второй вход элемента И-НЕ .каждого разр да соединён. с соответствующим выходом, сумматора, третий вход элемента И-НЕ каждого ра р да подключен через соответствующий элемент НЕ к вхЪду первого опера да того же разр да сумматора и к вхо ду устройства того же разр да, а выход элемента И-НЕ каждого разр да соединен с первым входом триггера того же разр да и.с соответствук цим выходом устройства, причем второй вход триггера каждого разр да подключен к входу посто нного сигнала устройства , а выход, триггера каждого разр -да соединен с входом, того же разр да второго операнда сумматора, к входу переноса которого подключен вход посто нного сигнала устройства. Йа чертеже изображена структурна  схема предлагаемого устройства. Оно содержит сумматор 1, элементы НЕ 2, элементы и-НЁ 3, триггеры 4, тактовый вход 5. Устройство работает следующим oSt )a3pM. В исходном состо нии триггеры обнулены. Исходный двойч,ный код по.ступает на входы первого операнда сумматора 1 и входы элементов НЕ 2. На вход переноса суммдтора подаетс  посто нно логическа  единица, поэтому на выходах сумматора присутствует число, на единицу большее исходного двоичного кода. Это означает, что сигнал переноса распростран етс  (со стороны младшихразр дов сумматора ) до первого нул  исходного двоичного кода. При этом на выхо цах сумматора в данном разр де по вл етс  единица, а во всех более ; йладшихразр дах - нули. -Остальные разр ды исходного двоичного кода не измен ютс . При этом только один элемент И-НЕ, соответствующий разр ду исходного двоичного кода , содержащему первый нуль, подготовлен к прохождению тактового имПульеа , поступающего на вход. 5устройства . Это следует из того,что данный разр д на выходе элемента .НЕ и на выходе сумматора равен единицё , более младшие разр ды запрещены нул ми, поступак цими с сумматора , а на элементы И-НЕ, соответствующие более старшим разр дам, посту пают парафазные сигналы. Таким обрйз тактовый импульс проходит только через данный элилент И-НЕ и поступает на первый вход (синхронизирующий) соответствующего триггера 4. На вторые входи (информационные) всех триг гёрОв посто нно пЬдаетс  логическа  единица, поэтому положительный перепад тактового , соответствую щий его заднему фронту (положительны импульс инвертируетс , проходи через элементы Ит-НЕ) , установит триггер данного разр да в; единицу. Код с выходов триггеров поступает на Ьходы второго операнда сумматора и разрешает прохождение сигнала пере носа до второго нул  исходного двоич ного кода. При этом код, вновь сфор .миррванный на внкодахсумма.тора, не , из мен ет состо ни  триггеров/ постольку запись производитс  только по заднему фронту тактового импульса. Аналогично обнаруживаютс  нули в бопее старших разр дах, при этом S триггерах по мере поступлени  тактовых импульсов, соответствующих обработанньл; нул м, накапливаютс  единицы , которые разрешают дальнейшее прохождение сигнала п ерёноса и тем самым запрещают повторное выделение обработа нных нулей. Выходной код, состо щий из выдё енного нул  и еди .йиц, снимаетс  с выхода элементов Ив моменты прохождени  тйктовых импул CidJffV-V --;:.-Предлагаемое устройство по отношению к входным кодам, инверсным рассмотренному ,.  вл етс , как и прототип , устройством последовательного выделени  единиц. . Таким образом, благодар  использованию параЛл ель Hoi-o сумматора и одной серии тактовых импульсов, быстродействие устройства существенно Повышаетс  по сравнению с прототипом. Формула изобретени  Устройство дл  последовательного выделени  улей из ri -разр дного двоичного кода, содержащее в каждом разр де элемент И-НЕ и триггер, о тл и ч а ю щ е ее   тем, что, с , целью повьа ени  быстродействи  устройства, оно содержит параллельный п -разр дный сумматор и п элементов НЕ, .-при этом первый вход элемента И-НЕ каждого разр да соединён с тактовым входом устройства, второй .вход элемента И-НЕ каждого разр да соединен с соответствующим сумматора, третий вход элемента И-НЕ каждого разр да подключен через соответствующий элемент НЕ к входу первого операнда того же разр да сумматора и к входу устройства того же разр да, а-выход элемента И-НЕ . каждого разр да соединен с первым входом триггера того же разр да и q соответствующим выходом устройства, причем ВТОРОЙ вход триггера каждого разр да подк.гаочен к входу, посто нного сигнала устройства, а вь&сод триггера каждого разр да соединен с входом того же разр да второго операнда сумматора, к входу переноса которого 1ТОдключен вход посто нно.го сигнала устройства. Источники информации прин тыё во внимание при экспертизе 1. Авторское свидетельство СССР №278215, кл. G Об F 5/02, 1969. .
2. 2. Авторское свидетельство СССР :. по за вке № 2504715/24, кл. в бЪ F 7/06, 1977 (прототип).

   Входной код

   /1(иическв 

   единица

   I Г

   8ыа(1нец квЗ

   II

   1|

   г4чеека  eduHif на