SU1037245A1 - Устройство дл последовательного выделени нулей из @ -разр дного двоичного кода - Google Patents
Устройство дл последовательного выделени нулей из @ -разр дного двоичного кода Download PDFInfo
- Publication number
- SU1037245A1 SU1037245A1 SU823422916A SU3422916A SU1037245A1 SU 1037245 A1 SU1037245 A1 SU 1037245A1 SU 823422916 A SU823422916 A SU 823422916A SU 3422916 A SU3422916 A SU 3422916A SU 1037245 A1 SU1037245 A1 SU 1037245A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- elements
- input
- inputs
- output
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ПОСЛЕДоВА .ТБЛЬНОГО.ВЬЩЕЛЕНИЯ НУЛЕЙ ИЗ И-РАЗРЯДНОГО ДВОИЧНОГО КОДА, содержащее группу элементов НЕ и регистр, прИ чем входы сброса триггеров соеди- . йены с входом сброса устройства, отличающеес тем, что, с целью повьшени быстродействи и надежности устройство содержит группу элементов И и группу элементов ИЛИ, первые входи которых соединены с соответствующими информационными входами устройства, второй вход каждого элемента ИЛИ группы соединен с пр мым выходом триггера соответствующего разр да регистра, выход каждого элемента ИЛИ группы соединен с входом coqiTве ствующего элемента НЕ группы, выходы элементов HF группы соединены с первыми входами соответствующих элементов И группы, выход каждого элемента ИЛИ группы соединен с соответствующими входами всех последующих элементов И группы , тактовый вход устройства соединен с соответствующим входом каждого элемента И группы, выход каж (Л дого элемента И группы соединен с единичным входом триггера соответС ствующего разр да регистра, и с соответствующим информационным выходом устройства.
Description
Устройство относитс к вычислительной технике и может быть испол зовано в запоминающих устройствах с ассоциативной выборкой. Известно устройство- дл выделени младшего значащего разр да, содержащее блок выделени нулей и дешифратор 1. Недостатком этого устройства вл етс низкое быстродействие. Наиболее близким по техиической сущности к изобретению вл етс устройство дл последовательного выделени нулей из И -разр дного двоичного кода, содержащее в каждом разр де элемент И-НЕ, триггер, а также и элементов НЕ и параллель ный и-разр дный сумматор 2J. Недостатком известного устройст вл етс низкое быстродействие и надежность. Целью изобретени вл етс повы шение надежности и быстродействи устройства. Поставленна цель достигаетс тем, что в устройство д;7 последовательного выделени нулей из И-раз р дного двоичного кода, содержащее группу элементов НЕ и .регистр, причем входы сброса триггеров регистра соединены с входом сброса устройства, введены группа элементов И и группа элементов ИНН, первы входы которых соединены с соответствующими информационными входами устройства, второй вход каждого элемента ИЛИ группы соединен с пр мым выходом триггера соответственно разр5ада регистра, выход каждого элемента IDIil группы соединен с входом соответствующего элемента НЕ группы, выходы элементов НЕ группы соединены с пepвы ш входами соотве ствующих элементов И группы, выход каждого элемента ИЛИ группы соединен с соответствующими входами все последующих элементов И группы, та товы15 вход устройства соединен с с ответствующим входом кахсдого элемента И группы, выход калздого элемента И группы соединен с единичным входом триггера одноименного p р да регистра и с соответствующим информационным выходом устройства. На чертеже представлена блок-сх ма устройства. Устройство содержит информацион входы 1 устройства, элементы ИЛИ 2 группы, элементы НЕ 3 группы, элементы И 4 группы, триггеры 5 регистра , информационные выходы б устройства , тактовый вход 7 устройства, вход сброса 8 устройства. Устройство работает следующим об-, разом. Сигналом с входа 8 все триггеры 5 устанавливаютс в нулевое состо ние. На ПРЯГ.1ЫХ 1зыходах триггеров устанавливаетс потенциал логического нул После этого устройство готово к работе . На информационные входы 1 подаетс -разр дный двоичный код. В тех разр дах, где присутствуют единицы , проход сигнала с входа 7 через соответствующий элемент И 4 на вход установки триггера 5 в единичное состо ние запрещен потенциаломj соответствующим логическому нулю с вы- . хода соответ-ствующего элемента НЕ 3. В тех разр дах двоичного кода, где присутствуют нули, потенциал, соответствующий;лргической единице с выхода соответствующего элемента НЕ 3, разрешает прохолсдение сигнала с входа 7 через -элемент И 4 данного разр да в том случае, если во всех предыдущих Смладших ) разр дах -.двоичного кода присутствуют единицы в этом случае на входы элементов ИЛ1 2 предыдущих разр дов подаетс потенциал логической единицы, который поступает па соответствующие входы элементов и. 4,йричем полное совпадение потенциалов логической единицы возможно только в самом младшем двоичном разр де счита только те разр ды, где на входы устройства поступает код нуль), либо в том случае, если все предыдущие нули двоичного кода уже выделены, так как в результате выделени нулей триггер 5 соответствующего разр да импульсом с выхода элемента И 4 устанавливаетс в единичное состо ние и потенциал с пр мого выхода триггера через элемент ИЛИ 2 дает разрешение на выделение следующего по пор дку более старшего разр да, в котором присутствует нуль. На выходе предлагаемого устройства последовательно во времени по вл ютс импульсы, снимае.Фле с выходов элементов И 4 тех разр дрв , значени которых равны нулю. Применение изобретени позвол ет повысить быстродействие устройства и его на.дежность.
Claims (1)
- УСТРОЙСТВО ДЛЯ ПОСЛЕДОВАТЕЛЬНОГО ВЫДЕЛЕНИЯ НУЛЕЙ ИЗ И-РАЗРЯДНОГО ДВОИЧНОГО КОДА, содержащее группу элементов НЕ и регистр, причем входы сброса триггеров соеди- йены с входом сброса устройства, отличающееся тем, что, с целью повышения быстродействия и надежности устройство содержит группу элементов И и группу элементов ИЛИ, первые входы которых соединена с соответствующими информационными входами устройства, второй вход каждого элемента ИЛИ группы соединен с прямым выходом триггера соответствующего разряда регистра, выход каждого элемента ИЛИ группы соединен с входом соответствующего элемента НЕ группы, выходы элементов НЕ- группы соединены с первыми входами соответствующих элементов И группы, выход каждого элемента ИЛИ группы сое динен с соответствующими входами всех последующих элементов И группы, тактовый вход устройства соединен с соответствующим входом каждого элемента И группы, выход каждого элемента И группы соединен с единичным входом триггера соответствующего разряда регистра, й с соответствующим информационным выходом устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823422916A SU1037245A1 (ru) | 1982-02-22 | 1982-02-22 | Устройство дл последовательного выделени нулей из @ -разр дного двоичного кода |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823422916A SU1037245A1 (ru) | 1982-02-22 | 1982-02-22 | Устройство дл последовательного выделени нулей из @ -разр дного двоичного кода |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1037245A1 true SU1037245A1 (ru) | 1983-08-23 |
Family
ID=21006550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823422916A SU1037245A1 (ru) | 1982-02-22 | 1982-02-22 | Устройство дл последовательного выделени нулей из @ -разр дного двоичного кода |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1037245A1 (ru) |
-
1982
- 1982-02-22 SU SU823422916A patent/SU1037245A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР 278215, кл. G 06 F 5/02, 1969. 2. Авторское свидетельство СССР № 739528, кл. G 06 F 7/06, 1980 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1037245A1 (ru) | Устройство дл последовательного выделени нулей из @ -разр дного двоичного кода | |
SU1037258A1 (ru) | Устройство дл определени количества единиц в двоичном коде | |
SU767766A1 (ru) | Устройство дл определени четности информации | |
SU987616A1 (ru) | Устройство дл последовательного выделени единиц из @ -разр дного двоичного кода | |
SU1149259A1 (ru) | Устройство переменного приоритета | |
SU610107A1 (ru) | Устройство дл сортировки двоичных чисел | |
SU1201855A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU1023323A1 (ru) | Устройство дл извлечени кубического корн | |
SU1030797A1 (ru) | Устройство дл сортировки @ @ -разр дных чисел | |
SU1403059A1 (ru) | Устройство дл сортировки массивов чисел | |
SU943707A1 (ru) | Устройство дл сортировки чисел | |
SU1103226A1 (ru) | Устройство дл вычислени квадратного корн | |
SU911510A1 (ru) | Устройство дл определени максимального числа | |
SU1092494A2 (ru) | Устройство дл сортировки чисел | |
SU1185325A1 (ru) | Устройство для поиска заданного числа | |
SU1325462A1 (ru) | Устройство дл сортировки двоичных чисел | |
SU999041A1 (ru) | Устройство дл определени максимального из @ чисел | |
SU1049910A2 (ru) | Устройство дл определени старшего значащего разр да | |
SU1599858A1 (ru) | Устройство дл циклического опроса инициативных сигналов | |
SU1273930A2 (ru) | Устройство дл последовательного выделени единиц и п-разр дного двоичного кода | |
SU739528A1 (ru) | Устройство дл последовательного выделени нулей из п-разр дного двоичного кода | |
SU1513460A1 (ru) | Устройство дл управлени обменом информацией | |
SU1116426A1 (ru) | Устройство дл поиска чисел в заданном диапазоне | |
SU1764053A1 (ru) | Многоканальное устройство дл управлени обслуживанием за вок в пор дке поступлени | |
SU1252779A1 (ru) | Устройство дл последовательного выделени единиц из двоичного кода |