SU1615893A1 - Устройство дл преобразовани последовательного кода в параллельный - Google Patents
Устройство дл преобразовани последовательного кода в параллельный Download PDFInfo
- Publication number
- SU1615893A1 SU1615893A1 SU884466771A SU4466771A SU1615893A1 SU 1615893 A1 SU1615893 A1 SU 1615893A1 SU 884466771 A SU884466771 A SU 884466771A SU 4466771 A SU4466771 A SU 4466771A SU 1615893 A1 SU1615893 A1 SU 1615893A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- register
- trigger
- inputs
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Изобретение относитс к вычислительной технике, а именно к внешним периферийным устройствам ЭВМ, работающим в бипол рном коде с использованием преобразовани бипол рного кода в параллельный, и может быть использовано дл вывода информации с ЭВМ непосредственно на цифропечатающее или графопостроительное устройства. Изобретение позвол ет упростить конструкцию устройства дл преобразовани последнего кода в параллельный. Устройство содержит формирователи 1 и 16 импульсов, сдвигающий регистр 2, преобразователь 3 бипол рного кода в унипол рный, триггеры 4 и 5, элементы И 6, 7 и 8, элемент ИЛИ 9, выходной регистр 10, генератор 11 импульсов, инверторы 12, 13 и 14, клавишный регистр 15, передатчики 17 и 18. 1 ил.
Description
Процесс преобразовани закончен.
Непременное условие работы устройства состоит в том, что частота генератора 11 должна быть соизмерима с -периодом частоты синхронизации.Кроме того, длительность импульсов, формируемых формирователем 1, должна быть больше или равна с. Таким.обра
лись уровни логических 1 . В этом случает на выходе элемента И 8 формируетс потенциал, который поступает на вход элемента И 7, последний разрешает прохождение с его второго входа импульса синхронизации на выход элемента И 7 и далее на счетньш вход выходного регистра 10. К этому
моменту на входах данных регистра 10 установлена информационна часть бипол рного кода, котора и записываетс поступающим с выхода элемента И 7 одиночным импульсом.
С выхода регистра 10 информаци через передатчик 17 устанавливаетс на информационном выходе 20 устрой- .
Одновременно с этим импульс син- хр|энизации с выхода элемента И 7 пост гпает на вход инвертора 14 и с его выкода на вход формировател 16 импульсов , который вьщел ет задний фрэнт импульса синхронизации и форми ру.
ПО1
гт второй иммпульс синхронизации, :тупаюгчий через передатчик 18 на выкод 21 синхронизации устройства.
ФЬрмулаизобретени
I Устройство дл преобразовани поел гдовательного кода в параллельный, содержащее первьй формирователь импульсов , сдвиговый регистр, преоб- ра ователь бипол рного кода в уни- пoJ| pный, вход которого вл етс ин- фо змационным входом устройства, триг ге)ы, элементы И, элемент ИЛИ, выход Hoii регистр и генератор импульсов, вы|сод которого соединен с первым вхо до первого элемента И, о т л и ч а ю ц е 6 с тем, что, с целью упро- ще Ш устройства, в него введены ин- , клавишный регистр, второй фо)Мирователь импульсов и передатчики , первьй выход преобразовател би- пoJil pнoro кода в унипол рный соеди- ней с входом данных первого триггера , выход которого соединен с входом
данных сдвигового регистра, первый выход которого соединен с входом данных выходного регистра, выход которого соединен с входом первого передатчика , второй выход преобразовател бипол рного кода в унипол рный соединен со счетным входом первого триггера, с первым входом элемента ИЛИ, с входом первого формировател импульсов И, через первый инвертор с входом установки второго триггера, выход которого соединен с входом установки сдвигового регистра, второй выход которого соединен с первым вхо - дом второго элемента И, выход которого соединен непосредственно со счетным входом выходного регистра и через второй инвертор с входом второго формировател импульсов, выход которого соединен с входом второго передатчика , выход первого формировател импульсов соединен с вторым входом первого элемета И,выход которого соеди- ;нен со счетным входом второго триггера и с вторым входом элемента ИЛИ, выход которого соединен со счетным входом сдвигового регистра, третьи выходы которого соединены непосредственно с первыми входами клавишного регистра и через третий инвертор с вторыми входами клавишного регистра , третий вход которого вл етс задающим входом устройства, выходы клавишного регистра соединены с входами третьего элемента И, выход которого соединен с вторым входом второго элемента И, выходы первого и второго передатчиков вл ютс соответственно информационным и синхронизирующим выходами устройства.
Claims (1)
- Формула изобретения ( Устройство для преобразования последовательного кода в параллельный, содержащее первый формирователь им- 25 пудьсов, сдвиговый регистр, преобразователь биполярного кода в униполярный, вход которого является информационным входом устройства, триггеры, элементы И, элемент ИЛИ, выход- jq нор регистр и генератор импульсов, выход которого соединен с первым входов первого элемента И, о т л и ч а юте е с я тем, что, с целью упрощения устройства, в него введены инверторы, клавишный регистр, второй формирователь импульсов и передатчики^ первый выход преобразователя биполярного кода в униполярный соединей с входом данных первого триггера, выход которого соединен с входом данных сдвигового регистра, первый выход которого соединен с входом данных выходного регистра, выход которого соединен с входом первого передатчика, второй выход преобразователя биполярного кода в униполярный соединен со счетным входом первого триггера, с первым входом элемента ИЛИ, с входом первого формирователя ' импульсов И, через первый инвертор с входом установки второго триггера, выход которого соединен с входом установки сдвигового регистра, второй выход которого соединен с первым вхо'~ дом второго элемента И, выход которого соединен непосредственно со счетным входом выходного регистра и через второй инвертор с входом второго формирователя импульсов, выход которого соединен с входом второго передатчика, выход первого формирователя импульсов соединен с вторым входом первого элемета И,выход которого соединен со счетным входом второго триггера и с вторым входом элемента ИЛИ, выход которого соединен со счетным входом сдвигового регистра, третьи выходы которого соединены непосредственно с первыми входами клавишного регистра и через третий инвертор с вторыми входами клавишного регистра, третий вход которого является задающим входом устройства, выходы клавишного регистра соединены с входами третьего элемента И, выход которого соединен с вторым входом второго элемента И, выходы первого и второго передатчиков являются соответственно информационным и синхронизирующим выходами устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884466771A SU1615893A1 (ru) | 1988-06-20 | 1988-06-20 | Устройство дл преобразовани последовательного кода в параллельный |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884466771A SU1615893A1 (ru) | 1988-06-20 | 1988-06-20 | Устройство дл преобразовани последовательного кода в параллельный |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1615893A1 true SU1615893A1 (ru) | 1990-12-23 |
Family
ID=21392406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884466771A SU1615893A1 (ru) | 1988-06-20 | 1988-06-20 | Устройство дл преобразовани последовательного кода в параллельный |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1615893A1 (ru) |
-
1988
- 1988-06-20 SU SU884466771A patent/SU1615893A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1231613, кл. Н 03 М 9/00, 1984. Авторское свидетельство СССР 1418911, кл. Н 03 М 9/00, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1615893A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1649676A1 (ru) | Преобразователь кодов | |
SU595888A1 (ru) | Мажоритарное устройство | |
SU1725827A1 (ru) | Электронный стетоскоп | |
SU1587638A1 (ru) | Кодирующее устройство | |
JPH0710047B2 (ja) | 零連誤り検出回路 | |
SU1347162A1 (ru) | Генератор импульсной последовательности | |
SU693538A1 (ru) | Преобразователь интервала времени в цифровой код | |
SU647693A1 (ru) | Преобразователь врем -веро тность | |
SU549803A2 (ru) | Преобразователь двоично-дес тичного кода "12222" в унитарный код | |
SU1741267A1 (ru) | Устройство дл формировани биимпульсных сигналов | |
SU1557683A1 (ru) | Устройство дл преобразовани числа из позиционного кода в систему остаточных классов | |
SU1423997A1 (ru) | Генератор сигналов Хаара | |
SU549887A1 (ru) | Преобразователь длительности сигнала в цифровой код | |
SU1374138A1 (ru) | Цифровой преобразователь дл измерени частоты следовани импульсов | |
SU1180873A1 (ru) | Устройство дл сопр жени диспле с ЭВМ | |
SU1176454A1 (ru) | Кодирующее устройство | |
SU1476469A1 (ru) | Устройство дл контрол остаточного кода по модулю три | |
SU902249A1 (ru) | Преобразователь интервала времени в цифровой код | |
SU1381567A1 (ru) | Устройство дл передачи сообщений в адаптивных телеметрических системах | |
SU501362A1 (ru) | Устройство дл регистрации формы повтор ющихс сигналов наносекундной длительности | |
SU1218470A1 (ru) | Устройство дл преобразовани кодов | |
SU368598A1 (ru) | Преобразователь двоично-десятичного кода «12222» в унитарный код | |
RU1798776C (ru) | Устройство дл ввода информации | |
SU1309316A1 (ru) | Преобразователь параллельного @ -разр дного кода в последовательный |