SU595888A1 - Мажоритарное устройство - Google Patents
Мажоритарное устройствоInfo
- Publication number
- SU595888A1 SU595888A1 SU762434684A SU2434684A SU595888A1 SU 595888 A1 SU595888 A1 SU 595888A1 SU 762434684 A SU762434684 A SU 762434684A SU 2434684 A SU2434684 A SU 2434684A SU 595888 A1 SU595888 A1 SU 595888A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- signals
- counter
- output
- Prior art date
Links
Landscapes
- Control By Computers (AREA)
Description
8 тактовых импульсов, соединенным с тактируемыми входами 13 счетчика 6 импульсов и одннм из входов 14 формировател 7 Стиалов , вход 15 которого св зан с выходом 16 счетчика 6 импульсов. Управл ющий вход 17 счетчнка 6 иодключеи к источнику 1 управл ющих сигналов, счетный вход 18 -- к выходу 19 регистра 5 сдвига, вторые входы 20 которого соединены с источннком 9 тактовых имнульсов .
На фнг. 1 н 2 нрии ты следующие обозвачепн :
Xi, Xz, Хз - сигналы иа отдельных выходах нстрчнйка 4 входных сигналов;
У - сигналы иа выходе источника 1 управл ющих сигналов;
ТИь ТРЬ - сигналы на выходах источннков 8 и 9 тактовых имнульсов;
УЯ, УЗ - сигналы на входе 15 н на выходе формировател 7 енгналов.
Работу устройства рассмотрим на конкретном нримере, когда логический блок 2 вынолнен в виде л-двухвходовых элементов совиадеии . На первые входы всех элемеитов совиадеии логического блока 2 ностуиают сигналы от источников 4, а на вторые входы 12, соединеииые параллельно, - тактовые имнульсы нервой последовательности TPIi от источника 8. С выходов элементов совнаденн сигналы подаютс на нараллельиые входы регнетра 5, заномниающего на один такт сигналы в иараллельиом коде, а счстчнк 6 нодсчитывает общее количество едиииц, ноступающих с выхода 19 регнстра 5. Если число единнц больше логического норога, онредел емого сигналом уиравленн (вход 17), то иа выходе формировател 7 ио вл етс «1, в противном случае - «О.
На временных днаграммах показаны анр жени только иа трех входах, а иа всех остальиых нанр жение соответствует логнческому нулю и основание счета (в счетчике 6) полагаетс равным 2, иа времеииой диаграмме фиг. 2 показано состо ние выходного нанр жени мажоритарного устройства ирн указанных состо нн х входных велнчии Xi, Х., Х на входах 3. Нерва иоеледовательность тактовых импульсов THi обеснечнвает заннсь информации с входов 3 через элементы совнаденн логнческого блока 2 в регистр 5 сдвн1а , сброс разр дов счетчпка 6 в нулевое соС .то ипе и тактировапие формировате;1 7.
Втора последовательность тактовых импульсов ТИ2 обеспечивает сдвиг записанной в регистре 5 информации на вход счетчика 6, который подсчитывает количество единиц, запнсанных в регистре 5. Если количество единиц больгие установленного основани счета, совнадающего с требуемым иорогом срабатывани мажоритарного устройства, счетчик 6 иереиолн етс . Следовательно, измен величину иорога срабатывани , можно осуществить перестройку мажоритарного устройства. Сигиал переноса У2 ностунает на вход формировател 7, где в течение следующего такта формируетс сигнал УЗ, соответствующий
логической «1. Отсутствие неконтролируемых задержек обусловливает лучщую, но сравненню с нрототниом, помехоустойчивость. Нсиользовапне предлагаемого узла в многоканальной аннаратуре иозволнт сократить
количество оборудоваии , так как отиадает необходимость в нрнменении большого числа маловходовых комбинацноииых мажоритарных устройств, соедин емых стыковочными элементами, как это обычно делаетс на
практике.
Форм у л а и 3 о б р е т е н и
Мажоритарное устройетво, содержащее нсточинк унравл ющнх сигналов, логический
блок, иервые входы которого соединены с источниками входных енгналов, отличающеес тем, что, с целью унрощени устройства , в него введены регистр сдвига, счетчик импульсов, формирователь сигналов и источпики тактовых импульсов, выходы логического блока еоедииеиы с иервыми входами регистра сдвига, а вторые входы - с иервым источипком тактовых импульсов, соединеииым е тактируемыми входами счетчика имиульсов
и одним из входов (юр тровател сигналов, другой вход которого соединен с выходом, счетчика имиульсов, лиравл ющнй вход которого соедииеи с источником уиравл ющ 1Х сигиалоБ, а счетиый вход - с выходом регистра сдвига, вторые входы которого соединены с вторым источником тактовых имнульсов.
Нсточннки информации, ирии тые во вииманне ири экспертизе
1.Авторское свидетельство СССР N° 519863, кл. Н ОЗК 15/42, 1974.
2.Авторское свидетельство СССР №294433, кл. Н ОЗК 19/42, 1969.
tf t
J4L4lx:/2jJ /2 Лч1ч1/2 3,,n jXxl
Xn
10 101010 10
g 4,
2gt 20 2gT gT
I I
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762434684A SU595888A1 (ru) | 1976-12-27 | 1976-12-27 | Мажоритарное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762434684A SU595888A1 (ru) | 1976-12-27 | 1976-12-27 | Мажоритарное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU595888A1 true SU595888A1 (ru) | 1978-02-28 |
Family
ID=20688440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762434684A SU595888A1 (ru) | 1976-12-27 | 1976-12-27 | Мажоритарное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU595888A1 (ru) |
-
1976
- 1976-12-27 SU SU762434684A patent/SU595888A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU595888A1 (ru) | Мажоритарное устройство | |
JPS55164176A (en) | System for driving heat sensitive recording head | |
GB991765A (en) | Incremental integrator and differential analyser | |
SU1615893A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1383463A1 (ru) | Устройство дл формировани серии импульсов | |
SU718931A1 (ru) | Счетчик по модулю восемь | |
SU997024A1 (ru) | Устройство дл ввода информации | |
SU949786A1 (ru) | Генератор последовательности импульсов | |
SU790304A1 (ru) | Коммутатор | |
SU743036A1 (ru) | Устройство сдвига цифровой информации | |
SU855531A1 (ru) | Цифровой фазовращатель | |
SU567208A2 (ru) | Многоразр дный декадный счетчик | |
SU997240A1 (ru) | Устройство задержки | |
SU1474853A1 (ru) | Устройство преобразовани параллельного кода в последовательный | |
JPS5465582A (en) | Judgement circuit of chattering time | |
SU588562A1 (ru) | Двухтактный последовательный регистр сдвига | |
SU513362A1 (ru) | Устройство дл сопр жени формировател кода времени с эвм | |
SU840850A1 (ru) | Пневматический счетчик импульсов | |
SU705436A1 (ru) | Датчик времени | |
SU813429A1 (ru) | Устройство управлени цифровойиНТЕгРиРующЕй СТРуКТуРы | |
SU978370A2 (ru) | Устройство дл определени достоверности передачи бинарной информации | |
SU661539A1 (ru) | Устройство дл ввода информации | |
SU1503065A1 (ru) | Формирователь одиночного импульса | |
SU790344A1 (ru) | Умножитель частоты следовани импульсов | |
SU930685A1 (ru) | Счетное устройство |